综合数字计时器
《电子设计自动化》大作业
班级：电信1102班
姓名：
2014年10月
目录
1 设计要求 (1)
2 系统分析 (1)
3 模块设计 (2)
4系统仿真 (5)
5 设计小结及课程体会 (10)
1 设计要求
设计综合数字计时器，时钟基准频率为1MHZ，要求实现00分00秒到23分59秒的时间计数。
基本设计要求：
1.设置使能控制信号en，当en=0正常工作，en=1计时停止；
2.设置系统的清零开关clr，当clr=0正常工作，clr=1计数全部清零；
3.利用MAX+PLUSⅡ软件模拟各计数器的工作情况。
提高部分要求：
1.将计数器的计数范围由分、秒计时扩展到时、分、秒计时；
2.提供整点提示功能，当时计数到达每个整点，系统可自动提示；
3. 在计数范围内任意预置时间，实现时钟定时提醒的功能；
2 系统分析
2.1系统设计原理
数字计时电路的基本结构由两个60进制计数和一个24进制计数器组成，分别对秒、分进行计时，当计时到23时59分59秒时，再来一个计数脉冲，则计数器清零，重新开始计时。秒计数器的技术时钟CLK为1MHZ的标准信号。当计时器处于计时状态时，秒计数器的进位输出信号作为分钟计数器的计数信号，分、秒得计时结果通过4个数码管来动态显示。当数字闹钟处于计时状态时，2个计数器允许计数，且秒、分计数器的计数时钟信号分别为CLK，秒的进位；当计时器处于定时报警状态时，可以设定分；当计时到所设定的时刻时，驱动扬声器，持续18秒。
2.2系统设计方案
方案一：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图
的设计方法。显示：是采用6进制和10进制的组合。
方案二：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器和整点报时构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制。根据题目设计要求，采用自顶向下的设计方法，系统的整体组装设计原理图如图所示，整个系统设计划分成五大模块：分频模块、计时模块、整点报警模块和七段译码模块。
终上所述，考虑到设计时的简单性，故选择了方案二。
3 模块设计
3.1脉冲发生电路
脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1MHz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。
3.2计时电路
单片机采用内部有8KB的flashROM与80C51完全兼容的AT89S52单片机，扩展4位共阳极LED数码显示器，采用动态显示方式，显示段码由P0口提供，位码由P2.4-2.7提供，扩展2个独立式按键用于时间的设定及调整。
3.3显示控制电路
根据CD4511的逻辑功能表可知，当输入均为1而LE输入为0时其7个输出端分别输出一定的信号。只需将这些信号接入双字共阴显示器相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330Ω的电阻以防电流过大使数码管烧毁。由于电路的显示部分不会出现小数，故双字共阴显示器的小数点引脚悬空。
3.4停止控制电路
触发器的输出端输出低电平，使74LS192处于保持状态。这样就实现了转换并停止的控制电路。
3.5清零电路
清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。电路如图所示，正常状态下，开关打在高电平，电路正常工作。当需要清零时，打到低电平位置，Q端输出低电平，根据计时器电路图，可以分析出秒和分的十位得以清零。 Q输出高电平，直接输出到CD4518的Cr端。根据CD4518的功能表当Cr 端为高电平时，进行清零。
3.6整点报警电路
电路每分钟进行一次报时，实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。
4系统仿真
4.1分频模块
分频模块的功能是产生标准的脉冲信号和提供功能扩展电路所需要的信号。将系统提供的1MHZ的时基信号进行分频，产生1MHZ的时钟激励信号，实现对计数模块的驱动。
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
USE IEEE.STD_LOGIC_ARITH.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
ENTITY clk_div1024 IS
PORT ( CLK : IN STD_LOGIC ;
CLK_DIV: OUT STD_LOGIC );
END clk_div1024;
ARCHITECTURE rtl OF clk_div1024 IS
SIGNAL COUNT: INTEGER RANGE 0 TO 511;
SIGNAL CLK_TEMP: STD_LOGIC;
SIGNAL CNT :INTEGER RANGE 0 TO 511;
BEGIN
PROCESS( CLK )
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF CNT=511 THEN
CNT<= 0;
CLK_TEMP<= NOT CLK_TEMP;
ELSE
CNT<= CNT+1;
END IF;
END IF;
END PROCESS ;
CLK_DIV<= CLK_TEMP;
END rtl;
1M分频模块仿真波形图：
4.2计时模块
本模块包含了秒计数模块，分计数模块，小时计数模块，主要用来实现时分秒的设定和产生时间信号。其中RD信号为清零信号，高电平有效。
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
ENTITY second IS
PORT (CLK ,RD : IN STD_LOGIC ;
SEC1,SEC0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ;
CO: OUT STD_LOGIC );
END second;
ARCHITECTURE miao_arc OF second IS
BEGIN
PROCESS( CLK ,RD)
VARIABLE cnt1: STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE cnt0: STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF RD='1' THEN
cnt1:="0000";
cnt0:="0000";
ELSIF CLK'EVENT AND CLK='1' THEN
IF cnt1="0101"AND cnt0="1000" THEN
CO<='1';
cnt0:="1001";
ELSIF cnt0<"1001" THEN
cnt0:=cnt0+1;
ELSE
cnt0:="0000";
IF cnt1<"0101" THEN
cnt1:=cnt1+1;
ELSE
cnt1:="0000";
CO<='0';
END IF;
END IF;
END IF;
SEC1<=cnt1;
SEC0<=cnt0;
END PROCESS ;
END miao_arc;
秒计时仿真波形图:
波形分析：利用60进制计数器完成00到59的循环计数功能，当秒计数至59时，再来一个时钟脉冲则产生进位输出。
分计时仿真波形图：
4.3显示控制模块
该模块根据七段译码管的译码规则将最终的BCD码转换成七段译码管的数字显示。从而能够直观的显示出所表示的数字译码器模块图。
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY dispa IS
PORT ( D : IN STD_LOGIC_VECTOR(3 DOWNTO 0) ;
Q: OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ;
END dispa;
ARCHITECTURE dispa_arc OF dispa IS
BEGIN
PROCESS( D )
BEGIN
CASE D IS
WHEN"0000"=>Q<="0111111";
WHEN"0001"=>Q<="0000110";
WHEN"0010"=>Q<="1011011";
WHEN"0011"=>Q<="1001111";
WHEN"0100"=>Q<="1100110";
WHEN"0101"=>Q<="1101101";
WHEN"0110"=>Q<="1111101";
WHEN"0111"=>Q<="0100111";
WHEN"1000"=>Q<="1111111";
WHEN"1001"=>Q<="1101111";
WHEN OTHERS=>Q<="0000000";
END CASE ;
END PROCESS ;
END
dispa_arc;
显示控制仿真波形图：
4.4使能仿真
当使能信号由1变为0时，停止计时，并保持结果不变，当使能信号由0变为1时，恢复计时。
4.5清零仿真
当清零信号由1变为0时，各位均变为0。
4.6整点报警模块
如果当前时间中秒的计时为零，说明整点到来，计时器报警。
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY alert IS
PORT (m1 ,m0,s1,s0: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
CLK : IN STD_LOGIC ;
Q: OUT STD_LOGIC );
END alert;
ARCHITECTURe sst_arc OF alert IS
BEGIN
PROCESS( CLK )
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF m1 ="0000" AND m0="0000" AND s1="0000" AND s0="0000" THEN
Q<='1';
ELSE
Q<='0';
END IF;
END IF;
END PROCESS ;
END sst_arc;
整点报警仿真波形图：
此处定时为18秒，如图speak在18秒结束后被置高。
5 设计小结及课程体会
通过此次设计，使我更加扎实的掌握了有关EDA方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。过而能改，善莫大焉。
在设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。最终的仿真环节，本身就是在践行“过而能改，善莫大焉”的知行观。
回顾起此次设计，至今我仍感慨颇多，从理论到实践，在这段日子里，是苦多于甜，但是可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，但可喜的是最终都得到了解决。在今后社会的发展和学习实践过程中，一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所在，然后一一进行解决，只有这样，才能成功的做成想做的事，才能在今后的道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也永远不可能得到社会及他人对你的认可！
篮球竞赛24秒计时器设计-
学号： 课程设计 题目 学院 专业 班级 姓名 指导教师
年月日
课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目: 篮球24秒记时器的设计与制作 初始条件： （1）具备显示24秒记时功能 （2）计时器为递减工作，间隔为1S （3）递减到0时发声光报警信号 （4）设置外部开关，控制计时器的清0，启动及暂停 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）设计任务及要求 （2）方案比较及认证 （3）系统框图，原理说明 （4）硬件原理，完整电路图，采用器件的功能说明 （5）调试记录及结果分析 （6）对成果的评价及改进方法 （7）总结（收获及体会） （8）参考资料 （9）附录：器件表，芯片资料 时间安排： 6月16日~6月19日：明确课题，收集资料，方案确定 6月19日~6月21日：整体设计，硬件电路调试 6月21日~6月24日；报告撰写，交设计报告，答辩 指导教师签名：2014年 6月日
前言 电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。 在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。 篮球作为一项全民健身项目，已有一定的历史。在中国，篮球很盛行，篮球比赛也日趋职业化。篮球比赛中有一项违例时间要用倒计时器，目前多数采用的是24秒制。有需要就会有市场，因此设计一款24秒计时器是非常有必要也非常有前景的。 该计时器要有递减计时及报警功能。因此符合比赛中违例判罚的需要。 在NBA比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。 本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。 整个电路的设计借助于proteus仿真软件和数字逻辑电路相关理论知识，并在proteus下设计和进行仿真，得到了预期的结果。
数字电路电子时钟课程设计
数字电路电子时钟课程设计 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时 进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信 号输入由晶振电路产生，并输入各电路 方案论证：方案一数字电子钟由信号发生器、“时、分、秒”计数器、译码 器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时 基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。 优点：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械 式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 方案二秒、分计数器为60进制计数器，小时计数器为24进制计数器。 实现这两种模数的计数器采用中规模集成计数器74LS90构成。 优点：简单易懂，比较好调试。 1 设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标 准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被 送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通 过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一
《数字逻辑》数字时钟课程设计报告资料
《数字逻辑》课程设计报告 题目数字时钟 学院（部）信息工程学院 专业计算机科学与技术 班级计算机一班 学生姓名 学号20132402 6 月29 日至 7 月 3 日共1 周 指导教师（签字）
题目 一．摘要： 钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。诸如定时自动报有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。所现实的意义。本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。 二．关键词： 校时计时报时分频石英晶体振荡器 三．技术要求： 1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能； 2、有计时功能，时钟不会在计时的时候停下。计时范围是0~99秒； 3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟； 4、要在七段显示器（共阴极6片）显示时间； 5、电子钟要准确正常地工作。 四、方案论证与选择： 钟表的是长期使用的器件，误差容易积累由此增大。所以要求分频器产生的秒脉冲要极其准确。而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。石英晶体
24秒倒计时器系统设计
24秒倒计时器系统设计 一、仿真图 （一）Proteus元器件查找 1、芯片：89C51 2、电阻：res 3、缓冲器74HC244 4、数码管7SEG-------CC共阴极 5、非门74LS04 6、按键button 二、程序 #include
TH1=(65536-49000)/256; TL1=(65536-49000)%256; num2++; if(num2==20){ num2=0; if(!f1){ if(num!=0)num--; shi=num/10; ge=num%10; } } } void ex_int()interrupt 0 { num=24; } void ex_int1()interrupt 2 { sum++; if(sum%2==1) f1=1; else f1=0; } void delay() { uint j; for(j=0;j<200;j++); } void disply() { P2&=0XF0; P1=table[shi]; P2_0=1; delay(); P2&=0XF0; P1=table[ge]; P2_1=1;
数字电子时钟设计
电子技术课程设计 数字电子时钟的设计 摘要： 设计一个周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能的电子钟。本系统的设计电路由时钟译码显示电路模块、脉冲逻辑电路模块、时钟脉冲模块、整电报时模块、校时模
块等部分组成。计数器采用异步双十进制计数器74LS90，发生器使用石英振荡器，分频器4060CD及双D触发器74LS74D，整电报时电路用门电路及扬声器构成。 一、设计的任务与要求 电子技术课程设计的主要任务是通过解决一，两个实际问题，巩固和加深在“模拟电子技术基础”和“数字电子技术基础”课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力，为以后从事生产和科研工作打下一定的基础。电子技术课程设计的主要内容包括理论设计、仿真实验、安装与调试及写出设计总结报告。衡量课程设计完成好坏的标准是：理论设计正确无误；产品工作稳定可靠，能达到所需要的性能指标。 本次课程设计的题目是“多功能数字电子钟电路设计”。要求学生运用数字电路，模拟电路等课程所学知识完成一个实际电子器件设计。 二、设计目的 1、让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统 的设计、安装、测试方法； 2、进一步巩固所学的理论知识，提高运用所学知识分析和解决实 际问题的能力； 3、提高电路布局﹑布线及检查和排除故障的能力； 4、培养书写综合实验报告的能力。
三、原理方框图如下 1、图中晶体振荡电路由石英32.768KHZ及集成芯。 2、图中分频器4060BD芯片及D触发器构成分频器。 3、计数器由二——五——十73LS90芯片构成。 4、图中DCD_HEX显示器用七段数码显示器且本身带有译码器。 5、图中校时电路和报时电路用门电路构成。 四、单元电路的设计和元器件的选择 1、十进制计数电路的设计 74LS90集成芯片是二—五—十进制计数器，所以将INB与QA 相连；R0（1）、R0（2）、R9(1)、R9（2）接地（低电平）；INA
篮球24秒倒计时器设计
湖南工业大学 课程设计 资料袋 电气与信息工程学院（系、部）2016～2017 学年第 1 学期课程名称电子技术课程设计指导教师黄卓冕职称讲师 学生姓名谢富专业班级电气工程1401 学号14401300114 题目篮球比赛24秒计时器设计 成绩起止日期2016 年11 月14 日～2016 年11 月18 日 目录清单
湖南工业大学 课程设计任务书 2016年～2017学年第1 学期 电气与信息工程学院（系、部）电气工程专业1401 班级课程名称：电子技术课程设计 设计题目：篮球比赛24秒计时器设计 完成期限：自2016 年11 月14 日至2016 年11 月18 日共 1 周
安 排 2016.11.15--17 学生进行设计 2015.11.18 学生修改、打印设计报告 主要参考资料[1] 康华光电子技术基础模拟部分（第五版）高等教育出版社 2007年 [2] 欧伟明. 实用数字电子技术. 北京：电子工业出版社，2012 [3] 陆应华. 电子系统设计教程. 北京：国防工业出版社，2005 [4] 李忠波等. 电子技术仿真与实践. 北京：机械工业出版社，2004 指导教师（签字）：年月日 系（教研室）主任（签字）：年月日 电子技术课程设计 设计说明书 起止日期：2016 年11 月14 日至2016 年11 月18 日篮球比赛24秒计时器设计
学生姓名谢富 班级电气工程1401 学号14401300114 成绩 指导教师(签字) 电气与信息工程学院（部） 篮球比赛24秒计时器设计 设计目的及要求 一、设计要求 （1）设计指标 1、具有24秒计时功能。 2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。 3、在直接清零时，要求数码显示器灭灯。 4、计时器为24秒递减时, 计时间隔为1秒。 5、计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号。 6、将24秒递减计时器改为24秒递增计时器，试问电路要作哪些相应的改动。 它包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路（简称控制电路）和报警电路等五个部分组成。其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能，而控制电路是控制计时器的直接清零、启动计数和暂停/连续计数、译码显示电路的显示和灭灯等功能。 为保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系： 1．操作直接清零开关时，要求计数器清零，数码显示器灭灯。 2．当启动开关闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数器完成置数功能，数码显示器显示24秒
(完整版)数字电路课程设计--数字时钟
《数字时钟》技术报告 概要 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图
系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。
5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。 二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。 图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。
数字电子时钟逻辑电路设计
《数字逻辑》 课程设计报告 设计题目：数字电子钟 组员：黄土标黄维超蔡荣达孙清玉 指导老师：麦山 日期：2013/12/27 摘要数字电子钟是一种用数字显示秒、分、时的计时装置，本次数字时钟电路设计采用GAL系列芯片来分别实现时、分、秒的24进制和60进制的循环电路，并支持手动清零和校正的功能。 关键词数字电子钟；计数器；GAL；4040芯片；M74LS125AP三态门 1设计任务及其工作原理 1.1设计任务 设计一台能显示时，分，秒的数字电子钟。 技术要求: (1)秒、分为00～59六十进制计数器。
(2)时为00～23二十四进制计数器。 (3)可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置，可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入校正。并且可以手动按下脉冲进行清零。 1.2工作原理 本数字电子钟的设计是根据时、分、秒各个部分的的功能的不同，分别用 GAL16V8D设计成六十进制计数器和用GAL22V10。秒的个位，设计成十进制计数器，十位设计成六进制进制计数器（计数从00到59时清零并向前进位）。分部分的设计与秒部分的设计完全相同；时的个位，设计成二进制计数器，十位设计为四进制计数器，当时钟计数到23时59分59秒时，使计数器的小时部分清零，进而实现整体循环计时的功能。 2电路的组成 2.1 计数器部分：利用GAL16V8D和GAL22V10芯片分别组成二十四进制计数器和六十进制计数器，它们采用同步连接，利用外接标准脉冲信号进行计数。 2.2 显示部分：将三片GAL芯片对应的引脚分别接到实验箱上的七段共阴数码显示管上，根据脉冲的个数显示时间。 3.3 分频器：由于实验箱上提供的时钟脉冲的时间间隔太小，所以使用GAL16V8D和GAL16V8D、4040芯片和M74LS125AP三态门芯片设计一个分频器，使连续输出脉冲信号时间间隔为0.5s
数字电子钟课程设计实验报告
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：
指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日
目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般
篮球竞赛24秒计时器设计-
数字电子技术课程设计说明书 篮球竞赛24秒计时器设计 系、部：电气与信息工程学院 学生姓名： 指导教师：职称讲师 专业：电气 班级：电气 完成时间： 2012-6-6
前言
电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。 在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。 篮球作为一项全民健身项目，已有一定的历史。在中国，篮球很盛行，篮球比赛也日趋职业化。篮球比赛中有一项违例时间要用倒计时器，目前多数采用的是24秒制。有需要就会有市场，因此设计一款24秒计时器是非常有必要也非常有前景的。 该计时器要有递减计时及报警功能。因此符合比赛中违例判罚的需要。 在NBA比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。 本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。 整个电路的设计借助于proteus仿真软件和数字逻辑电路相关理论知识，并在proteus下设计和进行仿真，得到了预期的结果。
目录 第1章电路方案的选择及电路框图 (5) 设计方案 (5) 电路框图 (5) 第2章设计思路及其工作原理的介绍 (6) 设计思路 (6) 基本原理 (6) 第3章单元电路的设计 (8) 24进制计数器的设计 (8) 数码显示电路的设计 (9) 秒脉冲的设计 (11) 控制开关电路的设计 (13) 报警电路的设计 (13) 整机工作原理 (14) 第4章电路仿真 (15) 计时预备阶段 (15) 计时阶段 (16) 暂停\连续功能的实现 (17) 电路报警 (18) 第5章安装及调试步骤 (19) 第6章故障分析与电路改进 (20) 故障的分析和解决 (20) 电路的改进 (20) 结束语 (21) 参考文献 (22)
电子时钟课程设计_数电课程设计数字电子时钟的实现
电子时钟课程设计_数电课程设计数字电子 时钟的实现 课程设计报告设计题目：数字电子时钟的设计与实现班级： 学号： 姓名： 指导教师： 设计时间： 摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输 出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集 成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、 性能稳定、维护方便等优点。 关键词：数字钟，组合逻辑电路，时序电路，集成电路目 录摘要 (1) 第1章概述 (3) 第2章课程设计任务及要求 (4) 2.1设计任务 (4) 2.2设计要求 (4) 第3章系统设计 (6) 3.1方案论证 (6) 3.2系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1 单元电路工作原理 (8) 3.3.2 元件参数选择···································14 第 4章软件仿真 (15) 4.1仿真电路图 (15) 4.2仿真过程 (16)
EDA数字时钟课程设计报告
EDA技术及应用课程设计说明书 2013 届电子信息工程专业班级 题目数字时钟 学号 姓名 指导教师 二О一五年月日
一、基本原理 一个完整的时钟应由三部分组成：秒脉冲发生电路、计数显示部分和时钟调整部分。 秒脉冲发生电路原理：一个时钟的准确与否主要取决于秒脉冲的精确度。为了保证计时准确我们对系统时钟48MHz进行了48000000分频，从而得到1Hz的秒脉冲。 计数显示部分原理：显示部分是用数码管LED实现的，这里使用的是共阳极的数码管如图所示8个数码管，其中左边两个数码管用来显示时的个位和十位、中间的显示分的个位和十位、最右边两个显示分的个位和十位。 时钟调整部分原理：校时电路里定义key[0]、key[1]和k2、k3分别用于控制时钟的计时开始、清零和调整功能中的时的加1、分的加1处理，从而完成对现在的时间调整。本实验电路校时电路在此完成了暂停、清零、时调整和分调整。
二、硬件设计 芯片图： 图1 数字时钟原理图 程序的调试工作都是在电脑上完成的，通过程序的输入、原理图的建立、管脚分配、编译、仿真、再下载到芯片进行运行。
电路中采用共阳极连接的七段数码管，通过程序的控制扫描驱动来显示时钟的时-分-秒。
程序中的按键设定为K1暂停、K2清零、K3调时、K4调分元件清单： 三、数字时钟的Verilog实现 管脚的分配： 程序： module clock(clk,s1,,s2,key,dig,seg); //模块名clock input clk,s1,s2; //输入时钟 input[1:0]key; //输入按键 output[7:0]dig; //数码管选择输出引脚
篮球24秒倒计时器课程设计报告
数字逻辑电路设计 课程设计报告 系（部）：三系 专业：通信工程 班级：11通信 1班 姓名：张梦瑶 学号：20110306111 成绩： 指导老师：李海霞 开课时间：2012-2013学年二学期
一、设计题目 篮球比赛 24 秒倒计时器 二、主要内容 1、分析设计题目的具体要求 2、完成课题所要求的各个子功能的实现 3、用multisim 软件完成题目的整体设计 三、具体要求 （1）具有显示24s 倒计时功能：用两个共阴数码管显示，其计时间隔为1s。 （2）分别设置启动键和暂停 /继续键，控制两个计时器的直接启动计数，暂停/继续计数功能。 （3）设置复位键：按复位键可随时返回初始状态，即进攻方计时器返回到24s。 （4）计时器递减计数到“00”时，计时器跳回“24”停止工作，并给出声音和发光提示，即蜂鸣器发出声响和发光二极管发光。 四、进度安排 第一天：介绍所用仿真软件；布置任务，明确课程设计的完整功能和要求。 第二天：消化课题，掌握设计要求，明确设计系统的全部功能，图书馆查阅资料。 第三天：确定总体设计方案，画出系统的原理框图。 第四天：绘制单元电路并对单元电路进行仿真。 第五天：分析电路，对原设计电路不断修改，获得最佳设计方案。 第六天：完成整体设计并仿真验证。 第七天：对课程设计进行现场运行检查并提问，给出实践操作成绩。 第八天：完成实践报告的撰写 五、成绩评定 课程设计成绩按优、良、中、及格、不及格评定，最终考核成绩由四部分组成：
1、理论设计方案，演示所设计成果，总成绩40％； 2、设计报告，占总成绩30％； 3、回答教师所提出的问题，占总成绩20％； 4、考勤情况，占总成绩10％； 无故旷课一次，平时成绩减半；无故旷课两次平时成绩为 0 分，无故旷课三次总成绩为 0 分。迟到 20 分钟按旷课处理。
数字电子计时器的设计
苏州大学 学士学位论文数字电子计时器的设计 姓名： 指导教师： 专业名称： 二○○九年十一月
摘要 计时器在许多领域中均得到普遍应用，诸如在体育比赛、公共汽车到站时间统计中需进行计时和统计。数字计时器是基于数字计数器的原理设计的。数字计时器主要包括脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。 根据数字计时器的基本工作原理和数字电路的知识，本文设计了一款24小时计时器。该计时器能够实现24小时计时，当计时器运行到23时59分59秒时，计数器自动复位显示00时00分00秒。计时器电路在输入脉冲的作用下，实现计时功能。计时器设计了校准电路，可根据实际时间对计时器进行校准。 利用EDA技术可设计多功能计时器。多功能计时器可包括数字钟和电子秒表的功能。VHDL语言是一种用于电路设计的高级语言。它的应用主要是应用在数字电路的设计中。本文利用EDA技术，采用VHDL硬件描述语言设计了一块数字计时器。该计时器利用VHDL语言强大的功能，将计数器和译码器有机地结合在一起，使得程序设计简化，同时，增加了程序的可读性。整个系统的设计借助于VHDL和数字逻辑电路，在EDA设计工具Maxplus II下进行仿真，由于采用模块化的设计思想，使设计变得简单、方便、灵活性强。 关键词:脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。
Abstract Timer in many areas have been widely used, such as Sports and Bus arrival time statistics. Digital timer is based on the principle of the Counter Theory . Digital timer includes pulse source, shaping circuit, divider, counter, decoder / driver, and calibration circuit. According to the basic working principle of digital timer and digital circuits knowledge, this paper designed a 24-hour timer. The timer can achieve a 24-hour time, when the timer runs to 23:59:59, the counter automatically reset the display 00:00 00 . Timer circuit under the effect of the input pulse to achieve time-keeping. Timer is designed calibration circuit, according to the actual time on the timer can be calibrated. The use of EDA technology can designed multi-function timer. Multi-function timer may include a digital clock and electronic stopwatch functions. VHDL language is a high-level language for circuit design. It is mainly used in digital circuit design. In this paper, EDA technology, using VHDL hardware description language designed a digital timer. The VHDL language have powerful functions. Counters and decoders will be organically combined to make program design simplification, the same time, increase the readability of the program. The design of the entire system by means of VHDL and digital logic circuits, using EDA design tools Maxplus II. Due to modular design concept, so that design becomes simple, convenient and flexible. Keyword：Timer EDA Counter Theory
数字时钟课程设计报告
《电子线路课程设计报告》 系另 1」： 机电与自动化学院 专业班级：电气及自动化技术1001 学生姓名：陈星涯 指导教师：梁宗善 i=r （课程设计时 间： 2012年1月3日——2012年1月13日） 华中科技大学武昌分校 1.课程设计目的................................................. 3页 2.课程设计题目描述和要求....................................... 3页 2.1课程设计题目............................................. 3页
2.2课程设计要求............................................. 3页 3. ......................................................................................................... 比较和选定设计的系统方案.................................................... 4页 3.1数字钟的构成............................................. 4页 4.单元电路设计及工作原理....................................... 5页 4.1时基电路................................................. 5页 a. 多谐振荡器的工作原理................................... 5页 4.2计数器................................................... 7页 a.中规模计数器组件介绍.................................. 7页 b.60 进制计数器 .......................................... 8页 C.12 翻1计数器........................................... 9页 4.3译码器................................................... 10页 4.4显示器................................................... 10页 4.5校时电路................................................. 11页 4.6定时控制电路............................................. 12页 4.7仿广播电台正点报时电路................................... 13页 5.调试过程及分析............................................... 14页 5.1显示器故障排查........................................... 14页 5.2计数器调试及分析......................................... 15页 5.3校时电路的调试........................................... 16页 5.4增加抗干扰电路........................................... 16页 5.5闹时电路的调试........................................... 17页 5.6仿广播电台整点报时电路调试............................... 17页 6.课程设计总结................................................. 17页 7.参考文献..................................................... 19页 8.附件一：电子时钟主体电路电路图............................... 20页 9.附件二：扩展电路电路图....................................... 21页 10.附件三：系统所需元器件清单 ................................ 22页 11.课程设计成绩.............................................. 23页 一、设计任务与目的 数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的
篮球竞赛24秒计时器设计-
数字电子技术课程设计说明书篮球竞赛24秒计时器设计 系、部：电气与信息工程学院 学生姓名： 指导教师：职称讲师 专业：电气 班级：电气 完成时间：2012-6-6
设计题目篮球比赛24秒倒计时器的设计
课程论文要求 设计制作一个篮球竞赛计时系统，具有进攻方24秒倒计时功能，具体设计要求如下： 1、具有显示 24s 倒计时功能：用两个共阴数码管显示，其计时间隔为1s。 2、分别设置启动键和暂停/继续键，控制两个计时器的直接启动计数，暂停/继续计数功能。 3、设置复位键：按复位键可随时返回初始状态，即进攻方计时器返回到24s。 4、计时器递减计数到“00”时，计时器跳回“24”停止工作，并给出声音和发光提示，即直流振荡器发出声响和发光二极管发光。 前言
电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。 在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。 篮球作为一项全民健身项目，已有一定的历史。在中国，篮球很盛行，篮球比赛也日趋职业化。篮球比赛中有一项违例时间要用倒计时器，目前多数采用的是24秒制。有需要就会有市场，因此设计一款24秒计时器是非常有必要也非常有前景的。 该计时器要有递减计时及报警功能。因此符合比赛中违例判罚的需要。 在NBA比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。 本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。 整个电路的设计借助于proteus仿真软件和数字逻辑电路相关理论知识，并在proteus下设计和进行仿真，得到了预期的结果。
数字电子时钟课程设计
数字电子技术基础课程设计报告 班级：姓名: 学号： 一、设计目的 1掌握专业基础知识的综合能力。 2完成设计电路的原理设计、故障排除。 3逐步建立电子系统的研发、设计能力，为毕业设计打好基础。 4让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。 5进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。 6培养书写综合实验报告的能力。 二、设计仪器 1 LM555CH 2 74LS161N 74LS160N 74LS290 3 74LS00 74LS08 4 电源电阻电容二极管接地等 三数字电子钟的基本功能及用途 现在数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性
能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。 多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。 四设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数
数字电子钟课程设计报告-数电
华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目数字电子钟课程设计分院电信分院 专业班级10电信2班 学号20100210410201 学生姓名陈晓娟 指导教师徐涢基 20 12 年12 月18 日
目录 第1章课程设计内容及要求 (3) 第2章元器件清单及主要器件介绍 (5) 第3章原理设计和功能描述 (10) 第4章数字电子钟的实现 (15) 第5章实验心得 (17) 第6章参考文献 (18)
第1章课程设计内容及要求 1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。 因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。 1.2 设计目的 1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组 装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。