数字系统设计与PLD应用第二版

数字系统设计与PLD应用（第二版）

作译者：蒋璇等编著

ISBN号：7-121-00428-3

出版日期：2005-01

字数：628千字

页码：377

内容简介

本书阐述数字系统设计方法和可编程逻辑器件PLD的应用技术。引导读者从一般数字功能电路设计转向数字系统设计；从传统的定制通用集成电路的应用转向用户半定制的PLD 的应用；从单纯的硬件设计转向硬件高度渗透的设计方法。从而了解数字技术的新发展、新思路、新器件，拓宽软硬件设计的知识面，提高设计能力。本书共分七章，每章之后均有丰富的习题供读者选做。附录简明介绍各种HDPLK典型器件和一种典型软件开发系统，供读者和设计者参考。

目录

1.1 绪言

1.1.1 数字系统的基本概念

1.1.2 数字系统的基本模型

1.1.3 数字系统的基本结构

1.2 数字系统设计的一般步骤

1.2.1 引例

1.2.2 数字系统设计的基本步骤

1.2.3 多级系统及其结构

1.3 数字系统设计方法

1.3.1 自上而下的设计方法

1.3.2 自下而上的设计方法

1.3.3 自关键部件开始设计

1.3.4 系统信息流驱动设计

1.4 数字系统的描述方法之一--算法流程图

1.4.1 算法流程图的符号与规则

1.4.2 设计举例

习题1

第2章数字系统的算法设计和硬件实现

2.1 算法设计

2.1.1 算法设计综述

2.1.2 跟踪法

2.1.3 归纳法

2.1.4 划分法

2.1.5 解析法

2.1.6 综合法

2.2 算法结构

2.2.1 顺序算法结构

2.2.2 并行算法结构

2.2.3 流水线操作算法结构

2.3 系统硬件实现概述

2.4 数据处理单元的设计

2.4.1 器件选择

2.4.2 数据处理单元设计的基本步骤

2.4.3 数据处理单元设计实例

2.5 控制单元的设计

2.5.1 系统控制方式

2.5.2 控制器的基本结构和系统同步

2.5.3 算法状态机图（A3Ｍ图）

2.5.4 控制器的硬件逻辑设计方法

习题2

第3章硬件描述语言ＶＨＤＬ

3.1 概述

3.2 ＶＨＤＬ基本结构

3.2.1 实体说明

3.2.2 结构体

3.3 数据对象、类型及运算符

3.3.1 对象类别与定义

3.3.2 数据类型

3.3.3 常数的表示

3.3.4 运算符

3.4 顺序语句

3.4.1 变量与信号赋值语句

3.4.2 ＩＦ语句

3.4.3 ＣA3Ｅ语句

3.4.4 ＬＯＯＰ语句

3.5 并行语句

3.5.1 并行信号赋值语句

3.5.2 进程语句

3.5.3 断言语句

3.5.4 元件例化语句

3.5.5 生成语句

3.5.6 块语句

3.6 子程序

3.6.1 函数定义与引用

3.6.2 过程定义与引用

3.6.3 子程序重载

3.7 程序包与设计库

3.7.1 程序包

3.7.2 设计库

3.8 元件配置

3.8.1 体内配置指定

3.8.2 体外配置说明

3.8.3 直接例化

3.8.4 顶层元件配置

3.9 ＶＨＤＬ描述实例

3.9.1 组合逻辑电路描述

3.9.2 时序逻辑电路描述

3.9.3 状态机的描述

习题3

第4章可编程逻辑器件ＰＬＤ原理和应用

4.1 ＰＬＤ概述

4.2 简单ＰＬＤ原理

4.2.1 ＰＬＤ的基本组成

4.2.2 ＰＬＤ的编程

4.2.3 阵列结构

4.2.4 ＰＬＤ中阵列的表示方法

4.3 3ＰＬＤ组成和应用

4.3.1 只读存储器ＲＯＭ

4.3.2 可编程逻辑阵列ＰＬA

4.3.3 可编程阵列逻辑ＰAＬ

4.3.4 通用阵列逻辑ＧAＬ

4.3.5 输出逻辑宏单元ＯＬＭＣ

4.3.6 ＯＬＭＣ的输出结构

4.3.7 ＧAＬ应用举例

4.4 采用3ＰＬＤ设计数字系统

4.4.1 采用3ＰＬＤ实现系统的步骤

4.4.2 设计举例

4.4.3 采用3ＰＬＤ设计系统的讨论

习题4

第5章高密度ＰＬＤ及其应用

5.1 ＨＤＰＬＤ概述

5.1.1 ＨＤＰＬＤ的分类

5.1.2 典型ＨＤＰＬＤ器件系列

5.2 ＨＤＰＬＤ组成

5.2.1 阵列扩展型ＨＤＰＬＤ

5.2.2 单元型ＣＰＬＤ

5.2.3 现场可编程门阵列ＦＰＧA

5.2.4 多路开关型ＦＰＧA

5.3 ＨＤＰＬＤ编程技术

5.3.1 在系统可编程技术

5.3.2 在电路配置(重构)编程技术

5.3.3 反熔丝(Antifuse)编程技术

5.4 ＨＤＰＬＤ软件开发系统综述

5.4.1 软件开发系统的基本工作流程

5.4.2 软件开发系统的库函数

5.5 当前常用可编程逻辑器件及其开发工具

5.5.1 Lattice公司的CPLD/FPGA与开发软件

5.5.2 ALTERA公司的CPLD/FPGA及开发工具

5.5.3 Xilinx公司的CPLD/FPGA和开发平台

5.5.4 用于CPLD/FPGA的IP核

习题5

第6章采用ＨＤＰＬＤ设计数字系统实例

6.1 高速并行乘法器的设计

6.1.1 算法设计和结构选择

6.1.2 器件选择

6.1.3 设计输入

6.1.4 芯片引脚定义

6.1.5 逻辑仿真

6.1.6 目标文件产生和器件下载

6.2 十字路口交通管理器的设计

6.2.1 交通管理器的功能

6.2.2 系统算法设计

6.2.3 设计输入

6.3 ＦＩＦＯ（先进先出堆栈）的设计

6.3.1 ＦＩＦＯ的功能

6.3.2 算法设计和逻辑框图

6.3.3 数据处理单元和控制器的设计

6.3.4 设计输入

6.4 九九乘法表系统的设计

6.4.1 系统功能和技术指标

6.4.2 算法设计

6.4.3 数据处理单元的实现

6.4.4 设计输入

6.4.5 系统的功能仿真

6.5 数据采集和反馈控制系统的设计

6.5.1 系统设计要求

6.5.2 设计输入

6.6 ＦＩＲ有限冲激响应滤波器的设计

6.6.1 ＦＩＲ结构简介

6.6.2 设计方案和算法结构

6.6.3 模块组成

6.6.4 ＦＩＲ滤波器的扩展应用

6.6.5 设计输入

6.6.6 设计验证

6.7 可编程脉冲延时系统的设计

6.7.1 系统功能和技术指标

6.7.2 系统设计计算

6.7.3 设计输入和实现

6.8 简单处理器的设计

6.8.1 系统功能介绍

6.8.2 处理器硬件系统

6.8.3 处理器指令系统

6.8.4 处理器硬件系统的设计和实施

6.8.5 设计输入

6.8.6 系统功能仿真

习题6

第7章全定制集成电路设计技术简介

7.1 集成电路制造工艺与全定制电路设计

7.1.1 集成电路制造工艺简介

7.1.2 全定制电路设计过程

7.1.3 深亚微米电路设计

7.2 全定制集成电路设计的ＥＤA技术

7.2.1 设计输入

7.2.2 设计综合

7.2.3 设计验证

7.2.4 版图编辑

7.2.5 版图验证

第8章上机实验题

实验1 逻辑门实现组合电路

实验2 数据选择器或译码器实现组合电路

实验3 码制变换器

实验4 异步计数器和同步计数器

实验5 采用D-FF和MUX实现74LS194功能电路

实验6 序列发生器

实验7 序列检测器

实验8 触发器的级联

实验9 控制器的设计

实验10 脉冲分配器

实验11 十字路口交通管理器

实验12 简单处理器VHDL设计的完成

附录A ＨＤＰＬＤ典型器件介绍

A.1 器件封装型式说明

A.2 ＬA44ＩＣＥ公司典型器件(阵列扩展型CPLD，isp编程技术)

A.3 AＬ4ＥＲA公司典型器件(单元型CPLD、FPGA，icr编程技术)

A.4 8ＩＬＩＮ8公司典型产品(单元型FPGA、CPLD，icr编程技术或isp编程技术)

A.5 Actel公司典型器件(多路开关型FPGA、反熔丝编程技术)

附录B 典型软件开发系统ＭA8+PLUSⅡ简介

B.1 概述

B.2 ＭA8+PLUS Ⅱ的设计过程

B.3 逻辑设计的输入方式

B.4 设计项目的编译

B.5 设计项目的模拟仿真

B.6 定时分析

B.7 器件编程参考文献

数字电路与系统分析第一章习题答案

数字电路与系统习题参考答案 南京邮电学院电子工程系 2003/12

习题答案 1.1将下列各式写成按权展开式： （352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×22+1×20+1×2-1+1×2-3 （54.6）8=5×81+54×80+6×8-1 （13A.4F）16=1×162+3×161+10×160+4×16-1+15×16-2 1.2按十进制0~17的次序，列表填写出相应的二进制、八进制、十六进制数。 解：略 1.3二进制数00000000~11111111和0000000000~1111111111分别可以代表多少个数？ 解：分别代表28=256和210=1024个数。 1.4 将下列个数分别转换成十进制数：（1111101000）2，（1750）8，（3E8）16 解：（1111101000）2=（1000）10 （1750）8=（1000）10 （3E8）16=（1000）10 1.5将下列各数分别转换为二进制数：（210）8，（136）10，（88）16 解：结果都为：（10001000）2 1.6 将下列个数分别转换成八进制数：（111111）2，（63）10，（3F）16 解：结果都为（77）8 1.7 将下列个数分别转换成十六进制数：（11111111）2，（377）8，（255）10 解：结果都为（FF）16 1.8 转换下列各数，要求转换后保持原精度： 解：（1.125）10=（1.0010000000）10——小数点后至少取10位 （0010 1011 0010）2421BCD=（11111100）2 ——先将2421BCD码转换成十进制数（252）10，再转换成二进制数。 （0110.1010）余3循环BCD码=（1.1110）2 ——余3循环BCD码中的1和0没有权值意义，因此先转换成十进制数（1.9）10，得出原精度为10-1，转换的二进制的小数位k≥3.3，因此至少取4位。 1.9 用下列代码表示（123）10，（1011.01）2： 解：（1）8421BCD码： （123）10=（0001 0010 0011）8421BCD （1011.01）2=（11.25）10=（0001 0001.0010 0101）8421BCD （2）余3 BCD码

数字电路与逻辑设计

专升本《数字电路与逻辑设计》作业练习题6 解析与答案 一、单选题（选择最合适的答案） 1. 哪种逻辑门“只有在所有输入均为0时，输出才是1”? （） A．或非门B．与非门C．异或门D．与或非门 答案：A 解析: 或非门 2．设两输入“与非”门的输入为x和y，输出为z，当z＝1时，x和y的取值一定是（） A. 至少有一个为1 B. 同时为1 C. 同时为0 D. 至少有一个为0 答案：D 解析: 与非逻辑 3. 两输入与非门输出为0时，输入应满足（）。 A．两个同时为1 B．两个同时为0 C．两个互为相反D．两个中至少有一个为0 答案：A 解析:输入全为1 4. 异或门的两个输入为下列哪—种时，其输出为1？ A．1，l B．0，1 C．0，0 D．以上都正确 答案：B 解析: 输入不同 5. 下列逻辑门中哪一种门的输出在任何条件下都可以并联使用？（）A．具有推拉式输出的TTL与非门B．TTL集电级开路门(OC门) C．普通CMOS与非门D．CMOS三态输出门 答案：B 解析: A,C普通与非门不能并联使用； D三态输出门并联使用是有条件的：它们的使能端(控制端)必须反向，即只能有一个门处于非高阻态

ADABB 二、多选题（选择所有合适的答案） 用TTL 与非门、或非门实现反相器功能时，多余输入端应该( ) A ．与非门的多余输入端应接低电平 B. 或非门的多余输入端应接低电平 C. 与非门的多余输入端应接高电平 D. 或非门的多余输入端应接低高平 答案：BC 解析: 多余输入端对与逻辑要接1，对或逻辑要接0 三、简答题 1. 分析如下两个由或非门、异或门、非门以及与非门构成的逻辑电路，请你：①写出F1和F2的逻辑表达式；②当输入变量A ，B 取何值时，两个电路等效? 答案:{ ① 根据图可写出两个电路的输出函数表达式分别为： 12()F A A B A A B A A B A A B A AB AB A A B F AB A B =⊕+=?++?+=??+++=+==+　= ②列出两个电路的真值表： 可见，无论A,B 取任何值，两个电路都等效。 }

《数字电路与系统》期末试卷(A卷)

北京理工大学珠海学院 2008 ～ 2009学年第二学期《数字电路与系统》期末试卷（A ） 一、填空题（每空1分，共20分）【得分： 】 1．数制转换：(3EC)H =( )D =( )O 。 2．逻辑代数的基本运算有 、 、 三种。 3．数字电路按照是否有记忆功能通常可分为 、 两类。 4．能够实现“线与”的TTL 门电路叫 。 5．JK 触发器当时钟到来时，如果J=0，K=0，触发器的状态将 ； 如果J=1，K=1，触发器的状态将 。 6．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 7．TTL 与非门中，关门电平VOFF 的定义是 。 开门电平VON 的定义是 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 。 9．一个10位地址码、8位输出的ROM ，其存储容量为 。 10．数字系统的设计方法有 和 两种。 11．用VHDL 语言描述电路时，基本结构由 和 两部分组成。 二、选择题（每小题2分,共10分）【得分： 】 1．将十进制数13.25转换成二进制数为( )。 A ．1011.01 B.1011.1 C.1101.1 D.1101.01 2．用8421BCD 码表示两位十进制数，则至少需要( )0、1码。 A. 5位 B.7位 C.8位 D.6位 3．n 个变量的最小项是( )。 A.n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量。

第2页共6页 B.n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量。 C.n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量。 D.n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量。 4．用JK 触发器设计12进制同步计数器，至少需要( )触发器。 A.2个 B.3个 C.4个 D.5个 5．一个4位移位寄存器可以构成最长计数器的长度是（ ）。 A.8 B.12 C.15 D.16 三、逻辑函数化简（每小题5分,共10分）【得分： 】 1．用代数化简法化简函数EF B EF B A BD C A AB D A AD L ++++++= 2．将下列逻辑函数用卡诺图法化简为最简与或表达式。 F(A,B,C,D)=Σm(0,1,5,7,8,11,14)+Σd(3,9,15) 四、分析与设计题(共20分) 【得分： 】

大工《数字电路与系统》课程考试模拟试卷A答案

大连理工大学网络教育学院 《数字电路与系统》课程考试模拟试卷答案 考试形式：闭卷试卷类型：A 一、单项选择题（本大题共6小题，每小题3分，共18分） 1．B 2．C 3．C 4．B 5．A 6．C 二、填空题（本大题共10空，每空2分，共20分） 1．(1) 213 (2) 12.04 (3) 40D (4) 10101001.1100 2． 三、化简题（本大题共3小题，每小题6分，共18分） =++ 1．答：F XYZ XY XY Z =+（3分） XY XY =（3分） Y 2．答：填卡诺图，圈1，得到最简与或表达式。

（3分） Y B AD ACD ∴ =++ （3分） 3．证明：0A ⊕ 00A A =+ （3分） A = （3分） 四、简答题（本大题共3小题，第1、2小题各7分，第3小题10分，共24分） 1．答： Q Q O O t t S R O O t t （错1处扣1分，图都正确7分满分） 2．答： ln( )DD T T DD T T V V V T RC V V V -+ +- -=- （3分）

3812 2.7 6.3 201010ln()s 12 6.3 2.7 --=????- （2分） 0.267ms 267μs == （2分） 3．答：（1）3 ref f 322821016V 210 V FSR R R ???===? （2分） （2）当123011X X X =时，333 166V 28o V FSR =-=-?=- （2分） 当123110X X X =时，366 1612V 28 o V FSR =-=-?=- （2分） （3）,min 311 162V 28 o V FSR =-=-?= （2分） （4）3,max 3217 1614V 28 o V FSR -=-=-?=- （2分） 五、计算题（本大题1小题，共20分） 1．答：（1）分析。分别用变量A 、B 、C 代表三人的表决选择，变量取值可以为1和0，分别代表同意和反对，最后的表决结果为变量Y ，其取值0表示提议未通过，1表示提议通过。 （3分） （2）列出真值表，如下表所示。 五．1题真值表 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 （真值表3分） （3）化简逻辑函数，如下图（a ）所示，得到 Y AB BC AC =++ （3分） （4）画出逻辑图，如下图（b ）所示。 如果要求用与非门实现该逻辑电路，就应将表达式转换成与非-与非表达式： Y AB BC AC ABBC AC =++= （3分）

数字电路与系统设计课后习题答案

(此文档为word格式，下载后您可任意编辑修改！) 1.1将下列各式写成按权展开式： （352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×22+1×20+1×2-1+1×2-3 （54.6）8=5×81+54×80+6×8-1 （13A.4F）16=1×162+3×161+10×160+4×16-1+15×16-2 1.2按十进制0~17的次序，列表填写出相应的二进制、八进制、十六进制数。 解：略 解：分别代表28=256和210=1024个数。 （1750）8=（1000）10 （3E8）16=（1000）10 1.5将下列各数分别转换为二进制数：（210）8，（136）10，（88）16 1.6将下列个数分别转换成八进制数：（111111）2，（63）10，（3F）16 解：结果都为（77）8 解：结果都为（FF）16 1.8转换下列各数，要求转换后保持原精度： （0110.1010）余3循环BCD码=（1.1110）2 1.9用下列代码表示（123）10，（1011.01）2： 解：（1）8421BCD码： （123）10=（0001 0010 0011）8421BCD （1011.01）2=（11.25）10=（0001 0001.0010 0101）8421BCD （2）余3 BCD码 （123）10=（0100 0101 0110）余3BCD （1011.01）2=（11.25）10=（0100 0100.0101 1000）余3BCD （1）按二进制运算规律求A+B，A-B，C×D，C÷D， （2）将A、B、C、D转换成十进制数后，求A+B，A-B，C×D，C÷D，并将结果与（1）进行比较。 A-B=（101011）2=（43）10 C÷D=（1110）2=（14）10 （2）A+B=（90）10+（47）10=（137）10 A-B=（90）10-（47）10=（43）10 C×D=（84）10×（6）10=（504）10 C÷D=（84）10÷（6）10=（14）10 两种算法结果相同。

数字电路与逻辑设计试题与答案(试卷D)

《数字集成电路基础》试题D （考试时间：120分钟） 班级： 姓名： 学号： 成绩： 一、填空题（共30分） 1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于 ＿＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A-B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1=＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿ ＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿ 个输入端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿ 二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F *为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()() D C B A ++ 1 A B 3

3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B. 每个与项中含有的变量个数少 C. 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B. A B C Y = C ．C AB Y += D ．C C B Y += 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． 证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++?

数字电路试卷及答案

一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1

数字电路与逻辑设计(人民邮电出版社)课后答案(邹红主编)

1-1将下列二进制数转换成等值的十进制数和十六进制数。 （1）（1101010.01）2； （3）（11.0101）2； （2）（111010100.011）2； （4）（0.00110101）2； 解：二进制数按位权展开求和可得等值的十进制数；利用进制为2k数之间的特点可以直接将二进制数转换为等值的十六进制数。 （1）（1101010.01）2＝1×26＋1×25＋1×23＋1×21＋1×2－2 ＝（106.25）10＝（6A.4）16 （2）（111010100.011）2＝1×28＋1×27＋1×26＋1×24＋1×22＋1×2－2＋ 1×2－3＝（468.375）10＝（1D4.6）16 （3）（11.0101）2＝1×21＋1×20＋1×2－2＋1×2－4 ＝（3.3125）10＝（3.5）16 （4）（0.00110101）2＝1×2－3＋1×2－4＋1×2－6＋1×2－8 ＝（0.20703125）10＝（0.35）16 1-2将下列十进制数转换成等值的二进制数、八进制数和十六进制数。要求二进制数保留小数点后4位有效数字。 （1）（378.25）10； （3）（56.7）10； （2）（194.5）10； （4）（27.6）10； 解法1：先将十进制数转换成二进制数，再用进制为2k数之间的特点可以直接将二进制数转换为等值的八进制数和十六进制数。 （1）（378.25）10＝（101111010.0100）2＝（572.2）8＝（17A.4）16 （2）（194.5）10＝（11000010.1000）2＝（302.4）8＝（C2.8）16

（3）（56.7）10 ＝（111000.1011）2＝（70.54）8＝（38.B ）16 （4）（27.6）10 ＝（11011.1001）2＝（33.44）8＝（1B.9）16 解法 2：直接由十进制数分别求二进制、八进制和十六进制数。由于二进制 数在解法 1 已求出，在此以（1）为例，仅求八进制数和十六进制数。

数字电路与系统设计课后习题答案

1、1将下列各式写成按权展开式: (352、6)10=3×102+5×101+2×100+6×10-1 (101、101)2=1×22+1×20+1×2-1+1×2-3 (54、6)8=5×81+54×80+6×8-1 (13A、4F)16=1×162+3×161+10×160+4×16-1+15×16-2 1、2按十进制0~17的次序,列表填写出相应的二进制、八进制、十六进制数。 解:略 1、3二进制数00000000~11111111与0000000000~1111111111分别可以代表多少个数？解:分别代表28=256与210=1024个数。 1、4将下列个数分别转换成十进制数:(1111101000)2,(1750)8,(3E8)16 解:(1111101000)2=(1000)10 (1750)8=(1000)10 (3E8)16=(1000)10 1、5将下列各数分别转换为二进制数:(210)8,(136)10,(88)16 解:结果都为:(10001000)2 1、6将下列个数分别转换成八进制数:(111111)2,(63)10,(3F)16 解:结果都为(77)8 1、7将下列个数分别转换成十六进制数:(11111111)2,(377)8,(255)10 解:结果都为(FF)16 1、8转换下列各数,要求转换后保持原精度: 解:(1、125)10=(1、0010000000)10——小数点后至少取10位 (0010 1011 0010)2421BCD=(11111100)2 (0110、1010)余3循环BCD码=(1、1110)2 1、9用下列代码表示(123)10,(1011、01)2: 解:(1)8421BCD码: (123)10=(0001 0010 0011)8421BCD (1011、01)2=(11、25)10=(0001 0001、0010 0101)8421BCD (2)余3 BCD码 (123)10=(0100 0101 0110)余3BCD (1011、01)2=(11、25)10=(0100 0100、0101 1000)余3BCD 1、10已知A=(1011010)2,B=(101111)2,C=(1010100)2,D=(110)2 （1）按二进制运算规律求A+B,A-B,C×D,C÷D, （2）将A、B、C、D转换成十进制数后,求A+B,A-B,C×D,C÷D,并将结果与(1)进行比较。解:(1)A+B=(10001001)2=(137)10 A-B=(101011)2=(43)10 C×D=(111111000)2=(504)10 C÷D=(1110)2=(14)10 (2)A+B=(90)10+(47)10=(137)10 A-B=(90)10-(47)10=(43)10 C×D=(84)10×(6)10=(504)10 C÷D=(84)10÷(6)10=(14)10 两种算法结果相同。 1、11试用8421BCD码完成下列十进制数的运算。 解:(1)5+8=(0101)8421BCD+(1000)8421BCD=1101 +0110=(1 0110)8421BCD=13

数字电路与系统设计实验报告

数字电路与系统设计实验报告 学院： 班级： 姓名：

实验一基本逻辑门电路实验 一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片 三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。 四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。 五、实验过程 1、测试74LS00逻辑关系 （1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯） （2）真值表 2、测试74LS02逻辑关系

（1）接线图 （2）真值表 3、测试74LS86逻辑关系接线图 （1）接线图 （2）真值表 六、实验结论与体会 实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。

实验二逻辑门控制电路实验 一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。 二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。 三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。 四、实验方法 按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。 五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。 从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表

北京航空航天大学2011《数字电路与系统》期末考试试卷(A 卷)

北京航空航天大学 2011 ～2012 学年第一学期 《数字电路与系统》期末考试试卷（A卷） 答案及参考评分标准 一、（10分，每小题2分）判断各题正误，正确的在括号内记“√”，错误的在 括号内记“×”。 (1) 对于十进制纯小数，求它的二进制表示可以采用“除2取余”法。………（×） (2) TTL门电路在高电平输入时，其输入电流很小（74系列每个输入端的输入电 流约为40μA）。…………………………………………………………（√） (3) 三态门输出为高阻时，其输出线上的电压为高电平。…………………（×） (4) 单稳态触发器的暂稳态维持时间的长短取决于外界触发脉冲的频率和幅 度。…………………………………………………………………………（×）(5) 当时序逻辑电路存在无效循环时，该电路不能自启动。………………（√） 第 1 页共11 页

三、（15分）如图3-1(1) (2) (3) 化简后的结果Y 2(解： (1) Y (A ,B ,C ,D )=B A ??(2) Y 1(A ,B ,C ,D )=C B ?说明：(3) Y 2(A ,B ,C ,D )= Y 1(A ,说明：

四、（15分）已知电路原理图如图4-1所示，CP1、CP2的波形如图4-2所示， 设触发器的初始状态均为“0”，请在图4-2中画出输出端B和C的波形。 图4-1 图4-2 解： 评分标准：①只要画对任意一次B、C和CP1/CP2的配合关系，即可得7分，其余二次，B和C的波形每对1次，2分；②如果三次配合关系都不对，则B和C 的波形每对1次，2分；③如果画得配合关系无法识别，则能够正确识别上升沿触发，每对1次，1分；④如果画出了异步清零的门传输延迟，则是更加精确的答案，同样可以得分，且可以在出现其它失误的时候可以酌情加1~2分。 第 4 页共11 页

数字电路与逻辑设计课程设计

课程设计说明书 课程设计名称数字电路与逻辑设计 专业计算机科学与技术 班级150403班 学生姓名陆文祥 指导教师宋宇 2016 年12 月19 日

课程设计任务书

题目：1.简易数字电子钟的设计与制作 2.简易数字频率计的设计与制作 3.简易智力竞赛抢答器的设计与制作 4.简易玩具电子琴的设计与制作 5.自选题目：自动电子钟 目录 设计实验一 (4) 设计实验二 (8) 设计实验三 (11) 设计实验四 (15) 自选题目 (20)

设计实验一 一、实验题目： 简易数字电子钟的设计与制作 二、设计目的 1、了解计时器主体电路的组成及工作原理； 2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 3、熟悉集成电路及有关电子器件的使用； 三、实验要求 要求设计一个能显示两位秒信号的数字电子钟，分电路设计、电路安装、电路调测三个阶段完成。 四、实验内容 （一）.设计原理思路： 本次设计以数字电子为主，分别对时钟信号源、秒计时显示、分计时显示、小时计时显示进行设计，然后将它们组合，来完成时、分、秒的显示并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，如74ls90、74ls48，LED数码管及各种门电路和基本的触发器等，电路使用直流电源供电，很适合在日常生活中使用数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟由以下几部分组成：六十进制秒、分计数器、二十进制时计数器；以及秒、分、时的译码显示部分等。 （二）实验电路图 图1 数字电子钟

数字电路与逻辑设计习题_2016

一、选择题 1. 以下表达式中符合逻辑运算法则的是 D 。 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 2. 一位十六进制数可以用 C 位二进制数来表示。 A . １ B . ２ C . ４ D . 16 3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。 A .真值表 B.表达式 C.逻辑图 D.状态图 5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。 A .（256）10 B .（127）10 C .（128）10 D .（255）10 6.逻辑函数F=B A A ⊕⊕)( = A 。 A.B B.A C.B A ⊕ D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。 A .A+ B B.A+ C C.（A+B ）（A+C ） D.B+C 9．在何种输入情况下，“与非”运算的结果是逻辑0。 D A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。 A A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 11．十进制数25用8421BCD 码表示为 B 。 A .10 101 B .0010 0101 C .100101 D .10101 12．不与十进制数（53.5）10等值的数或代码为 C 。 A .(0101 0011.0101)8421BCD B .(35.8)16 C .(110101.11)2 D .(65.4)8 13．以下参数不是矩形脉冲信号的参数 D 。 A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数(47.3)

数字电路试卷

电子技术基础（数字部分） 一、选择题（每题2分，共30分） 1.决定一事件结果的所有条件中要求所有的条件同时满足时结果就发生，这种条件和结果的逻辑关系是( )。 A.与 B.或 C.非 D.异或 2．在下图的逻辑符号中，能实现F=AB 逻辑功能的是( )。 3.同或的逻辑表达式为：（ ）。 A.L AB AB =+ B. L AB AB =+ C.L AB AB =+ D. L A B =+ 4.SR 锁存器是一种_______稳态电路。（ ） A.无 B.单 C.双 D.多 5.基本SR 锁存器，当SR 锁存器状态不确定时，( )。 A . S=0;R=0 B.S=0;R=1 C.S=1;R=0 D.S=1;R=1 6．R-S 型触发器的“R ”意指( )。 A.重复 B.复位 C.优先 D.异步 7．下列电路中，不属于组合逻辑电路的是( )。 A ．译码器 B ．全加器 C ．寄存器 D ．编码器 8．一个8选一数据选择器的数据输入端有_______个。( ) A.1 B.2 C.8 D.4 9.组合逻辑电路消除竞争冒险的方法有( )。 A.前级加电阻 B .在输入端接入滤波电容 C .后级加缓冲电路 D.屏蔽输入信号的尖峰干扰

10．__________不能将减法运算转换为加法运算。（） A．原码 B．反码 C．补码 11.逻辑函数F=A⊕B和G=A⊙B不满足关系_________。（） A．F=G B．F’＝G C．F’＝G D．F＝G⊕1 12．使JK触发器在时钟脉冲作用下，实现输出 n n Q Q= +1 ，则输入端信号应为（）。 A．J＝K＝0 B．J＝K＝1 C．J＝1，K＝0 D．J＝0，K＝1 13．设计一个同步10进制计数器，需要________触发器。（） A．3个 B．4个 C．5个 D．10个 14.数值[375]10与下列哪个数相等。() A．[111011101]2 B.[567]8 C.[11101110]BCD D.[1F5]16 15.凡在数值上或时间上不连续变化的信号，称为 ( )。 A、模拟信号 B、数字信号 C、直流信号 D、交流信号 二、填空题（每空1分，共20分） 1.某通信系统每秒钟传输1000000位，那么每位数据的占时间__________________; 2.最基本的门电路是：________、________、__________。 3.发光二极管构成的七段显示器有两种，分别是___________和_____________电路。 4.三态门（TS门）的输出状态除了高电平或低电平两种状态外，还有第三状态是。 5.触发器是一种对_________敏感的存储电路。 6.组合逻辑电路不含具有__________功能的元件。 7. 2002个‘1’异或的结果是_____. 8.对30个信号进行编码，采用二进制编码需________位输出。 9．如图所示逻辑电路的输出Y= 。 10.数模转换器的输入为8位二进制数字信号（D7~D0），输出为0~25.5V的模拟电压。若数字信号的最

湖大数字电路与逻辑设计试卷答案

数字电路与逻辑设计1_3试卷和答案 一、填空（每空1分，共45分） 1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。 2．二进制数转换成十进制数的方法为：按权展开法。 3．十进制整数转换成二进制数的方法为：除2取余法，直到商为 0 止。4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。 5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“ + ”，“ + ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。称为原函数F的反函数，或称为补函数 6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为 0 。 7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。对于任何一个最大项，只有一组变量取值使它为 0 ，而变量的其余取值均使它为 1 。 8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。，保证了各相邻行(列)之间只有一个变量取值不同。 9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈没有变化的那些变量。求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。 10．逻辑问题分为完全描述和非完全描述两种。如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为?或×)，那么这类函数称为非完全描述的逻辑函数。 11．数字集成电路按其部有源器件的不同可以分为两大类：双极型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。 12．TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低； MOS 集成电路集成度高、静态功耗低。 13．按集成电路部包含的等效门个数可分为：小规模集成电路(SSI-Small Scale Integration)，中规模集成电路(MSI-Medium Scale Integration)，大规模集成电路(LSI-Large Scale Integration)，超大规模集成电路(VLSI-Very Large Scale Integration) 二、判断题（在括号中打×或√；每题3分，共15分） 1．集电极开路门和三态门是不允许输出端直接并联在一起的两种TTL门。（×）2.用集电极开路门可以构成线与逻辑。 ( √ ) 3．普通TTL门的输出只有两种状态——逻辑 0 和逻辑 1，这两种状态都是高阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有低阻输出的第三状态(或称禁止状态)，这时输出端相当于短路。(× ) 4．TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL 电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的电流（√）5．若F的对偶式为G；则G的对偶式为F。（√）

数字电路与逻辑设计复习资料(含答案)

数字电路与逻辑设计复习资料 一、单项选择题 1. 十进制数53转换成八进制数应为（ B ）。 A. 64 B.65 C. 66 D. 110101 2.将十进制数(18)10 转换成八进制数是（B ）。 A. 20 B.22 C. 21 D. 23 3. 十进制数53转换成八进制数应为（ D ）。 A. 62 B.63 C. 64 D. 65 4. 当逻辑函数有n 个变量时，共有（ D ）种取值组合。 A. n B. 2n C. 2n D. 2n 5. 为了避免干扰，MOS 与门的多余输入端不能（ A ）处理。 A. 悬空 B. 接低电平 C. 与有用输入端并接 D. 以上都不正确 6. 以下电路中可以实现“线与”功能的有（ C ）。 A. TTL 与非门 B. TTL 或非门 C. OC 门 D. TTL 异或门 7. 用6264型RAM 构成一个328K ?位的存储器，需要（ D ）根地址线。 A. 12 B. 13 C. 14 D. 15 8. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关 9. 用6264型RAM 构成3232K ?位的存储器，需要（ D ）片进行扩展。 A. 4 B.8 C. 14 D.16 10. 逻辑函数()F A A B =⊕⊕ =（ D ）。 A. A B e B. A C. A B ⊕ D. B 11. 函数F ABC ABCD =+的反函数为（ C ）。 A. ()()F A B C A B C D =+++++ B. ()()F ABC ABCD =

(完整版)数字电路与逻辑设计试题与答案

数字电路与逻辑设计(1) 班级 学号 姓名 成绩 一．单项选择题（每题1分，共10分） 1．表示任意两位无符号十进制数需要（ ）二进制数。 A ．6 B ．7 C ．8 D ．9 2．余3码10001000对应的2421码为（ ）。 A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。 A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++?+=的反函数为（ ）。 A. E )]E D (C C [A F ?++= B. E )E D (C C A F ?++= C. E )E D C C A (F ?++= D. E )(D A F ?++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。 图1 A. 或非门 B. 与非门 C. 异或门 D. 同或门 8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。 A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。 A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。 A ．2 B. 3 C. 4 D. 5 二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”, 并在划线处改正。每题2分，共10分） 1．原码和补码均可实现将减法运算转化为加法运算。 （ ）

数字电路与逻辑设计试卷(有答案)

数字电路与逻辑设计（A 卷） 班级 学号 姓名 成绩 一．单项选择题（每题1分，共10分） 1．表示任意两位无符号十进制数需要（ ）二进制数。 A ．6 B ．7 C ．8 D ．9 2．余3码10001000对应的2421码为（ ）。 A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。 A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++?+=的反函数为（ ）。 A. E )]E D (C C [A F ?++= B. E )E D (C C A F ?++= C. E )E D C C A (F ?++= D. E )(D A F ?++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。 图1 A. 或非门 B. 与非门 C. 异或门 D. 同或门 8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。 A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。 A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。 A ．2 B. 3 C. 4 D. 5 二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”, 并在划线处改正。每题2分，共10分） 1．原码和补码均可实现将减法运算转化为加法运算。 （ ）

《___数字系统设计___》试卷含答案

,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字系统设计》试卷 1. 考前请将密封线内各项信息填写清楚； 所有答案请直接答在试卷上(或答题纸上)； ．考试形式：开（闭）卷； 本试卷共大题，满分100分，考试时间120分钟 (每小题2分，共16分) 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理 ( C ) CPLD即是现场可编程逻辑器件的英文简称； CPLD是基于查找表结构的可编程逻辑器件； 早期的CPLD是从GAL的结构扩展而来； 在Altera公司生产的器件中，FLEX10K 系列属CPLD结构； 在VHDL语言中，下列对时钟边沿检测描述中，错误的是( D ) then ...; then ...; then ...; 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确( A ) PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一. 敏感信号参数表中，应列出进程中使用的所有输入信号； 进程由说明部分、结构体部分、和敏感信号参数表三部分组成； 当前进程中声明的信号也可用于其他进程 基于EDA软件的FPGA / CPLD设计流程，以下流程中哪个是正确的：( C ) 原理图/HDL文本输入→适配→综合→时序仿真→编程下载→功能仿真→硬件测试 原理图/HDL文本输入→功能仿真→综合→时序仿真→编程下载→适配→硬件测试； 原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试 原理图/HDL文本输入→适配→时序仿真→编程下载→功能仿真→综合→硬件测试。 关于综合，从输入设计文件到产生编程文件的顺序正确的是：(B) ．逻辑综合→高层次综合→物理综合；