北理工VHDL实验报告

本科实验报告

实验名称：

VHDL语言及集成电路设计实验

课程名称：VHDL语言及集成电路设计实验时间：2014.5任课教师：桂小琰实验地点：4-427

实验教师：任仕伟

实验类型：□原理验证□综合设计□自主创新

学生姓名：

学号/班级：组号：学院：信息与电子学院同组搭档：专业：电子科学与技术成绩：

实验一：带有异步复位端的D触发器

一、实验目的

（1）熟悉linux操作环境和modelsim软件环境

（2）理解时序逻辑和组合逻辑电路的区别

（3）理解并行语句和顺序语句

（4）用VHDL语言编写一个带有异步复位端的D触发器及其测试文件

二、实验原理

（1）组合逻辑和时序逻辑

○1组合逻辑电路当前输出的值仅取决于当前的输入，不需要触发器等具有存储能力的逻辑单元，仅仅使用组合逻辑门

○2时序逻辑电路的当前输出不仅取决于当前的输入，还与以前的输入有关，这类电路中包括寄存器等元件，也包括组合逻辑电路，寄存器通过一个反馈环和组合逻辑模块相连。触发器便是属于时序逻辑电路

（2）并行和顺序代码

从本质上讲，VHDL代码是并发执行的。只有PROCESS，FUNCTION或PROCEDURE内的代码才是顺序执行的。当它们作为一个整体时，与其他模块之间又是并发执行的。

以下是3个并发描述语句（stat1,stat2和stat3）的代码，会产生同样的电路结构。stat1 stat3 stat1

stat2 = stat2 = stat3 = 其他排列顺序

stat3 stat1 stat2

（3）并行语句——进程（PROCESS）

○1语法结构：

[进程名: ]PROCESS (敏感信号列表)

[变量说明语句]

…

BEGIN

…

(顺序执行的代码)

…

END PROCESS [进程名]；

○2PROCESS 的特点

1多进程之间是并行执行的；

2进程结构内部的所有语句都是顺序执行的；

3进程中可访问结构体或实体中所定义的信号；

4进程的启动是由敏感信号列表所标明的信号来触发，也可以用WAIT语句等待一个触发条件的成立。

5各进程之间的通信是由信号来传递的。

（4）带有异步复位端的D触发器

○1电路符号

○2功能表

三、实验代码

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY dff IS

PORT(d,clk,rst:IN STD_LOGIC; q:OUT STD_LOGIC);

END dff;

ARCHITECTURE behavior OF dff IS BEGIN

PROCESS(rst,clk)

BEGIN

IF(rst='1') THEN

q<='0';

ELSIF(clk'EVENT AND clk='1') THEN

q<=d;

END IF;

END PROCESS;

end ARCHITECTURE behavior;

测试文件：

library IEEE;

use ieee.std_logic_1164.all;

entity dff_tb is

end dff_tb;

architecture tb_behavior of dff_tb is component dff

port(

d,rst,clk: in std_logic;

q: out std_logic);

end component;

constant clk_period:time:=50 ns;

signal d,clk,q,rst:std_logic;

begin

dut:dff port map(d=>d,clk=>clk,rst=>rst,q=>q); clk_gen:process

begin

clk<='0';

wait for clk_period/2;

clk<='1';

wait for clk_period/2;

end process;

d_gen:process

begin

wait for 100 ns;

d<='1';

wait for 100 ns;

d<='0';

end process;

rst_gen:process

begin

rst<='1';

wait for 150 ns;

rst<='0';

wait for 500 ns;

rst<='1';

wait for 150 ns;

wait;

end process;

end tb_behavior;

四、仿真结果

实验二步进电机控制器

一、实验目的

（1）理解两种状态机的区别

（2）熟悉两种编程风格

（3）编写BCD计数器和步进电机

二、实验原理

（1）米里型状态机和摩尔型状态机

米里（Mealy）型状态机:状态机的输出信号不仅与电路的当前状态有关，还与当前

的输入有关

摩尔（Moore）型状态机：状态机的当前输出仅仅由当前状态决定

（2）有限状态机设计流程：

1 理解问题背景。

2 逻辑抽象，得出状态转移图。

3 状态简化。

4 状态分配。

5 用VHDL来描述有限状态机。

（3）BCD计数器

原理图

北京理工大学汇编语言实验六磁盘文件存取实验报告

第六章磁盘文件存取实验（设计性实验） 一、实验要求和目的 1．理解文件、目录的概念； 2．了解FCB(文件控制块)方式文件管理方法； 3．掌握文件代号式文件存取方式； 4．学习使用文件指针读取文件 二、软硬件环境 1．硬件环境：计算机系统windows； 2．软件环境：装有MASM、DEBUG、LINK、等应用程序。 三、实验涉及的主要知识单元 DOS功能调用中断（INT 21H）提供了两类磁盘文件管理功能，一类是FCB(文件控制块)方式，另一类是文件代号式存取方式。 对于文件的管理，实际上是对文件的读写管理，DOS 设计了四种存取文件 方式：顺序存取方式、随机存取方式、随机分块存取方式和代号法存取方式。文件的处理步骤 A）写之前必须先建立文件、读之前必须先打开文件。 B）写文件之后一定要关闭文件。通过关闭文件，使操作系统确认此 文件放在磁盘哪一部分，写后不关闭会导致写入文件不完整。 1、文件代号式存取方式： 当用户需要打开或建立一个文件时，必须提供文件标识符。文件标识符用ASCII Z 字符串表示。ASCII Z 字符串是指文件标识符的ASCII 字符串后面再加1 个“0”字符。文件标识符的字符串包括驱动器名、路径名和文件名。其格式为 [d:][path]filename[.exe] 其中d 为驱动器名，path 为路径名，.exe 为文件名后缀。 中断 21H 提供了许多有关目录和文件操作的功能，其中文件代号式存取方式常用的功能如下： 2、操作目录的常用功能 39H——创建目录 3BH——设置当前目录 3AH——删除目录 47H——读取当前目录 有关中断功能的详细描述和调用参数在此从略，需要查阅者可参阅相关资料 之目录控制功能。 3、用文件句柄操作文件的常用功能 3CH——创建文件 4EH——查找到第一个文件 3DH——打开文件 4FH——查找下一个文件 3EH——关闭文件 56H——文件换名 3FH——读文件或设备 57H——读取/设置文件的日期和时间 40H——写文件或设备 5AH——创建临时文件 41H——删除文件 5BH——创建新文件

VHDL实验报告

《创新实验》实验报告 —基于VHDL的编程和硬件实现

一、实验目的 1.熟悉和掌握硬件描述语言VHDL的基本语法及编写； 2.掌握软件Xilinx ISE 10.1的使用； 3.熟悉SDZ-6电子技术实验箱的使用； 4.了解节拍脉冲发生器等基本电路的实现； 5.了解八位二进制计数器的功能与设计； 6.学习键盘和七段数码管显示的控制和设计。 二、实验内容 1.Xilinx ISE 10.1软件的使用； 2.节拍脉冲发生器等基本电路的实现； 3.八位二进制计数器的实现 4.键盘扫描及显示的实现 三、实验器材 1、PC机 2、SDZ-6电子技术实验箱 3、正负5V电源 4、I/O接口线 四、软件的使用 在安装Xilinx10.1软件时，需要一个ID号，其实这个ID号是可以重复使用的，几个同学在官网注册后就可以共享ID号了。 安装完成之后就可以使用这个软件编写相应的VHDL的程序。 1.新建工程 File—>New Project 弹出下面的对话框 输入工程名后单击Next。然后根据本实验的实验箱进行以下设置。

以后的步骤一般都是单击Next（有些资料上会介绍有些这些步骤的具体功能，但对于本实验不必用到），最后单击Finish，完成新建一个工程。在窗口的左边会出现刚刚新建的工程，如下: 2.新建一个VHDL的源文件。 在上图中，右击工程选择New Source ，弹出如下对话框。

在对画框的左边选择VHDL Module，输入文件的名字（改名字最好是你定义的实体的名字）。单击Next。出现下面的对话框。 该对话框主要是对外部端口的编辑。可以直接跳过，即单击Next，在源文件上编辑端口。然后在接下来的对话框中单击Finish。完成建立一个源文件。窗口右边就会出现刚才编辑的源文件。 3.编写和编译代码 将事先编好的代码复制到源文件里，然后保存文件。 选中左边的文件名，在窗体的左边出现如下编辑文档内容。

北京理工大学汇编实验五

一、实验目的 1、掌握子程序有关基本知识，学会子程序设计方法； 2、掌握主程序与子程序之间的调用关系及调用方法； 3、掌握汇编语言字符串处理方法； 4、掌握字符串的输入输出程序设计方法； 5、掌握数制转换程序实现方法。 二、实验软硬件环境 1、硬件环境：惠普64 位一体化计算机及局域网； 2、软件环境：windows 8，红蜘蛛管理系统，MASM for Windows。 三、实验相关知识 把功能相对独立的程序段单独编写和调试，作为一个相对独立的模块供程序使用，就性成子程序。子程序可以实现源程序的模块化，可简化源程序结构，可以提高编程效率。 1) 子程序的定义语句格式 汇编语言子程序以proc 语句行开始，以endp 语句行结束。如： 过程名PROC near[或far] 过程体 .......................... 过程名ENDP 在主程序中用CALL 过程名调用。主程序和子程序之间传递参数通常通过栈来进行，当然也可以用某些缺省的寄存器或内存来传递。但以通过栈来传递参数程序的通用性最强。 2) 子程序调用说明 子程序从PROC 语句开始，以ENDP 语句结束，程序中至少应当包含一条RET 语句用以返回主程序。在定义子程序时，应当注意其距离属性：当子程序和调用程序在同一代码段中时，用NEAR 属性；当子程序及其调用程序不在同一个代码段中时，应当定义为FAR 属性。当由DOS 系统进入子程序时，子程序应当定义为FAR 属性。为执行子程序后返回操作系统，在子程序的前几条指令中设置返回信息。 3) 子程序使用中的问题 A、主程序调用子程序是通过CALL 指令来实现的。子程序执行后，通过RET 指令， 返回主程序调用指令CALL 的下一条指令，继续执行主程序。一个子程序可以由 主程序在不同时刻多次调用。如果在子程序中又调用了其他的子程序，则称为子程 序的嵌套。特别是当子程序又能调用子程序本身时，这种调用称为递归。 B、调用子程序时寄存器及所用存储单元内容的保护。如果子程序中要用到某些寄存器 或存储单元时，为了不破坏原有的信息，要将寄存器或存储单元的原有内容压栈保 护，或存入子程序不用的寄存器或存储单元中。 C、用于中断服务的子程序则一定要把保护指令安排在子程序中，这是因为中断是随机 出现的，因此无法在主程序中安排保护指令。 D、调用程序在调用子程序时需要传送一些参数给子程序，这些参数是子程序运算中所 需要的原始数据。子程序运行后要将处理结果返回调用程序。原始数据和处理结果 的传递可以是数据，也可以是地址，统称为参数传递。 E、参数传递必须事先约定，子程序根据约定从寄存器或存储单元取原始数据（称入口 参数）；进行处理后将处理结果（称出口参数）送到约定的寄存器或存储单元，返回到调用程序。参数传递一般有下面三种方法：用寄存器传递：适用于参数传递较少、

VHDL实验报告03137

VHDL实验报告 60 庄炜旭实验三. 4位可逆计数器，4位可逆二进制代码－格雷码转换器设计 一．实验目的 学习时序电路的设计,仿真和硬件测试,进一步熟悉VHDL设计技术 1. 学习４位可逆计数器的设计 2. 学习４位可逆二进制代码－格雷码转换器设计 二．实验内容 设计4位可逆计数器，及4位可逆二进制代码－格雷码转换器，并仿真，下载。 [具体要求] 1.4位可逆计数器 a)使用CLOCK_50作为输入时钟，其频率为50MHz（对于频率大于50Hz的闪烁， 人眼会看到连续的光），因而，对其进行225的分频后，再用于时钟控制。（可 利用实验一） b)使用拨码开关SW17作为模式控制，置‘1’时为加法计数器，置‘0’时为减 法计数器，同时使用LEDR17显示SW17的值。 c)使用KEY3作为异步复位开关（按下时为0，不按为1），当为加法计数器时， 置“0000”，当为减法计数器时，置“1111”。 d)使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高 位，LEDR0为低位。 2.4位可逆二进制代码――格雷码转换器 a)使用拨码开关SW17作为模式控制，置‘1’时为二进制代码―>格雷码转换， 置‘0’时为格雷码―>二进制代码，同时使用LEDR17显示SW17的值。 b)使用拨码开关SW3, SW2, SW1, SW0作为输入的被转换数，SW3为高位，SW0 为低位。 c)使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高 位，LEDR0为低位。 三．管脚设定 SW[0]PIN_N25 SW[1]PIN_N26 SW[2]PIN_P25 SW[3] PIN_AE14 SW[17] PIN_V2 LEDR[0] PIN_AE23 LEDR[1] PIN_AF23 LEDR[2] PIN_AB21 LEDR[3] PIN_AC22 LEDR[17] PIN_AD12 KEY[3] PIN_W26

北京理工大学2012-2013学年第一学期工科数学分析期末试题(A卷)试题2012-2(A)

1 北京理工大学2012-2013学年第一学期 工科数学分析期末试题(A 卷) 一. 填空题（每小题2分, 共10分） 1. 设?????<≥++=01arctan 01)(x x x x a x f 是连续函数，则=a ___________. 2. 曲线θρe 2=上0=θ的点处的切线方程为_______________________________. 3. 已知),(cos 4422x o bx ax e x x ++=- 则_,__________=a .______________=b 4. 微分方程1cos 2=+y dx dy x 的通解为=y __________________________________. 5. 质量为m 的质点从液面由静止开始在液体中下降, 假定液体的阻力与速度v 成正比, 则质点下降的速度)(t v v =所满足的微分方程为_______________________________. 二. (9分) 求极限 21 0)sin (cos lim x x x x x +→. 三. (9分) 求不定积分?+dx e x x x x )1arctan (12. 四. (9分) 求322)2()(x x x f -=在区间]3,1[-上的最大值和最小值. 五. (8分) 判断2 12arcsin arctan )(x x x x f ++= )1(≥x 是否恒为常数. 六. (9分) 设)ln(21arctan 22y x x y +=确定函数)(x y y =, 求22,dx y d dx dy . 七. (10分) 求下列反常积分. (1);)1(1 22?--∞+x x dx (2) .1)2(1 0?--x x dx 八. (8分) 一垂直立于水中的等腰梯形闸门, 其上底为3m, 下底为2m, 高为2m, 梯形的上底与水面齐平, 求此闸门所受 到的水压力. (要求画出带有坐标系的图形) 九. (10分) 求微分方程x e x y y y 3)1(96+=+'-''的通解. 十. (10分) 设)(x f 可导, 且满足方程a dt t f x x x f x a +=+?)())((2 ()0(>a , 求)(x f 的表达式. 又若曲线 )(x f y =与直线0,1,0===y x x 所围成的图形绕x 轴旋转一周所得旋转体的体积为,6 7π 求a 的值. 十一. (8分) 设)(x f 在]2,0[上可导, 且,0)2()0(==f f ,1sin )(1 21 =?xdx x f 证明在)2,0(内存在ξ 使 .1)(='ξf

北京理工大学汇编语言实验报告实验五 子程序设计实验

实验五子程序设计实验（设计性实验） 一、实验要求和目的 1．熟悉汇编语言程序设计结构； 2．熟悉汇编语言子程序设计方法； 3．熟悉利用汇编语言子程序参数传递方法； 4．熟悉汇编语言字符串处理基本指令的使用方法； 5．掌握利用汇编语言实现字符串的输入输出程序设计方法； 6．掌握数制转换程序实现方法。 二、软硬件环境 1、硬件环境：计算机系统windows； 2、软件环境：装有MASM、DEBUG、LINK、等应用程序。 三、实验涉及的主要知识 A）子程序知识要点： 1、掌握子程序的定义语句； 过程名 PROC [near/far] 过程体 RET 过程名 ENDP 2.子程序结构形式 一个完整的子程序一般应包含下列内容: 1. ）子程序的说明部分 在设计了程序时,要建立子程序的文档说明,使用户能清楚此子程序的功能和调用方法. 说明时,应含如下内容: .子程序名:命名时要名中见意. .子程序的功能:说明子程序完成的任务; .子程序入口参数:说明子程序运行所需参数及存放位置; .子程序出口参数:说明子程序运行结果的参数及存放位置; .子程序所占用的寄存器和工作单元； .子程序调用示例； 2、）掌握子程序的调用与返回 在汇编语言中，子程序的调用用CALL，返回用RET 指令来完成。 .段内调用与返回：调用子程序指令与子程序同在一个段内。因此只修改IP； .段间调用与返回：调用子程序与子程序分别在不同的段，因此在返回时，需同时修改CS：IP。 3．）子程序的现场保护与恢复 保护现场：在子程序设计时，CPU 内部寄存器内容的保护和恢复。 一般利用堆栈实现现场保护和恢复的格式： 过程名PROC [NEAR/FAR]

北京理工大学2017-2018学年工数上期末试题A及标准答案

课程编号：H0172103 北京理工大学2017-2018学年第一学期 工科数学分析（上）期末试题(A 卷) 座号 _______ 班级_____________ 学号_____________ 姓名_____________ (试卷共6页,十个大题. 解答题必须有过程. 试卷后面空白纸撕下做草稿纸. 试卷不得拆散.) 1．若 e x x kx x 1 )2( lim =-∞ → ，则=k . 2．已知,arctan 2111ln 41x x x y --+= 则=dx dy . 3. =-+?dx xe x e x x 1 02 ) 1() 1( . 4 . =?xdx x sin 2 . 5. 设x y y cos =+'，则=y . 二、计算题（每小题5分，共20分） 1.求极限 ).2 sin 211(sin lim 3n n n n -∞→ 2. 设 x x y x 2sin sin +=，求dy . 3. 计算 dx x x x x ? -++1 1 2 211cos 2-. 4.求)cos(y x dx dy +=的通解. 三、（8分）已知0)-1(lim 2 =-+-+∞ →b ax x x x ，试确定常数a 和b 的值. 四、（6分）已知,...).2,1)((21,0,011=+= >>+n b b b b b b n n n 证明: 数列{}n b 极限存在；并求此极限. 五、（8分）求函数2) 1(42 -+= x x y 的单调区间和极值，凹凸区间和拐点，渐近线. 六、（8分）设曲线2x y =，x y =围成一平面图形D .

(1) 求平面图形D 的面积； (2) 求平面图形D 绕y 轴旋转所得旋转体的体积. 七、（8分）设一长为l 的均匀细杆，线密度为μ,在杆的一端的延长线上有一质量为m 的质点，质点与该端的距离为a . （1）求细杆与质点间的引力； （2）分别求如果将质点由距离杆端a 处移到b 处(b a >)与无穷远处时克服引力所 做的功. 八、（8分）设)(x f 在]1,1[-上具有三阶连续导数，且,0)0(,1)1(,0)1('===-f f f 证明在开区间)1,1(-内至少存在一点ξ，使3)()3(=ξf . 九、（8分）设?-+ =x x dt t f t x xe x f 0)()()(, 其中)(x f 连续，求)(x f 的表达式. 十、（6分）已知)(x f 在闭区间[]6,1上连续，在开区间)6,1(内可导，且 ，5)1(=f ，1)5(=f .12)6(=f 证明：存在)6,1(∈ξ，使 22)()(=-+'ξξξf f 成立. 北京理工大学2017-2018学年第一学期《工科数学分析》（上）期末试题(A 卷) 标准答案及评分标准 2018年1月12日 一、填空（每小题4分，共20分） 1． 21 2．42 1x x - 3. )(，不收敛+∞∞ 4 . C x x x x x +++-cos 2sin 2cos 2 5. x ce x x y -++= )cos (sin 2 1 二、计算题（每小题5分，共20分） 1. 解：)2 sin 211(sin lim 3x x x x -∞→ 3 12sin 211sin lim x x x x -=∞→ x t 1=令 30) 2sin(21 sin lim t t t t -=→ …………. 2分 2 0cos 1sin lim t t t t t -?=→21= …………. 4分 2 1 )2sin 211(sin lim 3=-∴∞→n n n n …………. 5分

北京理工大学汇编试题

一、数制转换，以下数为带符号数，表达成字节或字的形式：(10分) （-327）10 = （）2 （70b6）16=（）10 （11010001）2 =（）10 （0101010101011001）2=（）10 （ 2572）10 =（）16 二、指出划线部分的寻址方式，并计算其物理地址：(10分) 已知: (CS)=2100H, (DS)=2400H, (ES)=2800H, (SS)=2600H, (BX)=0600H, (DI)=0200H, (SI)= 0300H, (BP)=0400H, BUF=1000H 1、MOV CL ES:[1500H] ；寻址方式：物理地址： 2、CMP SI, [DI] ；寻址方式：物理地址： 3、ADD AX, BUF [BP] [SI] ；寻址方式：物理地址： 4、CALL WORD PTR CS:[SI] ；寻址方式：物理地址： 5、LEA DX, [BX+SI] ；寻址方式：物理地址： 三、已知一程序数据段如下，请在右边表格中填写该数据段数据存储的形式。（12 分，未初始化的单元填写“xx”） DATA SEGMENT Array C=50H BUFFER DB 'B',0BH, B_BYTE LABEL BYTE DATA1 DW 0FFAAH ORG $+1 DATA2 DW B_BYTE DATA3 DW C DATA4 DB 3 DUP(20H),0FFH DATA ENDS 四、写出下列程序段的运行结果，并逐条注释每条指令。

1. 该程序段执行后，BX＝ .，为什么？(用图表示)（9分）ADDR DW PROC0，PROC1，PROC2，PROC3，PROC4，PROC5，PROC6 DW PROC7，PROC8，PROC9 LEA SI，ADDR ADD SI，2 MOV BX，[SI] INC SI INC SI PUSH BX MOV AX，[SI] INC SI INC SI PUSH AX PUSH BP MOV BP，SP MOV DX，[BP+2] CALL [SI] … PROC1 PROC MOV BX，1 RET PROC1 ENDP PROC2 PROC MOV BX，2 RET PROC2 ENDP PROC3 PROC MOV BX，3 RET PROC3 ENDP 余此类推… （9分）2. 下面这段程序的功能是。

基于VHDL语言的EDA实验报告(附源码)

EDA 实验报告 ——多功能电子钟 姓名:张红义 班级：10级电科五班 学号：1008101143 指导老师：贾树恒

电子钟包括：主控模块，计时模块，闹钟模块，辅控模块，显示模块，蜂鸣器模块，分频器模块。 1．主控模块： 主要功能：控制整个系统，输出现在的状态，以及按键信息。 源代码: libraryieee; use ieee.std_logic_1164.all; useieee.std_logic_arith.all; useieee.std_logic_unsigned.all; entity mc is port(functionswitch,k,set,lightkey: in std_logic; chose21,setout: out std_logic; lightswitch:bufferstd_logic; modeout,kmodeout : out std_logic_vector(1 downto 0); setcs,setcm,setch,setas,setam,setah:outstd_logic); end mc; architecture work of mc is signalmode,kmode:std_logic_vector(1 downto 0); signal light,chose21buf:std_logic; signalsetcount:std_logic_vector(5 downto 0); begin process(functionswitch,k,set,lightkey) begin iffunctionswitch'event and functionswitch='1' then mode<=mode+'1'; end if; iflightkey'event and lightkey='1' then lightswitch<=not lightswitch; end if; if mode="01" thenchose21buf<='0'; else chose21buf<='1'; end if; ifk'event and k='1' then if mode="01" or mode="11" then kmode<=kmode+'1'; end if;end if; if set='1' then if mode = "01" then ifkmode="01" then setcount<="000001"; elsifkmode="10" thensetcount<="000010"; elsifkmode="11" then setcount<="000100";

VHDL实验报告论文

硬件描述语言期末实验报告 题目：硬件描述语言实现秒表功能 姓名xxxx 学号xxxxxxxxxx 年级专业xxxxxxxxxxxxx 指导教师xxxx 2012年6月20日

河北大学本科生VHDL硬件实验论文（设计） 硬件描述语言实现秒表功能 摘要 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外整个秒表还需有一个启动信号，暂停信号和一个清零信号，以便秒表能随意停止及启动。 关键词：VHDL语言数字秒表时序仿真图

目录 一、实验目的 (1) 二、硬件要求 (1) 三、引脚说明 (1) 四、模块介绍 (2) 4.1.计数器（六、十进制） (2) 4.2.蜂鸣器 (2) 4.3.译码器 (3) 4.4.控制器 (4) 五、整体连接图 (5) 六、实验结果 (6) 七、实验总结 (6) 八、谢辞 (7) 九、附录 (7)

一实验目的 学习使用VHDL语言，以及EDA芯片的下载仿真。 二硬件要求 （1）主芯片EPF10K10LC84-4。 （2）蜂鸣器。 （3）8位八段扫描共阴极数码显示管。 （4）二个按键（暂停，开关）。 三引脚说明 3.1引脚设置 3.2信号说明 signal q:std_logic_vector(3 downto 0); --q是用于分频的信号。 signal state: std_logic_vector(3 downto 0); --state为状态信号，state为1时为暂停记录状态，为0时为正常显示计数状态。signal led: std_logic_vector(3 downto 0); --led为数码管扫描信号，通过对d1~d6的选择使数码管发光。

北京理工大学 离散数学I 期末测试

课程编号：MTH07034 北京理工大学2015-2016学年第二学期 2015级离散数学期末试题（A卷） 班级学号姓名成绩 1.选择题（共10题, 每题1分） 1)设p：我有时间，q：我去旅游，下面哪个命题可以符号化为p→q？( ) A. 除非我有时间，我才去旅游. B. 除非我去旅游，否则我没时间. C. 只有我有时间，我才去旅游. D. 我去旅游仅当我有时间. 2)设C(x)表示x是运动员，G(x)表示x是强壮的，则命题“没有运动员不是 强壮的”符号化为哪个公式？( ) A. ??x(C(x)∧?G(x)) B.??x(C(x)→?G(x)) C. ??x(C(x)∧?G(x)) D.??x(C(x)→?G(x)) 3)设F(x)表示x是火车，G(y)表示y是汽车，H(x,y)表示x比y快，则命题“有 的汽车比所有的火车快”符号化为下面哪个公式？( ) A. ?y(G(y)→?x(F(x)∧H(x,y))) B. ?y(G(y)∧?x(F(x)→H(y,x))) C. ?x?y(G(y)→(F(x)∧H(x,y))) D. ?y(G(y)→?x(F(x)→H(x,y))) 4)下列推理哪个是不正确的？( ) A. 前提：?p∨ (q→r), ?s∨p, q结论：s→r B. 前提：(p∨q)→ (r∧s), (s∨t)→u结论：p→u C. 前提：(p∧q) →r, r→s, ?s∧p结论：q D. 前提：p→ (q→r), p , q结论：r∨s 5)下面哪个命题公式是永真式？( ) A. (p∨q) →?r B. (q→p)∧q→p C. ?(?p∨q)∧q

北京理工大学汇编实验二报告

北京理工大学汇编实验二报告

本科实验报告实验名称：算术运算类操作实验

一、实验要求和目的 1、了解汇编语言中的二进制、十六进制、十进制、BCD 码的表示形式； 2、掌握各类运算类指令对各状态标志位的影响及测试方法； 3、熟悉汇编语言二进制多字节加减法基本指令的使用方法； 4、熟悉无符号数和有符号数乘法和除法指令的使用； 5、掌握符号位扩展指令的使用。 6、掌握 BCD 码调整指令的使用方法 二、软硬件环境 1、硬件环境：计算机系统 windows； 2、软件环境：装有 MASM、DEBUG、LINK、等应用程序。 三、实验涉及的主要知识 1、加减法处理指令 主要有加法指令 ADD，带进位加法 ADC，减法指令 SUB，带进位减法指令 SBB。 2．乘除法指令和符号位扩展指令 主要有无符号数乘法指令MUL,带符号数乘

法指令IMUL,无符号数除法指令DIV,带符号数除法指令 IDIV,以及符号位从字节扩展到字的指令 CBW 和从字扩展到双字的指令 CWD。 3．BCD 码的调整指令 主要有非压缩的BCD 码加法调整指令DAA，压缩的 BCD 码减法调整指令 DAS，非压缩的 BCD 码加法调整指令 AAA，非压缩的 BCD 码减法调整指令 AAS，乘法的非压缩 BCD码调整指令 AAM，除法的非压缩 BCD 码调整指令 AAD。 8088/8086 指令系统提供了实现加、减、乘、除运算的上述基本指令，可对表 1 所示的数据类型进行数据运算。 表 1-2-1 数据类型数据运算表

四、实验内容与步骤 1、对于两组无符号数，087H 和 034H,0C2H 和5FH，试编程求这两组数的和差积商，并考虑计算结果对标志寄存器中状态标志位的影响：（1）实验流程 将一组 操作数 分别用 ADD,SUB,MUL,DIV 运算 （2）实验代码： DATAS SEGMENT BUF1 DB 087H BUF2 DB 034H BUF3 DB 4 DUP(?);此处输入数据段代码 DATAS ENDS

VHDL实验报告

专用集成电路实验报告 13050Z01 1305024237 刘德文

实验一开发平台软件安装与认知实验 实验内容 1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 9.2软件平台上完成设计 电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。 2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 9.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译 码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。 源程序： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; --use UNISIM.VComponents.all; entity ls74138 is Port ( g1 : in std_logic; g2 : in std_logic; inp : in std_logic_vector(2 downto 0); y : out std_logic_vector(7 downto 0)); end ls74138; architecture Behavioral of ls74138 is begin process(g1,g2,inp) begin if((g1 and g2)='1') then case inp is when "000"=>y<="00000001"; when "001"=>y<="00000010";

北京理工大学汇编实验五实验报告概要

本科实验报告实验名称：子程序设计实验

实验五子程序设计实验（设计性实验） 一、实验要求和目的 1．熟悉汇编语言程序设计结构； 2．熟悉汇编语言子程序设计方法； 3．熟悉利用汇编语言子程序参数传递方法； 4．熟悉汇编语言字符串处理基本指令的使用方法； 5．掌握利用汇编语言实现字符串的输入输出程序设计方法； 6．掌握数制转换程序实现方法。 二、软硬件环境 1、硬件环境：计算机系统windows； 2、软件环境：装有MASM、DEBUG、LINK、等应用程序。 三、实验涉及的主要知识 A）子程序知识要点： 1、掌握子程序的定义语句；过 程名PROC [near/far] 过程 体 RET 过程名ENDP 2.子程序结构形式一个完整的子程序一般应包含下列内容: 1. ）子程序的说明部分 在设计了程序时,要建立子程序的文档说明,使用户能清楚此子程序的功能和调用方法. 说明时,应含如下内容: .子程序名:命名时要名中见意. .子程序的功能:说明子程序完成的任务; .子程序入口参数:说明子程序运行所需参数及存放位置; .子程序出口参数:说明子程序运行结果的参数及存放位置; .子程序所占用的寄存器和工作单元； .子程序调用示例； 2、）掌握子程序的调用与返回在汇编语言中，子程序的调用用CALL，返回用RET指令 来完成。 .段内调用与返回：调用子程序指令与子程序同在一个段内。因此只修改IP； .段间调用与返回：调用子程序与子程序分别在不同的段，因此在返回时，需同时修改CS：IP。 3．）子程序的现场保护与恢复保护现场：在子程序设计时，CPU内部寄存器内容的

保护和恢复。 一般利用堆栈实现现场保护和恢复的格式：过程名PROC [NEAR/FAR] PUSH AX PUSH BX . . PUSH DX . . . POP DX . . . POP AX RET 过程名ENDP 4.子程序的参数传递方法 1．寄存器传递参数这种方式是最基本的参数传递方式。 2．存储器单元传（变量）递参数 这种方法是在主程序调用子程序前，将入口参数存放到约定的存储单元中；子程序运行时到约定存储位置读取参数；子程序执行结束后将结果也放在约定存储单元中。 3．用堆栈传递参数 利用共享堆栈区，来传递参数是重要的的方法之一。 B）字符、字符串输入输出知识要点： 在实际应用中，经常需要从键盘输入数据并将结果等内容显示到屏幕上，方便程序控制及查看结果。汇编语言的数据输入和输出分成两类，一是单个字符数据的输入输出，一是字符串数据的输入输出。都可以通过DOS功能调用来实现，下面就分别介绍下用来实现数据输入输出的功能调用的使用方法。 1、单个字符输入 单个字符输入可以利用DOS的1号功能调用来完成，使用方法为： MOV AH,1 INT 21H 这两条语句执行后，光标会在屏幕上闪烁，等待输入数据，输入的数据以ASCII 码形式存储在AL寄存器中。 2、单个字符输出 单个字符输出可利用DOS2号功能调用来完成，使用方法为： MOV DL,’?’ MOV AH,2

vhdl实验报告--蜂鸣器

VHDL 实验报告 一、实验目的 1、掌握蜂鸣器的使用； 2、通过复杂实验，进一步加深对VHDL语言的掌握程度。 二、实验原理乐曲都是由一连串的音符组成，因此按照乐曲的乐谱依次输出这些音符所对应的频率，就可以在蜂鸣器上连续地发出各个音符的音调。而要准确地演奏出一首乐曲，仅仅让蜂鸣器能够发声是不够的，还必须准确地控制乐曲的节奏，即每个音符的持续时间。由此可见，乐曲中每个音符的发音频率及其持续的时间是乐曲能够连续演奏的两个关键因素。 乐曲的12 平均率规定：每2 个八度音（如简谱中的中音1 与高音1）之间的频率相差1 倍。在2个八度音之间，又可分为12个半音。另外，音符A（简谱中的低音6）的频率为440Hz, 音符B到C之间、E到F之间为半音，其余为全音。由此可以计算出简谱中从低音I至高音1 之间每个音符的频率,如表所示。 音名频率/Hz 音名频率/Hz 音名频率/Hz 低音1 中音1 高音1 低音2 中音2 高音2 低音3 中音3 高音3 低音4 中音4 高音4 低音5 392 中音5 784 高音5 1568 低音6 440 中音6 880 高音6 1760 低音7 中音7 高音7 表简谱音名与频率的对应关系 产生各音符所需的频率可用一分频器实现, 由于各音符对应的频率多为非整数, 而分频系数又不能为小数, 故必须将计算得到的分频数四舍五入取整。若分频器时钟频率过低, 则由于分频系数过小, 四舍五入取整后的误差较大；若时钟频率过高,虽然误差变小,但分频数将变大。实际的设计应综合考虑两方面的因素, 在尽量减小频率误差的前提下取合适的时钟频率。实际上,只要各个音符间的相对频率关系不变,演奏出的乐曲听起来都不会走调。 音符的持续时间须根据乐曲的速度及每个音符的节拍数来确定。因此, 要控制音符的音 长,就必须知道乐曲的速度和每个音符所对应的节拍数, 本例所演奏的乐曲的最短的音符为四分音符,如果将全音符的持续时间设为1s 的话,那么一拍所应该持续的时间为秒,则只需要提供一个4HZ的时钟频率即可产生四分音符的时长。 本例设计的音乐电子琴选取40MHZ的系统时钟频率。在数控分频器模块，首先对时钟频率进行40分频，得到1MHZ的输入频率，然后再次分频得到各音符的频率。由于数控分频器 输出的波形是脉宽极窄的脉冲波, 为了更好的驱动蜂鸣器发声, 在到达蜂鸣器之前需要均衡占空比, 从而生成各音符对应频率的对称方波输出。这个过程实际上进行了一次二分频, 频率变为原来的二分之一即。 因此，分频系数的计算可以按照下面的方法进行。以中音1为例，对应的频率值为 523. 3Hz,它的分频系数应该为： 0.375MHZ 0.375 106 716 523.3 523.3

vhdl实验报告

福建农林大学计算机与信息学院 信息工程类 实验报告 2013年11 月13 日

实验项目列表

福建农林大学计算机与信息学院信息工程类实验报告 系：电子信息工程系专业：电子信息工程年级： 2010级 姓名：学号：实验课程： VHDL数字系统设计 实验室号：__ 田C407 实验设备号： 07 实验时间： 11.12 指导教师签字：成绩： 实验一数控分频器的设计 1．实验目的和要求 学习数控分频器的设计、分析和测试方法。 2．实验原理 信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可，详细设计程序如例1所示。 数控分频器的仿真波形如图1所示：输入不同的CLK频率和预置值D，给出如图1的时序波形。 100.0μs200.0μs300.0μs400.0μs 图1 当给出不同输入值D时，FOUT输出不同频率(CLK周期=50ns) 3．主要仪器设备（实验用的软硬件环境） 实验的硬件环境是： 微机一台 GW48 EDA实验开发系统一套 电源线一根 十芯JTAG口线一根 USB下载线一根 USB下载器一个 示波器 实验的软件环境是： Quartus II 9.0软件

4．操作方法与实验步骤 （1）创建工程，并命名位test。 （2）打开QuartusII,建立VHDL文件，并输入设计程序。保存为DVF. （3）选择目标器件。Acex1k—EP1K100QC208-3。 （4）启动编译。 （5）建立仿真波形图。 （6）仿真测试和波形分析。 （7）引脚锁定编译。 （8）编程下载。 （9）硬件测试 5．实验内容及实验数据记录 在实验系统上硬件验证例5-20的功能。可选实验电路模式1（第一章图4）；键2/键1负责输入8位预置数D(PIO7-PIO0)；CLK由clock0输入，频率选65536Hz 或更高(确保分频后落在音频范围)；输出FOUT接扬声器(SPKER)。编译下载后进行硬件测试：改变键2/键1的输入值，可听到不同音调的声音。 6．实验数据处理与分析 1）实验代码 【例1】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DVF IS PORT ( CLK : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); FOUT : OUT STD_LOGIC ); END; ARCHITECTURE one OF DVF IS SIGNAL FULL : STD_LOGIC; BEGIN P_REG: PROCESS(CLK) VARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLK'EVENT AND CLK = '1' THEN IF CNT8 = "11111111" THEN CNT8 := D; --当CNT8计数计满时，输入数据D被同步预置给计数器CNT8 FULL <= '1'; --同时使溢出标志信号FULL输出为高电平 ELSE CNT8 := CNT8 + 1; --否则继续作加1计数 FULL <= '0'; --且输出溢出标志信号FULL为低电平 END IF; END IF; END PROCESS P_REG ; P_DIV: PROCESS(FULL) VARIABLE CNT2 : STD_LOGIC; BEGIN IF FULL'EVENT AND FULL = '1' THEN CNT2 := NOT CNT2; --如果溢出标志信号FULL为高电平，D触发器输出取反

VHDL实验报告一2选1多路选择器

实验一 实验目的： 熟悉quartus的vhdl文本设计流程全过程，学习简单的组合电路的设计，多层次的电路设计，仿真和硬件测试 二、实验内容 内容（一）用vhdl语言设计2选1多路选择器 参考例3-1程序设计如下： library ieee; use mux21a is port (a,b,s:in bit; y: out bit); end entity mux21a; architecture one of mux21a is begin y<=a when s='0' else b; end architecture one 全程编译后软件提示0错误，3警告，可以继续下面仿真操作。 程序分析： 这是一个2选1多路选择器，a和b分别为两个数字输入端的端口名，s为通道选择控制信号输入端的端口名，y为输出端的端口名。 时序仿真及分析： 时序仿真输入图： 时序仿真输出图： 时序分析： 由上面两图可以得知：当s=0时，y口输出a，当s=1时，y口输出b 下载和硬件测试： 引脚锁定图： 程序下载完成后，选择实验电路模式5，通过短路帽选择clock0接256Hz 信号，clock2接8Hz信号。通过键一控制s，当键一进行切换时，明显能听到扬声器发出两种不同音调的声音。 实验内容（二）双二选一多路选择器设计

程序设计： library ieee; use mux21a is port (a,b,s:in bit; y: out bit); end entity mux21a; architecture one of mux21a is begin y<=a when s='0' else b; end architecture one; entity muxk is port (a1,a2,a3,s0,s1:in bit; outy:out bit); end entity muxk; architecture bhv of muxk is component mux21a port (a,b,s:in bit; y:out bit); end component; signal tmp: bit; begin u1:mux21a port map(a=>a2,b=>a3,s=>s0,y=>tmp); u2:mux21a port map(a=>a1,b=>tmp,s=>s1,y=>outy); end architecture bhv; 全程编译后软件提示0错误，2警告 程序分析： 这是一个双2选1多路选择器，a1、a2和a3分别为两个数字输入端的端口名，s0、s1为通道选择控制信号输入端的端口名，outy为输出端的端口名。实体mux21a是一个2选一选通电路，实体muxk是元件的例化，其作用是将两个mux21a组合成一个3选1多路选择器。 时序仿真及分析： 时序仿真输入图 时序仿真输出图 时序分析: 从仿真出来的结果，我们不难发现，s0和s1做为a1、a2、a3的选通控制信号。当s0=0.、s1=0时，outy输出a1；当s0=0.、s1=1时，outy输出a2；当s0=1.、s1=0时，outy输出a1；当s1=1.、s2=1时，outy输出a3； 下载和硬件测试： 引脚锁定图