当前位置：文档库 › 第5章中央处理器(考研组成原理)

第5章中央处理器(考研组成原理)

5.1.2习题精选

一、单项选择题

1．【2011年计算机联考真题】

某机器有一个标志寄存器，其中有进位／借位标志CF 、零标志ZF 、符号标志SF 和溢出标志OF ，条件转移指令bgt （无符号整数比较大子时转移）的转移条件是( )。

A ．CF+OF=l

B ． SF ——+ZF=1

C ． CF+ZF —————=1

D ．CF+SF —————

2．【2010年计算机真题】

下列寄存器中，汇编语言程序员可见的是( )。

A ．储器地址寄存器(MAR)

B ．程序计数器(PC)

C ．存储区数据寄存器(MDR)

D ．指令寄存器(IR)

3．下列部件不属于控制器的是( )。

A ．指令寄存器

B ．程序计数器

C ．程序状态字

D ．时序电路

4．通用寄存器是( )。

A ．可存放指令的寄存器

B ．可存放程序状态字的寄存器

C ．本身具有计数逻辑与移位逻辑的寄存器

D ．可编程指定多种功能的寄存器

5．CPU 中保存当前正在执行指令的寄存器是( )。

A ．指令寄存器

B ．指令译码器

C ．数据寄存器

D ．地址寄存器

6．在CPU 中，跟踪后继指令地址的寄存器是( )。

A ．指令寄存器

B ．程序计数器

C ．地址寄存器

D ．状态寄存器

7．条件转移指令执行时所依据的条件来自( )。

A ．指令寄存器

B ．标志寄存器

C ．程厣计数器

D ．地址寄存器

8．所谓n 位的CPU ，这里的n 是指( )。

A ．地址总线线数

B ．数据总线线数

C ．控制总线线数

D ． I/O 线数

9．在CPU 的寄存器中，( )对用户是透明的。

A ．程序计数器

B ．状态寄存器

C ．指令寄存器

D ．通用寄存器

10．程序计数器(PC)属于( )。

A ．运算器

B ．控制器

C ．存储器

D ． ALU

11．下面有关程序计数器(PC)的叙述中，错误的是( )。

A ． PC 中总是存放指令地址

B ．P

C 的值由CPU 在执行指令过程中进行修改

C ．转移指令时，PC 的值总是修改为转移目标指令的地址

D ． PC 的位数一般和存储器地址寄存器(MAR)的位数一样

12．在一条无条件跳转指令的指令周期内，PC 的值被修改( )次。

A ．1

B ．2

C ．3

D ．无法确定

13．程序计数器的位数取决于( )。

A．存储器的容量B．机器字长

C．指令字长D．都不对

14．指令寄存器的位数取决于( )。

A．存储器的容量B．机器字长

C．指令字长D．存储字长

15．CPU中通用寄存器的位数取决于( )。

A．存储器的容量．B．指令的长度

C．机器字长D．都不对

16．CPU中的通用寄存器，( )。

A．只能存放数据，不能存放地址

B．可以存放数据和地址

C．既不能存放数据，也不能存放地址

D．可以存放数据和地址，还可以替代指令寄存器

17．在计算机系统中表征程序和机器运行状态的部件是( )。A．程序计数器B．累加寄存器

C．中断寄存器D．程序状态宇寄存器

18．数据寄存器中既能存放源操作数，又能存放结果的是( )。A．锁存器B．堆栈

C．累加器D．触发器

19．状态寄存器用来存放( )。

A．算术运算结果

B．逻辑运算结果

C．运算类型

D．算术、逻辑运算及测试指令的结果状态

20,控制器的全部功能是( )。

A．产生时序信号

B．从主存中取出指令并完成指令操作码译码

C．从主存中取出指令、分析指令并产生有关的操作控制信号D．都不对

21．指令译码是对( )进行译码。

A．整条指令B．指令的操作码字段

C．指令的地址码字段D．指令的地址

22．CPU中不包括( )。

A．存储器地址寄存器B．指令寄存器

C．地址译码器D,程序计数器

23．以下关于计算机系统中的概念，正确的是( )。

Ⅰ．CPU中不包括地址译码器

Ⅱ．CPU中程序计数器中存放的是操作数地址

Ⅲ．CPU中决定指令执行顺序的是程序计数器

Ⅳ．在CPU中状态寄存器对用户是完全透明的

A．Ⅰ、ⅡB．Ⅲ、ⅣC．Ⅱ、Ⅲ、ⅣD．Ⅰ、Ⅲ、Ⅳ24．间址周期结束时，CPU内寄存器MDR中的内容为( )。A．指令B．操作数地址

C．操作数D．无法确定

二、综合应用题

CPU中有哪些专用寄存器？

5.2.2 习题精选

一、单项选择题

1．【2009年计算机联考真题】

冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是( )。

A．指令操作码的译码结果B．指令和数据的寻址方式

C．指令周期的不同阶段D．指令和数据所在的存储单元

2．【2011年计算机联考真题】

假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是( )。

A．每个指令周期中CPU都至少访问内存一次

B．每个指令周期一定大于或等于一个CPU时钟周期

C．空操作指令的指令周期中任何寄存器的内容都不会被改变

D．当前程序在每条指令执行结束时都可能被外部中断打断

3．计算机工作的最小时间周期是( )。

A．时钟周期B．指令周期

C．CPU周期D．工作脉冲

4．采用DMA方式传递数据时，每传送一个数据就要占用( )。

A．指令周期B．时钟周期

C．机器周期D．存取周期

5．指令周期是指( )。

A．CPU从主存取出一条指令的时间

B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行这条指令的时间

D．时钟周期时间

6．指令( )从主存中读出。

A．总是根据程序计数器

B．有时根据程序计数器．有时根据转移指令

C．根据地址寄存器

D．有时根据程序计数器，有时根据地址寄存器

7．在取指操作后，程序计数器中存放的是( )。

A．当前指令的地址B．程序中指令的数量

C．已执行的指令数量D．下一条指令的地址

8．以下叙述中错误的是( )。

A．指令周期的第一个操作是取指令

B．为了进行取指操作，控制器需要得到相应的指令

C．取指操作是控制器自动进行的

D．指令执行时有些操作是相同或相似的

9．指令周期由一个到几个机器周期组成，在第一个机器周期是( )。

A．从主存中取出指令字B．从主存中取出指令操作码

C．从主存中取出指令地址码D．从主存中取出指令的地址

10．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由( )．来确定。

A．指令周期B．存取周期

C．间址周期D．中断周期

11．以下有关机器周期的叙述中，错误的是( )。

A．通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期

B．一个指令周期通常包含多个机器周期

C．不同的指令周期所包含的机器周期数可能不同

D．每个指令周期都包含一个中断响应机器周期

12．下列说法中，合理的是( )。

A．执行各条指令的机器周期数相同，各机器周期的长度均匀

B．执行各条指令的机器周期数相同，各机器周期的长度可变

C．执行各条指令的机器周期数可变，各机器周期的长度均匀

D．执行各条指令的机器周期数可变，各机器周期的长度可变

13．以下关于间址周期的描述中正确的是( )。

A．所有指令的间址操作都是相同的

B．凡是存储器间接寻址的指令，它们的操作都是相同的

C．对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的

D．都不对

14．CPU响应中断的时间是( )。

A．一条指令执行结束B．I/O设备提出中断

C．取指周期结束D．指令周期结束

15．以下叙述中，错误的是( )。

A．取指操作是控制器固有的功能，不需要在操作码控制下完成

B．所有指令的取指操作是相同的

C．在指令长度相同的情况下，所有指令的取指操作是相同的

D．中断周期是在指令执行完成后出现的

16．( )可区分存储单元中存放的是指令还是数据。

A．控制器B．运算器

C．存储器D．数据通路

17．下列说法正确的是( )。

Ⅰ．指令字长等于机器字长的前提下，取指周期等于机器周期

Ⅱ，指令字长等于存储字长的前提下，取指周期等于机器周期

Ⅲ．指令字长和机器字长的长度没有任何关系

Ⅳ．为了硬件设计方便．指令字长都和存储字长一样大

A．Ⅱ、ⅢB．Ⅱ、Ⅲ、Ⅳ

C．Ⅰ、Ⅲ、ⅣD．Ⅰ、Ⅳ

二、综合应用题

1．指令和数据都存于存储器中，CPU如何区分它们？

2．中断周期的前、后各是CPU的什么工作周期？

5.3.2 习题精选

一、单项选择题

1．下列不属于CPU内部数据通路结构的是( )。

A．单总线结构 B.多总线结构

C．部件内总线结构D．专用数据通路结构

2．在单总线的CPU中( )。

A. ALU的两个输入端及输出端都可与总线相连

B．ALU的两个输入端可与总线相连，但输出端需通过暂存器与总线相连

C．ALU的一个输入端可与总线相连，其输出端也可与总线相连

D. ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连

3．采用CPU总线结构的数据通路与不采用CPU内部总线的数据通路相比( )。

A.前者性能较高

B.后者的数据冲突问题较严重

C．前者的硬件量大，实现难度高 D.以上说法都不对

4．CPU的读／写控制信号的作用是( )。

A.决定数据总线上的数据流方向B．控制存储器操作的读，写类型

C．控制流入、流出存储器信息的方向 D.以上都是

二、综合应用题

1．【2009年联考真题】

某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图5-8所示。图中所有控制信号为1时表示有效，为O时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR．MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1),R0”的功能为(R0)+((Rl))→(Rl)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

表5-1给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

2．某计算机的数据通路结构如图5-9所示，写出实现ADD R1，(R2)的微操作序列（含取指令及确定后继指令地址）。

3．设CPU内部结构如图5-8所示，此外还设有B、C、D、E、H、L等6个寄存器（图中未画出）．它们各自的输入和输出端部与内部总线相通，并分别受控制信号控制（如Bin为寄存器B的输入控制；Bout为寄存器B的输出控制），假设ALU的结果直接送入Z寄存器中。要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。

ADD B,C (B)+(C) →B

SUB A,H (AC)-(H) →AC

5．图5-11是一个简化了的CPU与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR)，各部件及其之间的连

线表示数据通路，箭头表示信息传递方向。

要求：

1)请写出图中a、b、c、d4个寄存器的名称。

2)简述图中取指令的数据通路。

3)简述数据在运算器和主存之间进行存／取访问的数据通路。

4)简述完成指令LDA X的数据通路（X为主存地址，LDA的功能为(X) →ACC)。

5)简述完成指令ADDY的数据通路(Y为主存地址．ADD的功能为(ACC)+(Y) →ACC）。

6)简述完成指令STA Z的数据通路(Z为主存地址，STA的功能为(ACC) →Z)；

6．某机主要功能部件如图5-12所示，其中M为主存，MBR为主存数据寄存器，MAR为主存地址寄存器，IR为指令寄存器，PC为程序计数器（并假设当前指令地址在PC中),R0～R3为通用寄存器，C、D为暂存器，

1)请补充各部件之问的主要连接线（总线自己画），并注明数据流动方向。

2)画出“ADD (R1)，（R2）+”指令周期流程图。该指令的含义是进行求和运算，

源操作数地址在R1中，目标操作数寻址方式为自增型寄存器间接寻址方式（先取地址后加1）．并将相加结果写回R2寄存器中。

6．已知单总线计算机结构如图5-13所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LA TCH为暂存器。假设指令地址已存在于PC中，请给出ADD X，D指令周期信息流程和相应的控制信号。

说明：

1) ADD X，D指令字中X为变址寄存器XR，D为形式地址。

2)寄存器的输入／输出均采用控制信号控制，如PC i表示PC的输入控制信号．MDR0表示MDR的输出控制信号。

3)凡是需要经过总线的传送，都需要注明，如(PC) →MAR，相应的控制信号为PC0和MAR i。

5.4.2 习题精选

一、单项选择题

1．【2009年计算机联考真题】

相对于微程序控制器，硬布线控制器的特点是( )。

A.指令执行速度慢，指令功能的修改和扩展容易

B．指令执行速度慢，指令功能的修改和扩展难

C．指令执行速度快，指令功能的修改和扩展容易

D.指令执行速度快，指令功能的修改和扩展难

2．取指令操作( )。

A.受到上一条指令的操作码控制

B.受到当前指令的操作码控制

C．受到下一条指令的操作码控制

D.是控制器固有的功能，不需要在操作码控制下进行

3．在组台逻辑控制器中，微操作控制信号的形成主要与( )信号有关。

A.指令操作码和地址码B．指令译码信号和时钟

C．操作码和条件码 D.状态信息和条件

4．微程序控制器中，形成微程序入口地址的是( )。

A．机器指令的地址码字段B．微指令的微地址码字段

C．机器指令的操作码字段 D.微指令的微操作码字段

5．下列不属于微指令结构设计所追求的目标是( )。

A．提高微程序的执行速度 B.提供微程序设计的灵活性

C．缩短微指令的长度 D.增大控制存储器的容量

6．微程序控制器的速度比硬布线控制器慢，主要是因为( )。

A．增加了从磁盘存储器读取微指令的时间

B．增加了从主存读取微指令的时间

C．增加了从指令寄存器读取微指令的时间

D．增加了从控制存储器读取微指令的时间

7．以下说法正确的是( )。

A．采用微程序控制器是为了提高速度

B．控制存储器采用高速RAM电路组成

C．为指令计数器决定指令执行顺序

D.一条微指令存放在控制器的一个单元中

8．硬布线控制器与微程序控制器相比( )。

A.硬布线控制器的时序系统比较简单

B．微程序控制器的时序系统比较简单

C．两者的时序系统复杂程度相同

D.可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单9．微程序控制器中，控制部件向执行部件发出的某个控制信号称为( )。

A.微程序B．微指令C．微操作 D.微命令

10.在微程序控制器中，机器指令与微指令的关系是( )。

A．每一条机器指令由一条微指令来执行

B．每一条机器指令由若干微指令组成的微程序来解释执行

C．若干条机器指令组成的程序可由一个微程序来执行

D.每一条机器指令由若干微程序执行

11.微指令格式分为水平型和垂直型，水平型微指令的位数(①)．用它编写的微程序(②)。A．较少B．较多

C．较长D．较短

12.水平型微指令与垂直型微指令相比( )。

A．前者一次只能完成一个操作B．后者一次只能完成一个操作

C．两者都是一次只能完成一个操作 D.两者都能一次完成多个操作

13.某计算机指令系统共有101种操作，采用微程序控制方式时，控制存储器中相应有( )个微程序。

A．101 B．l02

C．103 D．104

14.兼容性微命令指几个微命令是( )。

A.可以同时出现的B．可以相继出现的

C-可以相互代替的 D.可以相处容错的

15．在微程序控制方式中，以下说法正确的是( )。

Ⅰ．采用微程序控制器的处理器称为微处理器

Ⅱ．每一条机器指令由一段微程序来解释执行

Ⅲ．在微指令的编码中，效率最低的是直接编码方式

Ⅳ．水平型微指令能充分利用数据通路的并行结构

A. Ⅰ、Ⅱ

B.Ⅱ、Ⅳ

C. Ⅰ、Ⅲ

D.Ⅲ、Ⅳ

16.下列说法正确的是( )。

Ⅰ．微程序控制方式和硬布线方式相比较，前者可以使指令的执行速度更快

Ⅱ．若采用微程序控制方式，则可用LiPC取代PC

Ⅲ．控制存储器可以用ROM实现

Ⅳ．指令周期也称为CPU周期

A. Ⅰ、ⅢB．Ⅱ、Ⅲ C.只有Ⅲ D. Ⅰ、Ⅲ、Ⅳ

17．通常情况下，微指令的周期对应一个( )。

A.指令周期

B.主频周期

C.机器周期D．工作周期

18．下列部件中属于控制部件的是( )。

Ⅰ．指令寄存器Ⅱ．操作控制器

Ⅲ．程序计数器Ⅳ，状态条件寄存器

A．Ⅰ、Ⅲ、ⅣB．Ⅰ、Ⅱ、Ⅲ

C．Ⅰ、Ⅱ、ⅣD．Ⅰ、Ⅱ、Ⅲ、Ⅳ

19.下例部件中属于执行部件的是( )。

Ⅰ．控制器Ⅱ．存储器．

Ⅲ．运算器Ⅳ．外围设备

A．Ⅰ，Ⅲ、Ⅳ B. Ⅱ、Ⅲ、Ⅳ

C．Ⅱ、Ⅳ D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

二、综合应用题

1．若某机主频为200MHz，每个指令周期平均为2.5CPU周期，每个CPU周期平均包括2个主频周期，问：

1)该机平均指令执行速度为多少MIPS?

2)若主频不变，但每条指令平均包括5个CPU周期，每个CPU周期又包含4个主频周期，平均指令执行速度又为多少MIPS?

3)由此可得出什么结论？

2．1)若存储器容量为64Kx32位，指出主机中各寄存器的位数。

2)写出硬布线控制器完成STA X（X为主存地址）指令发出的全部微操作命令及节拍安排。

3)若采用微程序控制，还需增加哪些微操作7

3．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。己知微指令长度为32位，请估算控制存储器CM容量。

4．某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有28个微命令，6个互斥的可判定的外部条件，控制存储器的容量为512x40位。试设计其微指令的格式，并说明理由。

5．某机共有52个微操作控制信号，构成5个相斥类的微命令组，各组分别包含5、8、2、13、22个微命令。己知可判定的外部条件有两个，微指令字长28位。

1)按水平型微指令格式设计微指令，要求微指令的下地址字段直接给出后继微指令地址。

2)指出控制存储器的容量。

6．设CPU中各部件及其相互连接关系如图5-22所示，其中，W是写控制标志；R是读控制标志；R1、R2是暂存器。

1)写出指令ADD#a（#为立即寻址特征，隐含的操作数在ACC寄存器中）在执行阶段所完成的微操作命令及节拍安排。

2)假设要求在取指周期实现PC+1—PC，且由ALU完成此操作（ALU可以对它的一个源操作数完成加l的运算）。以最少的节拍写出取指周期全部微操作命令及节拍安排。

5.5.2 习题精选

一、单项选择题

1．【2010计算机联考真题】

下列不会引起指令流水线阻塞的是( )。

A.数据旁路

B．数据相关

C．条件转移

D.资源冲突

2．某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段

的缓存时间）分别为90ns、80ns、70ns、和60ns，则该计算机的CPU时钟周期至少是( )。A．90ns B. 80ns

C．70ns D．60ns

3．下列描述流水CPU基本概念正确的句子是( )。

A.流水CPU是以空间并行性为原理构造的处理器

B．流水CPU 一定是RISC机器

C．流水CPU 一定是多媒体CPU

D．流水CPU是一种非常经济而实用的时间并行技术

4．下列关于超标量流水线不正确的是( )。

A.在一个时钟周期内一条流水线可执行一条以上的指令

B．一条指令分为多段指令来由不同电路单元完成

C．超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空问换取时间

D.超标量流水线是指运算操作并行

5．下列关于动态流水线正确的是( )。

A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另-些段却正在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂

B．动态流水线是指运算操作并行

C．动态流水线是指指令步骤并行

D．动态流水线是指程序步骤并行

6．流水CPU是由一系列叫做“段”的处理线路组成的。和具有m个并行部件的CPU相比，一个m段流水线CPU( )。

A.具有同等水平的吞吐能力B．不具备同等水平的吞吐能力

C．吞吐能力大于前者的吞吐能力 D.吞吐能力小于前者的吞吐能力

7．设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为Δt，若采用常规标量单流水线处理机（即处理机的度为1）．连续执行12条指令，共需( )。

A. 12Δt

B. 14Δt

C.16Δt

D. 18Δt

8．若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需( )。

A. 3Δt B．5Δt C．7Δt D．9Δt

9．设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t提取=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需( )。

A. 163ns

B.183ns C- 193ns D.203ns

1O.设指令由取指、分析、执行3个予部件完成，并且每个子部件的时间均为t，若采用常规标量单流水线处理机，连续执行8条指令，则该流水线的加速比为( )。

A．3 B．2 C．3,4 D．2.4

11.指令流水线中出现数据相关时流水线将受阻，( )可解决数据相关问题。

A.增加硬件资源B．采用旁路技术

C．采用分支预测技术 D.以上都可以

12．关于流水线技术的说法，错误的是( )。

A.超标量技术需要配置多个动能部件和指令译码电路等

B．与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求

C．流水线按序流动时，在RAW、WAR和WAW中，只可能出现RAW相关

D．超流水线技术相当于将流水线再分段，从而提高每个周期内功能部件的使用次数

二、综合应用题

1．现有四级流水线，分别完成取指令、指令译码并取数、运算、回写四步操作，现假设完成各部操作的时问依次为l00ns、l00ns、80ns和50ns。试问：

1)流水线的操作周期应设计为多少？

2)试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分析第二挑指令要推迟多少时间进行才不会出错。

3)如果在硬件设计上加以改进，至少需要推迟多少时间？

2．假设指令流水线分为取指(IF)、译码（ID）、执行(EX)、回写(WB)4个过程，共有10条指令连续输入此流水线。

1)画出指令周期流程图。

2)画出非流水线时空图。

3)碗出流水线时空图。

4)假设时钟周期为100ns．求流水线的实际吞吐量（单位时间执行完毕的指令数）。

3．流水线中有3类数据相关冲突：写后读( RA W)相关；读后写(WAR)相关：写后写(WRW）相关。判断以下3组指令各存在哪种类型的数据相关。

第一组I1 ADD R1，R2．R3 (R2+R3) →R1

I2 SUB R4, R1, R5 (R1-R5) →R4

第二组I3 STA M(x)，R3 (R3)-M(x)，M(x)是存储器单元

I4 ADD R3, R4, R5 (R4+R5) →R3

第三组I5 MUL R3，Rl．R2 (Rl) ×(R2) →R3

I6 ADD R3, R4, R5 (R4+R5) →R3

4．某台单流水线多操作部件处理机，包含有取指、译码、执行3个功能段，在该机上执行以下程序。取指和译码功能段各需要1个时钟周期．MOV操作需要两个时钟周期，ADD操作需要3个时钟周期，MUL操作需要4个时钟周期，每个操作都是在第一个时钟周期接收数据，在最后一个时钟周期把结果写入通用寄存器。

K: MOV Rl．R0 (R0) →Rl

K+1: MUL R0,Rl,R2 (Rl) ×(R2) →R0

K+2: ADD R0, R2,R3 (R2)+(R3) →R0

1)画出流水线功能段结构图。

2)面出指令执行进程流水线的时空图。

答案与解析

5.1.2 习题精选

一、单项选择题

1．C

无符号整数比较A>B的情况，bgt指令会将两个无符号数进行比较，也就是将A和B相减。A-B无进位／借位，也不为0（为0时表示两数相同)，故而CF和ZF均为0，选C。

2．B

汇编语言程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。

3．C

控制器由程序计数器(PC)、指令寄存器(IR)、存储器地址寄存器(MAR)、存储器数据寄存器(MDR)、指令译码器、时序电路和微操作信号发生器组成，程序状态字寄存器(PSW)属于运算器的组成部分。

4．D

存放指令的寄存器是指令寄存器，存放程序状态字的寄存器是程序状态字寄存器，通用寄存器并不一定本身具有计数和移位功能：

5．A

指令寄存器用于存放当前正在执行的指令。

6．B

程序计数器用于存放下一条指令在主存中的地址，具有自增功能。

7．B

指令寄存器用于存放当前正在执行的指令：程序计数器用于指示欲执行指令的地址；地址寄存器用于暂存指令或数据的地址；程序状态字寄存器用于保存系统的运行状态。条件转移指令执行时，需对程序状态字寄存器的内容进行测试，判断是否满足转移条件。

8．B

数据总线的位数与处理器的位数相同，也就表示了CPU 一次能处理的数据的位数，即CPU 的位数。

9．C

指令寄存器中存放当前执行的指令，不需要用户的任何干预，所以对用户是透明的。

1O．B

控制器是计算机中处理指令的部件，包含程序计数器。

1 1．C

当执行到转移指令时，对于无条件转移或调用、返叵}等指令，则PC的值直接修改为目标指令地址；对于条件转移（分支）指令，则必须根据前面指令或当前指令执行的结果标志，确定是把转移目标地址还是把下条指令地址送到PC。所以转移指令时，PC的值并不总是直接修改为转移目标指令的地址。当顺序执行（非转移指令）时，通过对PC加“1”来使PC 指向下一条顺序执行的指令，这里的“1”是指一条指令的长度，即当前指令占用的内存单元个数。现代计算机一般都采用字节编址方式，所以，实际上PC应该加上当前指令的字节个数。

12．B

取指周期结束后，PC值自动加l：执行周期中，PC值修改为要跳转到的地址，故在这个指令周期内，PC值被修改两次。

13．A

程序计数器的内容为指令在主存中的地址，所以程序计数器的位数与存储器地址的位数相等，而存储器地址取决于存储器的容量。

14．C

指令寄存器中保存当前正在执行的指令，所以其位数取决于指令字长。

15．C

通用寄存器用于存放操作数和各种地址信息等，其位数与机器字长相等，这样便于操作控制。16．B

通用寄存器供用户自由编程，可以存放数据和地址。而指令寄存器是专门用于存放指令的寄存器，是专用的，不能由通用寄存器代替。

17.D

程序状态字寄存器用于存敝程序状态字，而程序状态字的各位表征程序和机器运行状态，如含有进位标志C、结果为零标志Z等。

1 8．C

累加器内容可以作为源操作数，也可以暂时存放ALU运算的结果信息。

19.D

程序状态字寄存器用于保留算术、逻辑运算及测试指令的结果状态。

20．C

控制器的功能是取指令、分析指令和执行指令，答题时应考虑全面。

21．B

指令包括操作码宇段和地址码字段，但指令译码器仅对操作码字段进行译码，借以确定指令的操作功能。

22．C

地址译码器是主存等存储器的组成部分，其作用是根据输入的地址码唯一选定一个存储单元，它不是CPU的组成部分。

23．A

地址译码器位于存储器．Ⅰ正确：程序计数器中存放的是欲执行指令的地址，Ⅱ错误；程序计数器决定程序的执行顺序，Ⅲ正确：程序状态字寄存器对用户不透明，Ⅳ错误；

24．B

间址周期的作用是取操作数的有效地址，故间址周期结束后，MDR中的内容为操作数地址。

二、综合应用题

解答：

CPU中专用寄存器有程序计数器(PC)、指令寄存器（IR）、存储器数据寄存器(MDR)、存储器地址寄存器( MAR)和程序状态字寄存器(PSW)。

5.2.2 习题精选

一、单项选择题

1．C

冯·诺依曼计算机根据指令周期的不同阶段来区分从存储器取出的是指令还是数据，取指周期取出的是指令，执行周期取出的是数据。

2．C

A中，不采用Cache和指令预取技术，则每个指令周期至少访存一次，以取出指令。B中，每个指令至少包含取指周期，因此一定大于或等于一个CPU时钟周期。D中，机器处于“开中断”状态，在每条指令结束时发中断查询信号，若有中断请求，则响应中断。C中，对于任何指令，取指操作完成后，PC会自动加1，以指出下一条指令的地址。

3．A

时钟周期是计算机操作的最小单位时间，由计算机的主频确定。工作脉冲是控制器的最小时间单位，起定时触发作用。一个时钟周期有一个或几个工作脉冲。

4．D

CPU从主存中每取出并执行一条指令所需的全部时间称为指令周期；时钟周期通常称为

节拍或T周期，它是CPU操作的最基本单位；CPU周期也称为机器周期：一个机器罔期包含若干时钟周期：存取周期是指存储器进行两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间。

5．C

指令周期包括取指和执行的时间。

6．A

程序计数器用于指出下一条指令在主存中的存放地址。CPU正是根据程序计数器中的内容去主存取指令的。

7．D

在取指操作后，程序计数器中存放的是下一条指令的地址，而不是当前指令的地址。

8．B

取指操作是自动进行的，控制器不需要得到相应的指令。

9．A

指令周期的第一个机器周期是取指周期。

10．B

存储器进行一次读或写操作所需的时间称为存储器的访问时间（或读写时间），而连续启动两次独立的读或写操作（如连续的两次读操作）所需的最短时间称为存取周期。机器周期通常由存取周期确定。

11．D

在执行周期完成后，处理器会判断是否出现中断请求，只有在出现中断请求时才会进入中断周期。

12．D

机器周期是指令执行中每一步操作（如取指令、存储器读、存储器写等）所需要的时间，每个机器周期内的节拍数可以不等，故其长度是可变的。因为各种指令的功能不同，所以各指令执行时所需的机器周期数是可变的。

13．C

指令的间址有一次间址、两次间址和多次间址，它们的操作是不同的，所以选项A、B错误。存储器间址通过形式地址访存，寄存器间址通过寄存器内容访存，因此选项C正确。14．A

中断周期用于响应中断，如果有中断，则在执行周期后进入中断周期。

15．B

不同长度的指令，其取指操作可能是不同的。例如，双字指令、三字指令与单字指令的取指操作是不同的。

16．A

存储器中的数据无非是一串二进制代码，所以存储器本身无法区分是指令还是数据。而在控制器的控制，计算机在不同的阶段对存储器进行读写操作时，取出的代码也就有不同的用处。同一串代码，在取指阶段读出的二进制代码为指令，在执行阶段读出的二进制代码则可能为数据：运算器和数据通路显然不能区分。

17．A

指令字长一般都取存储字长的整数倍，如果指令字长等于存储字长的2倍，就需要两次访存，取指周期等于机器周期的2倍：如果指令字长等于存储字长，取指周期等于机器周期．故Ⅰ错。根据Ⅰ的分析可知，Ⅱ正确。指令字长取决于操作码的长度、操作数地址的长度和操作数地址的个数，与机器字长没有必然的联系。但为了硬件设计方便，指令字长一般取字节或存储字长的整数倍，故Ⅲ正确。根据Ⅲ的分析可知，指令字长一般取字节或存储字长的整数倍，而不一定都是和存储字长一样大，故Ⅳ错误。练上所述，Ⅱ、Ⅲ正确。

二、综合应用题

1．解答：

通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通过访问存储器可以将操作数取出。这样虽然指令和数据都是以二进制代码形式存放在存储器中，但CPU可以判断在取指阶段访问存储器取出的二进制代码是指令，而在执行阶段访问存储器取出的二进制代码是数据。

2．解答：

中断周期之前是执行周期，之后是取指周期。

5.3.2习题精选

一、单项选择题

1．C

对CPU而言，数据通路的基本结构有总线结构和专用数据通路结构。其中，总线结构又分

为单总线结构、双总线结构、多总线结构。

2．D

由于ALU是一个组合逻辑电路，故其运算过程中必须保持两个输入端的内容不变。又由于CPU内部采用单总线结构，故为了得到两个不同的操怍数．ALU的一个输入端与总线相连，另一个输入端需通过一个寄存器与总线相连。此外，ALU的输出端也不能直接与内部总线相连，否则其输出又会通过总线反馈到输入端，影响运算结果，故输出端需通过一个暂存器（用来暂存结果的寄存器）与总线相连。

3．D

采用CPU内部总线方式的数据通路特点：结构简单，实现容易，性能较低，存在较多的冲突现象；不采用CPU内部总线方式的数据通路特点：结构复杂，硬件最大，不易实现，性能高，基本不存在数据冲突现象。

4．D

读／写控制信号线决定了是从存储器读还是向存储器写，显然A、B、C选项都正确。

二、综合应用题

1．解答：

一条指令的执行过程通常由取指、译码和执行3个步骤完成。本题中取指用3个节拍，译码用1个节拍，执行加法运算并把结果写入主存。如何划分执行步骤，确定完成的功能以及要提供的控制信号，是本题要测试的内容。要解答这个问题，首先应看清本题中给出的部件组成情况和信息传送的路径。

要完成的功能是(R0)+((R1)) →(R1)．由题中所提供的数据通路结构图可知：

1)R0、Rl都有送自己内容到内总线的路径，控制信号分别是R0out和R1out。

2)ALU加运算，两个数据由工作寄存嚣A和内总线提供，控制信号是Add;A只接收

内总线的内容，控制信号是Ain;结果需存ACC，控制信号是ACCim: ACC的内容可送内总线，控制信号是ACCout。

3) PC可接收内总线的内容，还可增l，控制信号是PCin和PC+1。PC的内容可送内总线，控制信号是PCout。

4)指令寄存器IR可接收内总线的内容，控制信号是IRin。

5)读写存储器时，地址由MAR经AB提供．MAR只接收总线上的信息，挖制信号是MARin。

6)读存储器提供读命令MemR，并通过DB送入MDR，控制信号是MDRinE; MDR的内容可送入总线，控制信号是MDRout。

7)写存储器提供写命令MemW．数据由MDR通过DB送到存储器的数据引脚，控制信号是MDRoutE。

然后是划分执行步骤，确定每一步完成的功能以及需要提供的控制信号。这是由指令应完成的功能、计算机硬件的实际组成情况及信息传送的可用路径共同决定的，基本原则是步骤越少越好。硬件电路要能支持，可以有多种方案，解题时应参照已给出的答题格式，即5.3.2节的表5-1中的内容，但不必把表中已有的内容再抄一遍。

划分指令执行步骤，确定每一步完成的功能，给出需要提供的控制信号：

注意：“(R0)+((R1))”表示R0寄存器的内容与R1作为地址从主存中读出来的数据完成加法运算：而“→(R1)”表示把R1的内容作为主存储器的地址完成写主存操作。为防止出现误解，题中还特地对此作了文字说明。这条指令的功能是先到主存储器中取一个数，之后运算，再将结果写回主存储器。

1)执行相加运算，需把存储器中的数据读出，为此首先送地址，将R1的内容送入MAR，控制信号是Rlout和MARin。

2)启动读主存操作，读出的内容送入MDR，控制信号是MemR和MDRinE。还可同时把R0

的内容经内总线送入A．用到的控制信号是ROout和Ain。

3)执行加法运算，即A的内容与MDR的内容相加，结果保存到ACC，控制信号是MDRout、Add和ACCin。

4)要把ACC的内容写入主存，由于RI的内容已经在MAR中，地址已经有了，但需要

把写入的数据（已经在ACC中）经内总线送入MDR，控制信号是ACCout和MDRin。5)给出写主存的命令，把MDR的内容经DB送存储器的数据线引脚，执行写操作，控制信号是MDRoutE和MemW。

这几个步骤是有先后次序的，前面的完成了，下一步才可以执行，也保证了不会产生硬件线路的冲突。需注意的是，使用最为频繁的是内总线，它在任何时刻只能接收一个输入数据，并且向内总线发送信息的电路只能以三态门器件连接到内总线，5个向内总线发送信息的控制信号（ACCout、Pcout、ROout、R10ut和MDRout）最多只能有一个为1，其他4个必须全为0，或者5个全为0。

仔细看一下，发现可以把第二个步骤的操作划分为两个步骤完成，一个步骤中安排MDR 接收从存储器中读出的内容，另外—个步骤实现R0的内容送入A。这就多用了一个操作步骤，指令的执行速度会变慢。有些解题者在写存储器之前，还会再执行一次把R1的内容送入MAR，尽管无此必要，但不属于原理上的错误。

当然还可以有其他的设计方案。

解题时这些分析内容不必写出来（这里仅是希望帮助读者领会本题要测试的知识点和指令的执行过程），直接按照已给出的表格形式、提供的填写方式把设计方案填好就可以了。

注意：题目表格内容（告诉你答题的格式和答题内容的表达形式）与你答题的表格内容合在一起才是这条指令的完整执行过程，千万不要产生任何错觉。

答案一见下表。

“A←(R0)”也可和C7(ACC←(MDR)+(A))之前单列的一个时钟周期内执行。

答案二见下表。

2．解答：

实现ADD R1，(R2)的微操作序列为

PC→MAR PC→BUS,BUS-- MAR

M→MDR READ

(PC)+1→PC +l

MDR→TR MDR→BUS.BUS →IR

R1→LA Rl→BUS，BUS→LA

R2→MAR R2→BUS．BUS→MAR

M→MDR READ

MDR→LB MDR→BUS, BUS→. LB

LA+LB→MDR +，移位器--BUS，BUS→MDR

MDR→M WRITE

3．解答：

两条指令的微操作序列如下：

ADD B，C指令

(PC)→MAR PCout,MARin, Read

(PC)+I→PC +1

M(MAR) →IVfDR→.IR MDRout.IRin

B→Y Bout，Yrn

(YHC) →Z Cout, ALUin,“+”

(Z)—B Zout，Bin

SUB A，H指令

( PC) →MAR PCout,MARin, Read

(PC)+1→PC +1

M(MAR) →MDR→IR MDRoLrt, IRin

AC→Y ACouL, Yin

(Y)-(H)→Z Hout，ALUin，“一”

(Z)→AC Zout, ACin

4．解答：

指令ADD@R0，R1的功能是把R0的内容作为地址送到主存中取得一个操作数，再与R1中内容相加，最后将结果送回主存中，即实现((R0))+(Rl)一(R0）。其流程和控制信号如下：1)取指周期：公共操作。

当PCout和MARin有效时，将PC经内部总线送至MAR，即(PC)-MAR，Read。

当MemR和MARout和MDRinE有效时，主存通过数据总线将MAR所指示的单元的内容送至MDR，即M(MAR)- MDR。

当MDRout和IRin有效时，将MDR的内容送至fR，即(MDR)-IR。

指令译码，其操作字开始控制CU。

当PC+1有效时，使PC内容加1，即(PC)+1 -PC

2)间址周期：完成取数操作，被加数在主存中，加数已经放在寄存器R1中。

当R0out和MARin有效时．将R0中的地址（形式地址）送至存储器地址寄存器，即(R) →MAR。

当MemR、MARout和MDRinE有效时，主存通过数据总线将MAR所指单元的内容（有效地址）送至MDR中，即M(MAR)→MDR。

当MDRoUt和Yin有效时，将MDR中数据通过数据总线送至Y，即(MDR)→Y。

3)执行周期：完成加法运算，并将结果返回主存。

当Rlout和ALUin有效时，同时CU向ALU发ADD控制信：号，是R1的内容和Y的容相加，结果送至寄存器Z．即(R1HY)→Z。

当Zout和MDRin有效时，将运算结果送至MDR，即(Z)→MDR。

当MemW和MDRoutE有效时，向主存写入数据，即(MDR）→M(MAR)。

5．解答：

6．解答：

1）各功能部件的连接关系，以及数据通路如下图所示。

2)分析过程如下：

●取指令地址送到IR并译码。

●取源操作数和目的操怍数。

●将源操作数和目的操作数相加送到MAR，随之送到以前目的操作数在内存的地址。

●将寄存器R2的内容加1。

取指周期流程如下图所示。

计算机组成原理考研大纲

2009计算机考研大纲 Ⅰ考查目标计算机学科专业基础综合考试涵盖数据结构、计算机组成原理、操作系统和计算机网络等学科专业基础课程。要求考生比较系统地掌握上述专业基础课程的概念、基本原理和方法，能够运用所学的基本原理和基本方法分析、判断和解决有关理论问题和实际问题。 Ⅱ考试形式和试卷结构一、试卷满分及考试时间本试卷满分为150分，考试时间为180分钟二、答题方式答题方式为闭卷、笔试三、试卷内容结构数据结构45分计算机组成原理45分操作系统35分计算机网络25分四、试卷题型结构单项选择题80分（40小题，每小题2分）综合应用题70分 Ⅲ考查范围计算机组成原理【考查目标】 1. 理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。 2. 理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。 3. 能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。一、计算机系统概述（一）计算机发展历程（二）计算机系统层次结构 1. 计算机硬件的基本组成 2. 计算机软件的分类 3. 计算机的工作过程（三）计算机性能指标

吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS。二、数据的表示和运算（一）数制与编码 1. 进位计数制及其相互转换 2. 真值和机器数 3. BCD码 4. 字符与字符串 5. 校验码（二）定点数的表示和运算 1. 定点数的表示无符号数的表示；有符号数的表示。 2. 定点数的运算定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。（三）浮点数的表示和运算 1. 浮点数的表示浮点数的表示范围；IEEE754标准 2. 浮点数的加/减运算（四）算术逻辑单元ALU 1. 串行加法器和并行加法器 2. 算术逻辑单元ALU的功能和机构三、存储器层次机构（一）存储器的分类（二）存储器的层次化结构（三）半导体随机存取存储器 1. SRAM存储器的工作原理 2. DRAM存储器的工作原理（四）只读存储器（五）主存储器与CPU的连接（六）双口RAM和多模块存储器（七）高速缓冲存储器（Cache） 1. 程序访问的局部 2. Cache的基本工作原理 3. Cache和主存之间的映射方式 4. Cache中主存块的替换算法 5. Cache写策略（八）虚拟存储器 1. 虚拟存储器的基本概念 2. 页式虚拟存储器 3. 段式虚拟存储器 4. 段页式虚拟存储器

计算机组成原理考研知识点汇总

计算机组成原理考研知识点汇总一, 计算机系统概述 (一) 计算机发展历程第一台电子计算机ENIAC诞生于1946年美国宾夕法尼亚大学.ENIAC用了18000电子管,1500继电器,重30吨,占地170m2,耗电140kw,每秒计算5000次加法.冯?诺依曼(VanNeumann)首次提出存储程序概念,将数据和程序一起放在存储器,使编程更加方便.50年来,虽然对冯?诺依曼机进行很多改革,但结构变化不大,仍称冯?诺依曼机. 发展阶段时间硬件技术速度/(次/秒) 第一代1946-1957 电子管计算机时代40 000 第二代1958-1964 晶体管计算机时代200 000 第三代1965-1971 中小规模集成电路计算机时代 1 000 000 第四代1972-1977 大规模集成电路计算机时代10 000 000 第五代1978-现在超大规模集成电路计算机时代100 000 000 EDVAC(Electronic Discrete Variable Automatic Computer)电子离散变量计算机组成原理是讲硬件结构的系统结构是讲结构设计的摩尔定律微芯片上的集成管数目每3年翻两番.处理器的处理速度每18个月增长一倍. 每代芯片的成本大约为前一代芯片成本的两倍新摩尔定律全球入网量每6个月翻一番. 数学家冯·诺依曼(von Neumann)在研究EDVAC机时提出了“储存程序”的概念.以此为基础的各类计算机通称为冯·诺依曼机.它有如下特点: ①计算机由运算器,控制器,存储器,输入和输出五部分组成 ②指令和数据以同等的地位存放于存储器内,并可按地址寻访 ③指令和数据均用二进制数表示 ④指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置 ⑤指令在存储器内按顺序存放 ⑥机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成图中各部件的功能 ·运算器用来完成算术运算和逻辑运算并将的中间结果暂存在运算器内 ·存储器用来存放数据和程序 ·控制器用来控制,指挥程序和数据的输入,运行以及处理运行结果 ·输入设备用来将人们熟悉的信息转换为机器识别的信息 ·输出设备将机器运算结果转为人熟悉的信息形式

51单片机CPU内部结构框图

51单片机CPU内部结构框图 2009-07-27 13:40 从上图中我们可以看到，在虚线框内的就是CPU的内部结构了，8位的MCS-51单片机的CPU内部有数术逻辑单元ALU（Arithmetic Logic Unit）、累加器A （8位）、寄存器B（8位）、程序状态字PSW（8位）、程序计数器PC（有时也称为指令指针，即IP，16位）、地址寄存器AR（16位）、数据寄存器DR（8位）、指令寄存器IR（8位）、指令译码器ID、控制器等部件组成。 1、运算器（ALU）的主要功能 A）算术和逻辑运算，可对半字节（一个字节是8位，半个字节就是4位）和单字节数据进行操作。 B）加、减、乘、除、加1、减1、比较等算术运算。 C）与、或、异或、求补、循环等逻辑运算。 D）位处理功能（即布尔处理器）。由于ALU内部没有寄存器，参加运算的操作数，必须放在累加器A中。累加器A 也用于存放运算结果。例如：执行指令 ADD A，B 执行这条指令时，累加器A中的内容通过输入口In_1输入ALU，寄存器B通过内部数据总线经输入口In_2输入ALU，A+B的结果通过ALU的输出口Out、内部数据总线，送回到累加器A。 2、程序计数器PC

PC的作用是用来存放将要执行的指令地址，共16位，可对64K ROM直接寻址，PC低8位经P0口输出，高8位经P2口输出。也就是说，程序执行到什么地方，程序计数器PC就指到哪里，它始终是跟蹿着程序的执行。我们知道，用户程序是存放在内部的ROM中的，我们要执行程序就要从ROM中一个个字节的读出来，然后到CPU中去执行，那么ROM具体执行到哪一条呢？这就需要我们的程序计数器PC来指示。程序计数器PC具有自动加1的功能，即从存储器中读出一个字节的指令码后，PC自动加1（指向下一个存储单元）。 3、指令寄存器IR 指令寄存器的作用就是用来存放即将执行的指令代码。在这里我们先简单的了解下CPU执行指令的过程，首先由程序存储器（ROM）中读取指令代码送入到指令寄存器，经译码器译码后再由定时与控制电路发出相应的控制信号，从而完成指令的功能。关于指令在单片机内部的执行过程，我们在后面将会以另一节课来进行详细的讲解。 4、指令译码器ID 用于对送入指令寄存器中的指令进行译码，所谓译码就是把指令转变成执行此指令所需要的电信号。当指令送入译码器后，由译码器对该指令进行译码，根据译码器输出的信号，CPU控制电路定时地产生执行该指令所需的各种控制信号，使单片机正确的执行程序所需要的各种操作。 5、地址寄存器AR（16位） AR的作用是用来存放将要寻址的外部存储器单元的地址信息，指令码所在存储单元的地址编码，由程序计数器PC产生，而指令中操作数所在的存储单元地址码，由指令的操作数给定。从上图中我们可以看到，地址寄存器AR通过地址总线AB与外部存储器相连。 6、数据寄存器DR 用于存放写入外部存储器或I/O端口的数据信息。可见，数据寄存器对输出数据具有锁存功能。数据寄存器与外部数据总线DB直接相连。 7、程序状态字PSW 用于记录运算过程中的状态，如是否溢出、进位等。例如，累加器A的内容83H，执行： ADD A，#8AH ；累加器A与立即数8AH相加，并把结果存放在A中。指令后，将产生和的结果为[1]0DH，而累加器A只有8位，只能存放低8位，即0DH，元法存放结果中的最高位B8。为些，在CPU内设置一个进位标志位C，当执行加法运算出现进位时，进位标志位C为1。 8、时序部件由时钟电路和脉冲分配器组成，用于产生微操作控制部件所需的定时脉冲信号

考研计算机大纲_计算机组成原理

2011考研计算机大纲：计算机组成原理大全一、考查目标 1、理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。 2、理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。 3、能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。二、知识点解析在计算机组成原理方面，主要考查计算机系统基础知识、数据的表示和运算、存储器层次结构、指令系统、中央处理器、总线、输入输出系统。 1、计算机系统概述学习计算机组成原理之前，我们先要了解计算机的发展历程，搞清楚计算机的系统层次结构，包括计算机硬件的基本组成（五大部件的构成）、计算机软件的分类，以及计算机的基本工作过程。从体系结构上来看，有多种不同类型的计算机，那么这些不同的计算机谁好谁坏？如何评价？所以，还需要我们了解计算机性能评价指标和相关参数，包括吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS等。 2、数据的表示和运算我们日常所使用的是十进制数据，但在计算机中，除了十进制数据外，还有二进制、八进制、十六进制表示方法，我们要掌握这些进位计数制及其相互转换的方法，要搞清楚真值（实际的数值）和机器数（计算机中表示的数值）之间的关系，特别是负数的各种表示。另外，还要理解BCD码、字符与字符串的编码方法，以及数据的校验码（奇偶校验、CRC冗余校验等）。不管是哪种进制和校验方法，计算机中数据的表示有原码、反码、补码等方法，我们要搞清楚它们之间的关联与区别。在计算机中对数据进行计算，分为定点表示和浮点表示。

51单片机CPU的内部结构

51单片机CPU的内部结构在前面的课程中，我们已知道了单片机内部有一个8位的CPU，同时知道了CPU 内部包含了运算器，控制器及若干寄存器。在这节课，我们就与大家一起来讨论一下51单片机CPU的内部结构及工作原理。从上图中我们可以看到，在虚线框内的就是CPU的内部结构了，8位的MCS-51单片机的CPU内部有数术逻辑单元ALU（Arithmetic Logic Unit）、累加器A （8位）、寄存器B（8位）、程序状态字PSW（8位）、程序计数器PC（有时也称为指令指针，即IP，16位）、地址寄存器AR（16位）、数据寄存器DR（8位）、指令寄存器IR（8位）、指令译码器ID、控制器等部件组成。 1、运算器（ALU）的主要功能 A）算术和逻辑运算，可对半字节（一个字节是8位，半个字节就是4位）和单字节数据进行操作。 B）加、减、乘、除、加1、减1、比较等算术运算。 C）与、或、异或、求补、循环等逻辑运算。 D）位处理功能（即布尔处理器）。由于ALU内部没有寄存器，参加运算的操作数，必须放在累加器A中。累加器A 也用于存放运算结果。例如：执行指令 ADD A，B 执行这条指令时，累加器A中的内容通过输入口In_1输入ALU，寄存器B通过内部数据总线经输入口In_2输入ALU，A+B的结果通过ALU的输出口Out、内部

数据总线，送回到累加器A。 2、程序计数器PC PC的作用是用来存放将要执行的指令地址，共16位，可对64K ROM直接寻址，PC低8位经P0口输出，高8位经P2口输出。也就是说，程序执行到什么地方，程序计数器PC就指到哪里，它始终是跟蹿着程序的执行。我们知道，用户程序是存放在内部的ROM中的，我们要执行程序就要从ROM中一个个字节的读出来，然后到CPU中去执行，那么ROM具体执行到哪一条呢？这就需要我们的程序计数器PC来指示。程序计数器PC具有自动加1的功能，即从存储器中读出一个字节的指令码后，PC自动加1（指向下一个存储单元）。 3、指令寄存器IR 指令寄存器的作用就是用来存放即将执行的指令代码。在这里我们先简单的了解下CPU执行指令的过程，首先由程序存储器（ROM）中读取指令代码送入到指令寄存器，经译码器译码后再由定时与控制电路发出相应的控制信号，从而完成指令的功能。关于指令在单片机内部的执行过程，我们在后面将会以另一节课来进行详细的讲解。 4、指令译码器ID 用于对送入指令寄存器中的指令进行译码，所谓译码就是把指令转变成执行此指令所需要的电信号。当指令送入译码器后，由译码器对该指令进行译码，根据译码器输出的信号，CPU控制电路定时地产生执行该指令所需的各种控制信号，使单片机正确的执行程序所需要的各种操作。 5、地址寄存器AR（16位） AR的作用是用来存放将要寻址的外部存储器单元的地址信息，指令码所在存储单元的地址编码，由程序计数器PC产生，而指令中操作数所在的存储单元地址码，由指令的操作数给定。从上图中我们可以看到，地址寄存器AR通过地址总线AB与外部存储器相连。 6、数据寄存器DR 用于存放写入外部存储器或I/O端口的数据信息。可见，数据寄存器对输出数据具有锁存功能。数据寄存器与外部数据总线DB直接相连。 7、程序状态字PSW 用于记录运算过程中的状态，如是否溢出、进位等。例如，累加器A的内容83H，执行： ADD A，#8AH ；累加器A与立即数8AH相加，并把结果存放在A中。指令后，将产生和的结果为[1]0DH，而累加器A只有8位，只能存放低8位，即0DH，元法存放结果中的最高位B8。为些，在CPU内设置一个进位标志位C，当执行加法运算出现进位时，进位标志位C为1。 8、时序部件由时钟电路和脉冲分配器组成，用于产生微操作控制部件所需的定时脉冲信号在后面的课程中我们将会安排一节课来讲解这些专用的寄存器。

计算机组成原理考研真题与解析

2009年真题 1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 2.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z为int 型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别是 A.x=0000007FH，y=FFF9H，z=00000076H B.x=0000007FH，y=FFF9H，z=FFFF0076H C.x=0000007FH，y=FFF7H，z=FFFF0076H D.x=0000007FH，y=FFF7H，z=00000076H 3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位（均含2位符号位）。若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是A. 001111100010 B. 001110100010 C. 010********* D. 发生溢出

4.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是A. 0 B. 1 C. 4 D. 6 5.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是A．1，15 B．2，15 C．1，30 D．2，30 6.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后目标地址是A. 2006H B. 2007H C. 2008H D. 2009H 7.下列关于RISC的叙述中，错误的是 A. RISC普遍采用微程序控制器 B. RISC大多数指令在一个时钟周期内完成 C. RISC的内部通用寄存器数量相对CISC多

cpu的内部结构

(转)cpu的内部结构 2009-12-09 21:27 cpu的内部结构 1.算术逻辑单元ALU(Arithmetic Logic Unit) ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。 2.寄存器组 RS(Register Set或Registers) RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU 访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途。通用寄存器的数目因微处理器而异。 3.控制单元(Control Unit) 正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器 IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器 0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。它根据用

户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。 4.总线(Bus) 就像工厂中各部位之间的联系渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。直接和 CPU相连的总线可称为局部总线。其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。 CPU的工作流程由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开

[论文]CPU的内部结构与工作原理

[论文]CPU的内部结构与工作原理CPU的内部结构与工作原理 1.CPU的内部结构与工作原理 CPU是Central Processing Unit,,中央处理器的缩写，它由运算器和控制器组成，CPU的内部结构可分为控制单元，逻辑单元和存储单元三大部分。CPU的工作原理就象一个工厂对产品的加工过程:进入工厂的原料(指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储器)中，最后等着拿到市场上去卖(交由应用程序使用)。 2.CPU的相关技术参数 (1)主频主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频,外频×倍频系数。很多人以为认为CPU的主频指的是CPU运行的速度，实际上这个认识是很片面的。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力是没有直接关系的。当然，主频和实际的运算速度是有关的，但是目前还没有一个确定的公式能够实现两者之间的数值关系，而且CPU的运算速度还要看CPU 的流水线的各方面的性能指标。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU 性能表现的一个方面，而不代表CPU的整体性能。 (2)外频外频是CPU的基准频率，单位也是MHz。外频是CPU与主板之间同步运行的速度，而且目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，

在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB) 频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。 (3)前端总线(FSB)频率前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。由于数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率，即数据带宽,(总线频率×数据带宽)/8。外频与前端总线(FSB)频率的区别:前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说， 100MHz外频特指数字脉冲信号在每秒钟震荡一千万次;而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是 100MHz×64bit?8Byte/bit=800MB/s。 (4)倍频系数倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应——CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。 (5)缓存缓存是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，因此速度很快。L1 Cache(一级缓存)是CPU第一层高速缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般L1缓存的容量通常在32,256KB.

计算机组成原理往年考研选择重点及答案

计算机组成原理往年考研选择重点及答案 11. 冯?诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 12. 一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x 和z是int型，y为short型。当x=127, y=-9时，执行赋值语句z=x+y后, xyz 的值分别是 D A． X=0000007FH， y=FFF9H， z=00000076H B． X=0000007FH， y=FFF9H， z=FFFF0076H C． X=0000007FH， y=FFF7H， z=FFFF0076H D． X=0000007FH， y=FFF7H， z=00000076H 13. 浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5 位和7位（均含2位符号位）。若有两个数X=27X 29/32，丫=25X 5/8，则用浮点加法计算X+Y 的最终结果是 D A．00111 1100010 B.00111 0100010 C．01000 0010001 D. 发生溢出 14. 某计算机的Cache共有16块，采用2路组相联映射方式（即每组 2块）' 每个主存块大小为 32 字节，按字节编址。主存 129 号单元所在主存块应装入到的Cache组号是 C A．0 B.2 C.4 D.6 15. 某计算机主存容量为64KB

其中ROh区为4KB,其余为RAM区，按字节编址。现要用2K X 8位的ROM芯片和4K X 4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是 D A．1、15 B．2、15 C．1、30 D．2、 30 16. 某机器字长16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后的目标地址是 C A. 2006H B.2007H C.2008H D.2009H 17. 下列关于RISC的叙述中，错误的是 A A. RISC普遍采用微程序控制器 B. RISC大多数指令在一个时钟周期内完成 C. RISC的内部通用寄存器数量相对 CISC多 D. RISC的指令数、寻址方式和指令格式种类相对CISC少 18. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽

20092012计算机组成原理考研试题

2009-2012年计算机组成原理考研试题与答案 2009年全国研究生考试计算机统考试题—计算机组成原理部分一．单项选择题，每小题2分。 11.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（） A．指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 12.一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int 型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别是（）A．X=0000007FH，y=FFF9H，z=00000076H B．X=0000007FH，y=FFF9H，z=FFFF0076H C．X=0000007FH，y=FFF7H，z=FFFF0076H D．X=0000007FH，y=FFF7H，z=00000076H 13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是（）A．001111100010 B.001110100010 C．010********* D.发生溢出 14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（）A．0 B.2 C.4 D.6 15.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K ×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（） A．1、15B．2、15C．1、30D．2、30 16.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（） A.2006H B.2007H C.2008H D.2009H 17.下列关于RISC的叙述中，错误的是（） A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少

cpu内部结构

有关cpu内部结构悬赏分：80|解决时间：2009-5-17 11:48|提问者：九溪江南园请问哪位大侠有cpu的详细资料啊（包含很多内部细节，如控制器，运算器，寄存器，中断处理系统等等）。回答的好有高分！！谢谢！！最佳答案楼主真的是个胆大，敢于追求前沿知识的人一般人对这类问题更本就不关心（只知道电脑开机就能运行）但是常人更本无法回答只有按照书上的来了哦只有在网上去COPY了但是控制器，运算器，寄存器，中断处理系统这类是要学习了汇编语言才能解释它们CPU如何调用内存执行指令的单了解硬件是不行的必须要了解汇编语言你才能清楚计算机是怎么实现程序运行程序调用的你可以去下点电子书或者买本书来看看（推荐王爽老师的汇编语言）呵呵说多了下面是基本架构当然网上COPY的（其实这些在书上都能看到）： CPU是中央处理单元(Central Processing Unit)的缩写，它可以被简称做微处理器（Microprocessor)，不过经常被人们直接称为处理器(processor)。不要因为这些简称而忽视它的作用，CPU是计算机的核心，其重要性好比大脑对于人一样，因为它负责处理、运算计算机内部的所有数据，而主板芯片组则更像是心脏，它控制着数据的交换。CPU的种类决定了你使用的操作系统和相应的软件。CPU主要由运算器、控制器、寄存器组和内部总线等构成，是PC的核心，再配上储存器、输入/输出接口和系统总线组成为完整的PC。 CPU的基本结构、功能及参数CPU主要由运算器、控制器、寄存器组和内部总线等构成。寄存器组用于在指令执行过后存放操作数和中间数据，由运算器完成指令所规定的运算及操作。 CPU主要的性能指标有： 1.主频主频也叫时钟频率，单位是MHz（或GHz），用来表示CPU的运算、处理数据的速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一块1G的全美达处理器来做比较，它的运行效率相当于2G的Intel处理器。所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium 芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4

计算机组成原理考研考试题12

作者:日期:

研究生入学试卷十 .选择题(每小题1分，共10分 1.采用2的补码形式表示的8位二进制整数，其可表示的范围是—。 A.-127~+127 B.-2-127~+2-127 C.2-127~2+127 D.-127~+128 2.X是整数,[X]补=(0111000112 ,%的十进制真值是___。 A.456 B.454 C.227 D.228 3.采用虚拟存储器的主要目的是。 A.提高主存的存取速度 B.扩大主存的存贮空间，并能进行自动管理和调度 C.提高外存的存取速度 D.扩大外存的存贮空间 4.扩展操作码是。

A.操作码字段外辅助操作码字段的代码

B.操作码字段中用来进行指令分类的代码 C.指令格式中不同字段设置的操作码 5.操作控制器的功能是。 A.产生时序信号 B.从主存取出一条指令 C.完成指令操作码译码 D.从主存取出指令,完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令 6.流水CPU是由一系列叫做段”的处理线路所组成,和具有m个并行部件的CPU 相比，一个m段流水CPU___。 A.具备同等水平的吞吐能力 B.吞吐能力大于前者的吞吐能力 C.不具备同等水平的吞吐能力 D.吞吐能力小于前者的吞吐能力 7.在___的微型计算机中,外设可以和主存单元统一编址，因此可以不使用I/O 指令。 A.单总线 B.双总线 C.三总线

D.以上三种总线 8.具有自同步能力的记录方式是。 A..NRZO B.NRZ1 C.FM D.MFM 9.为了便于实现多级中断，保存现场信息最有效的方法是采用 A.通用奇存器 B.堆栈 C.存储器 D.外存 10.—台计算机对n个数据源进行分时取数，然后分时处理。采集数据时，使用最好。 A.堆栈缓冲区 B.一个指针的单缓冲区 C.二个指针的单缓冲区 D.n个指针的n个缓冲区二.填空题（每小题3分，共18分

考研计算机组成原理笔记

微机原理用书<微型计算机原理及接口技术>第二版裘雪红李伯成西电出版社专题一一微机的组成 P15 图1.2 1 cpu的特点: 8086 (重点) 1> cpu内有6直接指令预取队列 BIU (总线接口单元)读内存存入预取队列 EU (指令执行单元)读预取队列执行 2> 内部有四个段寄存器(20位---1M) 3> 多种模式(最大,最小) 8086可接入另外的cpu 二8086的引线最小模式P19 图2.1 (重点这个必须熟悉每个引脚什么作用必须知道) 三内部寄存器(重点必须记住其中一些指令才能读懂程序) P26 图2.4 四内存组织安字节编址没一地址存放1字节程序地址=ES*16+IP 堆栈地址=SS*16+SP 数据地址=DS/ES*16+EA 五时序 P31 图2.8 六总线形成(知道最小模式) P33 图2.11 专题二寻址方式和指令系统一寻址方式 1 决定操作数地址(知道) 1> 立即MOV AL, 05H 2> 直接MOV AL, [2000H] MOV [2000H],AL 3> 寄存器MOV AX,BX MOV DS,DX 4> 寄存器间接(稍注意) MOV BX,1000H MOV DS,BX MOV SI,2000H MOV AL,[SI] 5> 寄存器相对MOV AL,[SI+3] 6> 基址,变址偏移地址=基址地址(BX,BP)+变址地址(SI,OI) MOV AL,[SI+BX] 7> 基址,变址,相对MOV AX,-1[SI+BX] MOV [BX],BX 8> 隐含寻址二指令系统(重点编程序读程序)

1 传送MOV AL,RXYT MOV AX,SEG RXYT(把RXYT所在段地址给AX) MOV SI,OFFSET RXYT(偏移地址给SI) MOV DS,AX MOV AL,[SI] 堆栈地址POSH AX MOV AX,1000H POSH BX MOV SS,AX MOV SP,2000H POSH AX 1> SP-1→SP 2> AH→MSP 3> SP-1→SP 4> AL→SP POP BX 2 算术要背的: ADD ADC SUB SBB MUL DIV 知道的: CMP INC DEC DAA DAS BCD 3 逻辑移位循环指令(以下写出来的必须会用!) 1> AND OR XOR NOT TEST NEG MOV BL,45H MOV AL,0FH AND BL,AC 2> SAL SHL(逻辑左移相当于乘2) MOV DX,0400H SHL DX,1 (0800) SHL DX,1 (1600) 若定义MOV CL,4 (移位次数一定放在CL) 则SHL DX,CL (移位4次) SHR(逻辑右移) MOV DL,40H SHR DL,1 (20) SHR DL,1 (10H) SHR DL,1 (08H) SAR(算术右移) MOV DL,0C0H (11000000 -64) SAR DL, 1 (11100000 -32) 3> 循环(大概知道) ROL ROR RCL RCR 4 串操作指令(不考!) 5 程序控制指令(重点) JMP(无条件转移不必深究只要知道转移到哪就行)

计算机组成原理考研大纲解析

2011考研计算机大纲解析：计算机组成原理复习要领计算机考研大纲发布了，大家都非常关心各科目的变动情况，而计算机组成原理所占的分值比例非常大，所以在这里，要为大家详细解析并提供指导建议！在计算机考研专业基础课统考科目中，计算机组成原理占45分，所占分值较大。自2009年计算机专业考研专业基础课首次实行全国统考以来，这已经是第三个年头。所以考研的学子一定要一如既往的重视。一、考查目标 1、理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。 2、理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。 3、能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。二、知识点解析在计算机组成原理方面，主要考查计算机系统基础知识、数据的表示和运算、存储器层次结构、指令系统、中央处理器、总线、输入输出系统。 1、计算机系统概述学习计算机组成原理之前，我们先要了解计算机的发展历程，搞清

楚计算机的系统层次结构，包括计算机硬件的基本组成(五大部件的构成)、计算机软件的分类，以及计算机的基本工作过程。从体系结构上来看，有多种不同类型的计算机，那么这些不同的计算机谁好谁坏？如何评价？所以，还需要我们了解计算机性能评价指标和相关参数，包括吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU 执行时间；MIPS、MFLOPS等。 2、数据的表示和运算我们日常所使用的是十进制数据，但在计算机中，除了十进制数据外，还有二进制、八进制、十六进制表示方法，我们要掌握这些进位计数制及其相互转换的方法，要搞清楚真值(实际的数值)和机器数(计算机中表示的数值)之间的关系，特别是负数的各种表示。另外，还要理解BCD码、字符与字符串的编码方法，以及数据的校验码(奇偶校验、CRC冗余校验等)。不管是哪种进制和校验方法，计算机中数据的表示有原码、反码、补码等方法，我们要搞清楚它们之间的关联与区别。在计算机中对数据进行计算，分为定点表示和浮点表示。在定点数的表示和运算方面，我们要掌握定点数的表示(无符号数的表示，有符号数的表示)和定点数的运算，包括定点数的位移运算、原码定点数的加/减运算、补码定点数的加/减运算、定点数的乘/除运算、溢出概念和判别方法。在浮点数的表示和运算方面，我们要掌握浮点数的表示(浮点数的表示范围和 IEEE754标准)和浮点数的加/减运算。

2011-2013年组成原理考研真题及解答

2011年计算机组成原理真题 12?下列选项中，描述浮点数操作速度指标的是 A. MIPS B. CPI C. IPC D. MFLOPS 解答：Do MFLOPS!示每秒百万次运算。 13. float 型数据通常用IEEE 754单精度浮点数格式表示。若编译器将 float 型变量x 分配在一个32位浮点寄存器FR 仲，且x=-8.25，则FR1的内容是 A. C104 0000H B. C242 0000H C. C184 0000H D. C1C2 0000H 解答：Ao x 的二进制表示为-1000.01 = -1.000 01 X 211根据IEEE754标准隐藏最高位的 “ 1 ”，又E-127=3，所以 E=130=10000010 (2)数据存储为1位数符+8位阶码(含阶符) 0000 0000 0000 000 即 ,不米用随机存取方式的是 B. CDROM C. DRAM 解答：B 。光盘米用顺序存取方式。 15.某计算机存储器按字节编址主存地址空间大小为组成32MB 勺主存储器，则存储器地址寄存器MA 的位数至少是 A. 22位 B. 23位 C. 25位 D. 26位解答：Do 64MB 的主存地址空间，故而 MAR 的寻址范围是64M,故而是26位。而实际的主存的空间不能代表 MAR^位数。 16.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是 A.间接寻址 B.基址寻址 C.相对寻址 D.变址寻址解答：A 。间接寻址不需要寄存器，EA=(A)。基址寻址：EA=A+S 址寄存器内同; 相对寻址：EA= A+PC 内容；变址寻址：EA= A+变址寄存器内容。 17 .某机器有一个标志寄存器，其中有进位 /借位标志CF 、零标志ZF 、符号标志SF 和溢出标志OF,条件转移指令bgt (无符号整数比较大于时转移)的转移条件旦解答：C 。无符号整数比较，如A>B 则A-B 无进位/借位，也不为均为Oo 18.下列给出的指令系统特点中，有利于实现指令流水线的是 I .指令格式规整且长度一致 U.指令和数据按边界对齐存放 Load/Store 指令才能对操作数进行存储访问 A.仅I 、U B.仅 u 、n c.仅i 、n D.i 、u 、n 解答：D 。指令定长、对齐、仅Load/Store 指令访存，以上三个都是 RISC 的特征。均 +23 位尾数。故 FR1 内容为 1 10000 0010 0000 10000 1100 0001 0000 0100 0000 0000 0000 0000，即 C104000 14.下列各类存储器中, A. EPROM I D. SRAM 64M 现用4MX 8位的RAF 芯片九 CF+OF=\ B.SK + ZF = 1 aCF + SF=l Oo 故而CF 和Z in.只有

第5章中央处理器(考研组成原理)

计算机组成原理考研大纲

计算机组成原理考研知识点汇总

51单片机CPU内部结构框图

考研计算机大纲_计算机组成原理

51单片机CPU的内部结构

计算机组成原理考研真题与解析

最新计算机组成原理考研试题(七)及答案

cpu的内部结构

[论文]CPU的内部结构与工作原理

计算机组成原理往年考研选择重点及答案

20092012计算机组成原理考研试题

cpu内部结构

计算机组成原理考研考试题12

考研计算机组成原理笔记

计算机组成原理考研大纲解析

2011-2013年组成原理考研真题及解答