西安电子科技大学网教数字逻辑电路模拟题资料

西安电子科技大学网教数字逻辑电路模拟

题

模拟试题一

一、单项选择题（每题 2分，共30分）

1 、下列数中最大的数是 [ ] 。

A （ 3.1 ） H

B （ 3.1 ） D

C (3.1) O

D (11.1) B

2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。

A 00110101.0111

B 00111000.1010

C 00111000.0111

D 01101000.1010

3 、与非门的输出完成 F= , 则多余输入端 [ ] 。

A 全部接高电平

B 只需一个接高电平即可

C 全部接地电平

D 只需一个接地即可

4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。

A F=

B F=

C F=

D F=

5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。

A C

B

C ＋ C

D A +

6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。

A G=( ＋ B) ·＋·

B G=A ＋

C ＋ B ·

C G=(A ＋) · C ＋ B ·

D G=(A ) ·＋ (B+ )

7 、逻辑函数的逻辑相邻项是 [ ] 。

A A C

B A

C B

D D ABC

8 、已知输入 A 、 B 和输出 F 的波形如图所示，

其 F 与 AB 的逻辑关系为 [ ] 。

A 与非

B 或非

C 异或

D 同或

9 、下列逻辑部件属于时序电路的是 [ ] 。

A 译码器

B 触发器

C 全加器

D 移位寄存器

10 、数据选择器的功能是 [ ] 。

A 将一路输入送至多路输出

B 将输入二进制代码转换为特定信息输出

C 从多路输入选择一路输出

D 考虑低位进位的加法

11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。

A 一个变量

B 二个变量

C 三个变量

D 四个变量

12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。

A JK=1X

B JK=X0

C JK=X1

D JK=0X

13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。

A 0110 或 1011

B 1011 或 1010

C 0110 或 1110

D 1101 或 1100

14 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。

A 3 个

B 4 个

C 13 个

D 16 个

15 、 N 级触发器组成环形计数器，其进位模为 [ ] 。

A N

B 2N

C D

二、填空题（每题 2 分，共 10 分）

1. 格雷码的特征是 ________________ 。

2. F= =________________ 。

3. 偶数个 1 相异或，其结果为 ________________ 。

4. 数字电路的输出仅与当前输入有关，而与电路过去状态无关，该电路称为 ________________ 。

5. 100KH Z 输入信号输出频率 20KH Z 为该电路的分频系数为______________ 。

三、化简题（每题 10 分，共 20 分）

1. 将函数 F(ABCD)= , 约束条件 AB+AC=0 ，

2. 作出卡诺图，并在卡诺图上化简 ;

3. 写出最简与或非式 ;

4. 画出逻辑图。

5. 将函数 F(ABC)= BC ＋ BCD ＋ AC+AD+ 化简为最简的与非式。

四、分析题（每题 10 分，共 20 分）

1 、译码器电路如图。

①写出输出 F 的方程

②列出真值表

③说明功能

2.电路如图所示，分别作出(a)(b)图的状态迁移关系并说明其功能

(a) (b)

五、设计题（每题 10分，共20分）

1.用门电路设计二位二进制数的平方电路，输入二进制数B 2 B 1 ,输出四位二进制数F 3 F 2 F 1 F 0

?列出真值表

?写出方程

?画出电路

2、用JK触发器设计一个三进制加法计数器

?作出状态转换表

?求出状态方程，确定激励函数

附 74LS161,74LS194的功能表

74LS161功能表

输入输出

CP Cr LD P T D C B A Q D Q C Q B Q A X 0 X X X X X X X 0 0 0 0

1 0 X X D C B A D C B A

X 1 1 0 X X X X X 维持

1 1 X 0 X X X X 维持（进位位 O C =0 ）

X

1 1 1 1 X X X X 计数

74LS194 功能表

输入输出

Cr S 1 S 0 CP S R S L D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 X X X X X X X X X 0 0 0 0

1 X X X X X X X X X 维持

1 0 0 X X X X X X X 维持

1 0 1 A X X X X X A Q 0 Q 1 Q

2 1 1 0 X B X X X X Q 1 Q 2 Q

3 B 1 1 1 X X D 0 D 1 D 2 D 3 D 0 D 1 D 2 D 3

模拟试题二

一、单项选择题（每小题 2 分，共 30 分）

1 、下列各数中与十进制数 100 不相等的数是（）

A （ 64 ） 16 B. （ 144 ） 8

C. （ 1100100 ） 2

D. （ 0001 0100 0100 ）余 3BCD

2 、八进制数（ 30 ） 8 的 8421BCD 是（）

A. 0001 1000

B. 0010 0100

C. 0100 1011

D. 0101 1010

3 、为使或非门输出为 1 则输入（）

A. 必须全为 1

B. 必须全为 0

C. 只要有 0 即可

D. 只要有 1 即可

4 、函数与其相等的表达式是（）

A. B. C. AB D. C+AB

5 、使函数等于 0 的输入 ABC 的组合是（）

A. ABC=000

B. ABC=011

C. ABC=100

D. ABC=101

6 、四变量的最小项的逻辑相邻项是（）

A. B. C. D.

7 、函数的反函数式是（）

A.

B.

C.

D.

8 、的最简式为（）

A. B. 1

C. D. A+BDE+CDE

9 、函数的最简与非式为（）

A. B. C. D.

10 、函数的最简或非式为（）

A. B.

C. D.

11 、函数，约束条件为，其最简与或非式是（）

A. B.

C. D.

12 、用触发器组成 50 进制计数器，触发器最少级数是（）

A. 三级

B. 四级

C. 五级

D. 六级

13 、 JK 触发器由 0 1 ，其 JK 取值为（）

A. JK=X1

B. JK=X0

C. JK=1X

D. JK=0X

14 、 n 级触发器组成扭环形计数器其有效状态数为（）

A. n 个

B. 2n 个

C. 2 n

D. 2 n --2n

15 、四位移位寄存器现态为 1101 ，经过左移一位后，其次态为（）

A. 0110 或 1011

B. 0110 或 1110

C.1010 或 1011

D. 1110 或 1010

二、填空题（每小题 2 分，共 10 分）

1 、输入的数据为 11010100 如采用奇校验码，则其校验位为。

2 、异或运算经过取反运算后得运算。

3 、函数的多余项是。

4 、一个数字电路，它的输出不仅与当前输入有关，而且与电路的过去状态也有关，该电路称为电路。

5 、时钟频率 f cp =5khz 经过 5 分频后，其输出波形的频率为 hz 。。

三、分析题

?数据选择器电路如图所示

（ 1 ）、写出函数 F 的表达式；。

（ 2 ）、指出其功能。

2 、 74LS161 和 74LS194 电路如图所示。

（ 1 ）、分别列状态迁移表（或画出状态迁移图）

（ 2 ）、指出其功能。

四、设计题

1. 用三变量译码器 74LS138 和少量门电路，设计一个三变量的奇检测电路

1) 列出真值表；

2) 写出函数表达式；

3) 画出逻辑图。

2. 74LS161 设计一个起始状态为 0011 的十一进制计数器。

1) 列出状态迁移关系；

2) 画出逻辑图。

附∶相关集成电路功能表

1. 74LS161 功能表

输入输出

CP C r LD P T D C B A Q D Q C Q B Q A

X 0 X X X X X X X 0 0 0 0

1 0 X X D C B A D C B A

X 1 1 0 1 X X X X 维持

1 1 X 0 X X X X 维持（进位位 O C =0

X

1 1 1 1 X X X X 计数

2. 74LS194 功能表

输入输出

C r S 1 S 0 CP S R S L

D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3

0 X X X X X X X X X 0 0 0 0

1 X X X X X X X X X 维持

1 0 0 X X X X X X X 维持

1 0 1 A X X X X X A Q 0 Q 1 Q 2

1 1 0 X B X X X X Q 1 Q

2 Q

3 B

1 1 1 X X D 0 D 1 D

2 D 2 D 0 D 1 D 2 D 2

模拟试题三

一、单项选择题（每题 2分，共30分）

1 、下列数中最小的数是 [ ] 。

A （ 3.1 ） H

B （ 3.1 ） D

C (3.1) O

D (11.1) B

2 、（ 35.7 ） D 的 5421BCD 是 [ ] 。

A 00110101.0111

B 00111000.1010

C 00111000.0111

D 01101000.1010

3 、或非门的输出完成 F= , 则多余输入端 [ ] 。

A 全部接高电平

B 只需一个接高电平即可

C 全部接地电平

D 只需一个接地即可

4 、逻辑函数 F=AB ＋ B 的最小项标准式为 [ ] 。

A F=

B F=

C F=

D F=

5 、与 B ＋ C ＋相等的表达式为 [ ] 。

A C

B

C ＋ C

D +

6 、函数 F=(A ＋ C)(B ＋) 的对偶式是 [ ] 。

A G=( ＋ B) ·＋·

B G=A ＋

C ＋ B ·

C G=(A ＋) · C ＋ B ·

D G=(A ) ·＋ (B+ )

7 、逻辑函数 C 的逻辑相邻项是 [ ] 。

A A C

B A D

C B

D D ABC

8 、已知输入 A 、 B 和输出 F 的波形如图所示，

其 F 与 AB 的逻辑关系为 [ ] 。

A 与非

B 或非

C 异或

D 同或

9 、下列逻辑部件属于组合电路的是 [ ] 。

A 译码器

B 触发器

C 计数器

D 移位寄存器

10 、数据分配器的功能是 [ ] 。

A 将一路输入送至多路输出

B 将输入二进制代码转换为特定信息输出

C 从多路输入选择一路输出

D 考虑低位进位的加法

11 、逻辑函数用卡诺图化简时，四个逻辑相邻项合并可消去 [ ] 。

A 四个变量

B 三个变量

C 二个变量

D 一个变量

12 、 JK 触发器从 0 0, 则激励端 J 、 K 的取值为 [ ] 。

A JK=0X

B JK=X0

C JK=X1

D JK=1X

13 、移位寄存器的现态为 1101 ，经过左移一位后，其次态为 [ ] 。

A 0110 或 1011

B 1011 或 1010

C 0110 或 1110

D 1101 或 0011

14 、 4 级触发器组成计数器，其最大进位模为 [ ] 。

A 5 进制

B 10 进制

C 16 进制

D 32 进制

15 、 N 级触发器组成扭环形计数器，其进位模为 [ ] 。

A N

B 2N

C D

二、填空题（每题 2 分，共 10 分）

1. 余 3BCD 码与 8421BCD 码的关系是 ________________ 。

2. F=A =________________ 。

3. 偶数个 1 相同或，其结果为 ________________ 。

4. 时序电路的输出不仅与当前输入有关，而与电路过去状态 ________________ 。

5. 100KH Z 输入信号输出频率 25_KH Z 为该电路的分频系数为 ______________ 。

三、化简题（每题 10 分，共 20 分）

1. 将函数 F(ABCD)= , 约束条件 AB+AC=0 ，

1) 作出卡诺图，并在卡诺图上化简 ;

2) 写出最简与非式 ;

3) 画出逻辑图。

2. 将函数 F(ABC)= BC ＋ BCD ＋ AC+AD+ 化简为最简的与或非式。

四、分析题（每题 10 分，共 20 分）

1. 已知组合电路如图，分析其功能。

1) 写出函数表达式

2) 列出真值表

3) 说明功能

2. 同步时序电路如图示。

1) 写出激励方程和状态方程

2) 列出状态迁移表

3) 画出状态迁移图，说明功能

五、设计题（每题 10分，共20分）

1. 用四选一数据选择器实现函数 F=

1) 写出最小项表达式

2) 选 AC为地址，确定数据输入端Di

3) 画出电路图

2 用 74LS161组成起始态0010的十一进制计数器

1) 列出状态转换关系

2) 确定反馈预置函数

3) 画出逻辑图

附 74LS161,74LS194的功能表

74LS161功能表

输入输出

CP Cr LD P T D C B A Q D Q C Q B Q A X 0 X X X X X X X 0 0 0 0

1 0 X X D C B A D C B A

X 1 1 0 X X X X X 维持

1 1 X 0 X X X X 维持（进位位 O C =0 ）

X

1 1 1 1 X X X X 计数

74LS194 功能表

输入输出

Cr S 1 S 0 CP S R S L D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3

0 X X X X X X X X X 0 0 0 0

1 X X X X X X X X X 维持

1 0 0 X X X X X X X 维持

1 0 1 A X X X X X A Q 0 Q 1 Q

2 1 1 0 X B X X X X Q 1 Q 2 Q

3 B 1 1 1 X X D 0 D 1 D 2 D 3 D 0 D 1 D 2 D 3

数字电子技术基础试题及答案

数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 A 卷 考试形式 闭 卷 考核类型 考试 本试卷共 4 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每小题2分，共10分） 1．二进制数（1011.1001）2转换为八进制数为 (13.41) ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类： 组合逻逻辑电路 、 时序逻辑电路 。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 ，或与非表达式 为 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ V ，下触发电平U T –＝ V 。 二、化简题：（每小题10分，共20分） 1．用代数法将下面的函数化为最简与或式：F=C ·[ABD BC BD A +++(B+C)D]

2. 用卡诺图法将下列函数化简为最简与或式： F(A 、B 、C 、D)=∑m （0,2,4,5,7,13）+∑d(8,9,10,11,14,15) 三、分析题：（每小题10分，共40分） 1．试分析题1图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。 题 1图 得分 评卷人

2．74161组成的电路如题 2 图所示，分析电路，并回答以下问题： （1）画出电路的状态转换图（Q 3Q 2Q 1Q 0）； （2）说出电路的功能。（74161的功能见表） 题 2 图 …………………密……………………封…………………………装…………………订………………………线………………………

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测

出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

数字逻辑电路试题

院系： 专业班级： 学号： 姓名： 座位号： A. 4 B. 3 C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】 A. 加法器 B. 数据分配器 C. 计数器 D. 译码器 8. 下列关于门电路的使用，描述不正确的是 【 】 A. TTL 与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用 C. CMOS 或门闲置输入端应接地 D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】 A. 同时增大R 、C 值 B. 同时减小R 、C 值 C. 同比增大R 值减小C 值 D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】 A. ROM B. 动态RAM C. MUX D. 静态RAM 1. 8位D/A 转换器的理论分辨率是_____________________。 2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。 3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。 4. 图2.1所示集成计数器的模M=_____________________。 图2.1 （题2.4图） 5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。 二、填空题 （每小题2分，共20分）

6. 对于T 触发器，当T=______时，触发器处于保持状态。 7. 逻辑函数C B AB F +=的反函数F 为_____________________。 8. 5个变量的逻辑函数全部最大项有_____________________个。 9. 二进制数()20110.101110转换成十进制数是___________________。 10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。 1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ） 3. 半加器只能用于对两个1位二进制数相加。 （ ） 4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ） 5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ） 6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ） 7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ） 8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC 门的输出端可以直接相连，实现线与。 （ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。 （ ） 1. 写出图4.1所示电路表示的逻辑函数关系式； F A C B 图4.1（题4.1） F= _____________________ 2. 画出实现逻辑函数C B A ABC Y +=的门电路图； 3. 由D 触发器和与非门组成的电路如图 4.2所示，试画出Q 端的波形，设电路 初态为 0； A Q 12345CP A Q 图4.2（题4.2） 4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简 “与或”表达式。 四、综合题 （每小题5分，共20分） 三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”） （每小题1分，共10分）

数字电路基础考试题9答案

A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环

c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0

西安电子科技大学网教数字逻辑电路模拟题资料

西安电子科技大学网教数字逻辑电路模拟 题

模拟试题一 一、单项选择题（每题 2分，共30分） 1 、下列数中最大的数是 [ ] 。 A （ 3.1 ） H B （ 3.1 ） D C (3.1) O D (11.1) B 2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。 A 00110101.0111 B 00111000.1010 C 00111000.0111 D 01101000.1010 3 、与非门的输出完成 F= , 则多余输入端 [ ] 。 A 全部接高电平 B 只需一个接高电平即可 C 全部接地电平 D 只需一个接地即可 4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。 A F= B F= C F= D F= 5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。 A C B C ＋ C D A + 6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。 A G=( ＋ B) ·＋· B G=A ＋ C ＋ B · C G=(A ＋) · C ＋ B · D G=(A ) ·＋ (B+ ) 7 、逻辑函数的逻辑相邻项是 [ ] 。 A A C B A C B D D ABC

8 、已知输入 A 、 B 和输出 F 的波形如图所示， 其 F 与 AB 的逻辑关系为 [ ] 。 A 与非 B 或非 C 异或 D 同或 9 、下列逻辑部件属于时序电路的是 [ ] 。 A 译码器 B 触发器 C 全加器 D 移位寄存器 10 、数据选择器的功能是 [ ] 。 A 将一路输入送至多路输出 B 将输入二进制代码转换为特定信息输出 C 从多路输入选择一路输出 D 考虑低位进位的加法 11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。 A 一个变量 B 二个变量 C 三个变量 D 四个变量 12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。 A JK=1X B JK=X0 C JK=X1 D JK=0X 13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。 A 0110 或 1011 B 1011 或 1010 C 0110 或 1110 D 1101 或 1100 14 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。 A 3 个 B 4 个 C 13 个 D 16 个 15 、 N 级触发器组成环形计数器，其进位模为 [ ] 。 A N B 2N C D 二、填空题（每题 2 分，共 10 分） 1. 格雷码的特征是 ________________ 。 2. F= =________________ 。

数字电子技术第三章(组合逻辑电路)作业及答案

数字电子技术第三章(组合逻辑电路)作业及答案 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S 0 =1 =1 & =1

（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。

5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。

(完整word版)《数字逻辑》(第二版)

第一章 1. 什么是模拟信号什么是数字信号试举出实例。 模拟信号-----指在时间上和数值上均作连续变化的信号。例如，温度、压力、交流电压等信号。 数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或 者说是离散的，这类信号有时又称为离散信号。例如，在数 字系统中的脉冲信号、开关状态等。 2. 数字逻辑电路具有哪些主要特点 数字逻辑电路具有如下主要特点： ●电路的基本工作信号是二值信号。 ●电路中的半导体器件一般都工作在开、关状态。 ●电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低 廉、使用方便、通用性好。 ●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可 靠性好。 3. 数字逻辑电路按功能可分为哪两种类型主要区别是什么 根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。组合逻辑电路又可根据 输出端个数的多少进一步分为单输出和多输出组合逻辑电路。时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。时序逻辑电路又可根据电 路中有无统一的定时信号进一步分为同步时序逻辑电路和异 步时序逻辑电路。 4. 最简电路是否一定最佳为什么 一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能 指标和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。 5. 把下列不同进制数写成按权展开形式。 (1) 10 (3) 8 (2) 2 (4) 16 解答（1）10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2 ＋9×10-3 （2）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

数字逻辑电路期末考试卷及答案

- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题

- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz

数字电子技术基础试题与答案

数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F

2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：

（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。 图1

5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………………密……………………封…………………………装…………………订………………………线………………………

数字逻辑实验：组合逻辑电路的设计

实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制的运算规律。 实验器材 二输入四“与非”门组件3片，型号74SL00 二输入四“异或”门组件1片，型号74SL86 六门反向器门组件1片，型号74SL04 二输入四“与”门组件1片，型号74SL08 实验内容 A：一位全加/全减法器的实现 电路做加法还是做减法是由M决定的。当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。 B：舍入与检测电路设计 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。

实验前准备 ▽内容A：一位全加/全减法器的实现 ①根据全加全减器功能，可得到输入输出表如下： ②由以上做出相应的卡诺图：

③于是可得其逻辑电路图： ▽内容B：舍入与检测电路设计 ①根据舍入与检测电路功能，可得到输入输出表如下： ②由上做出相应的卡诺图：

③于是可得其逻辑电路图： 实验步骤 1.按要求预先设计好逻辑电路图； 2.按照所设计的电路图接线； 3.接线后拨动开关，观察结果并记录。

实验体会 本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。由于实验所使用的线很多，芯片的接口也多，所以一定要细心，分清楚连接芯片的输入、输出端，以免接错线。

数字电子技术基础试题和答案

一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。 二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码

(整理)《数字逻辑电路》试题2.

一、选择题（每小题1.5分） 第一章： 1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 2. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 1100 3. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001 第二章： 1. 下列公式中哪一个是错误的？ （ ） A. A A 0=+ B. A A A =+ C. B A )B A ('+'='+ D. )C A )(B A (BC A ++=+ 2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ） A. B A '' B. C B A +'+' C.ABC D. C B '+' 3. 下列函数中不等于A 的是（ ）。 A. A ＋1 B. A ＋A C. A ＋AB D. A （A ＋B ） 4. 在逻辑代数的加法运算中，1＋1＝（ ）。 A. 2 B. 1 C. 10 D. 0 5. A ⊕1＝（ ）。 A. A B. 1 C. A ' D. 0 6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 16 7. 下列函数中等于AB 的是（ ）。 A. （A ＋1）B B. （A ＋B ）B C. A ＋AB D. A （AB ） 8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75 第三章：

数字电子技术基础试题及答案

数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+

3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态

时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出:

①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4

数字电路 组合逻辑电路设计 实验报告

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。

测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表

A B C 0 0 1 0 1 1 1 0 1 1 1 0 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。 仿真示意

数字电子技术第四章组合逻辑电路

第四章组合逻辑电路 4.1概述 1、数字电路种类：逻辑电路根据输岀信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。 2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定，而与该电路在此输入信号之前所具有的状态无关。从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。 3、电路结构框图 组合电路的一般电路结构如右图所示。可用如下表达式裏示： X n-P X n） 点. | i 1）电路由逻辑门构成，不含记忆元件. 2）输出卷反馈到输入的回路（不含反馈元 件）所以输出与电路原来状态无关时序电路（以 后祥细讨论）某一时刻电路的输岀状态不仅取决 于该时刻电路的输入信号,还与该电路在此输入 信号之前所具有的状态有关。组逻电合辑路 X千― n-1 X n 组合电路有两类问题：7?给定电路，分析其功能。

4.2组合逻辑电路的分析方法与设计方法 421组合电路的分析方法 一、分析步骤： 1、由已知的逻辑图，写出相应的逻辑函数式； 2、对函数式进行化简； 3、根据化简后的函数式列真值表； 4、找出其逻辑功能； 5、评价与改进。（评价给定的逻辑电路是否经济、合理。）设计步骤用框图表示如下:

A?B (A^)C i+AB C (A^B)C f +AB = (A^B)C i +AB 一位二进制加法器。 A 为被加数， B 为加数, C,为低位的进位数。 S 为本位之和， C 。是本位向高位的进 位数。 ? 真值表 A^B 0 0 7 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 s (A?B)C Z 0 0 1 0 1 0 0 1 1 0 0 1 0 1 A?B?C. AB T" 0 0 0 0 0 0 0 0 1 0 1 Co P 0 0

数字电路基础试题及答案

陕西理工学院成教学生考试试卷姓名：年级：专业： 科目：数字电路学历层次： 一、填空：（２５分） １、（10110）2=( )10=( ) 16 ( 28 ) 10=( ) 2 =( ) 16 （56） 10=（） 8421BCD ２、最基本的门电路是：、、。３、有N个变量组成的最小项有个。 4、基本RS触发器的特征方程为_______ ,约束条件是__. 5、若存储器的容量是256×4 RAM,该RAM有 ___存储单元，有字，字长 _____位，地址线根。 6、用N位移位寄存器构成的扭环形计数器的模是________. 7、若令JK触发器的J=K=T则构成的触发器为_______. 7、如图所示，Y= 。9、如图所示逻辑电路的输出Y= 。 10、已知 Y=D AC BC B A+ +，则 Y= ， Ｙ／＝。 11、组合逻辑电路的特点是_________、___________;与组合逻辑 电路相比，时序逻辑电路的输出不仅仅取决于此刻 的_______;还与电路有关。 二、化简(20分) １、公式化简 （１）Ｙ＝ABC ABC BC BC A ++++ （２）Y ABC A B C =+++ 2、用卡诺图法化简下列逻辑函数 （1）Y BCD BC ACD ABD =+++ — — 下 — — — — — — — — — — 装 — — — — — — — — — — 订 — — — — — — — — — — 线 — — — — — — — — — — —

（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d Y =∑+∑ 三、设下列各触发器初始状态为0，试画出在CP 作用下触发器的输出波 形(10分 ) 四、用74LS161四位二进制计数器实现十进制计数器。（15分） 五、试分析如图电路的逻辑功能,设各触发器的初始状态为0。(15分) r C Q A 、Q B 、Q C 、Q A 、B 、C 、 D ：数 P 、T ：计数选通端r C ：异步复位端CP ：时钟控制输入D L ：同步并置数 C ：位输出端；

第1章 数字逻辑基础

第1 章数字逻辑基础 部分习题解答 1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。要求二进制数保留小数点后4位有效数字。 （1）（19）D ；（2）（37.656）D ；（3）（0.3569）D 解： （19）D＝（10011）B＝（23）O＝（13）H （37.656）D＝（100101.1010）B＝（45.5176）O＝（25.A7E）H （0.3569）D＝（0.01011）B＝（0.266）O＝（0.5B）H 1.4 将下列八进制数转换成等值的二进制数。 （1）（137）O ；（2）（36.452）O ；（3）（0.1436）O 解： （137）O＝（1 011 111）B （36.452）O＝（11110. 10010101）B （0.1436）O＝（0.001 100 011 11）B 1.5 将下列十六进制数转换成等值的二进制数。 （1）（1E7.2C）H ；（2）（36A.45D）H ；（3）（0.B4F6）H 解： （1E7.2C）H＝（1 1110 0111.0010 11）B （36A.45D）H＝（11 0110 1010. 0100 0101 1101）B （0.B4F6）H＝（0.1011 0100 1111 011）B 1.6 求下列BCD码代表的十进制数。 （1）（1000011000110101.10010111）8421BCD ； （2）（1011011011000101.10010111）余3 BCD ； （3）（1110110101000011.11011011）2421BCD； （4）（1010101110001011.10010011）5421BCD ； 解： （1000 0110 0011 0101.1001 0111）8421BCD＝（8635.97）D （1011 0110 1100 0101.1001 0111）余3 BCD ＝（839.24）D （1110 1101 0100 0011.1101 1011）2421BCD＝（8743.75）D （1010 1011 1000 1011.1001 0011）5421BCD＝（7858.63）D 1.7 试完成下列代码转换。 （1）（1110110101000011.11011011）2421BCD = （？）余3 BCD （2）（1010101110001011.10010011）5421BCD= （？）8421BCD

吉大11春学期数字逻辑电路复习题(专科_含答案)

吉大11春学期《数字逻辑电路》复习题 1、数制与编码 （-21）10 =（979 ）10补 （78.8）16=（ 120.05 ）10 （0.375）10=（ 0.011 ）2 （-395）10 =（ ）9补 （65634.21）8=（ 6B9C.44 ）16 （121.02）16=（10201.0012 ）4 （49）10 =（ 110001 ）2=（ 31 ）16 （-1011）2 =（ 10100 ）反码=（ 10101 ）补码 如果用奇校验传送的数据部分为0111001，则所加校验位应为（ 1 ）。 2、化简逻辑函数F （A 、B 、C 、D ）=∏M （0、2、5、7、8、10、1 3、15）。 答：ˉB ˉD+BD 3、说明同步时序逻辑电路的分析步骤。 ①、写出方程式 ⑤、画状态转换图 ②、写驱动方程 ⑥、画时序波形图 ③、写状态方程 ⑦、分析其功能 ④、填状态方程表 ⑧、检查自启动 4、说明什么是组合逻辑电路。 对于数字逻辑电路，当其任意时刻的稳定输出仅仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路。 5、说明什么是Moore 型时序逻辑电路。 若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore 型时序逻辑电路。 6、完成下列代码之间的转换： （1）（0101 1011 1101 0111.0111）8421BCD ＝（ 5997.7 ）10； （2）（359.25）10＝（ 0110 1000 1100.01011 ）余3； （3）（10101）余3＝（ 0111 0000 0110 0010 ）8421BCD 。 7、试写出下列二进制数的典型Gray 码：101010，10111011。 答：典型格雷码的编码规则为： 1n n i i i G B G B B +=??=⊕? 101010的Gray 码是：111111 10111011的Gray 码是：11100110 8、化简逻辑函数F （A 、B 、C 、D ）=∑m （3、4、10、11、12、13、14、15） 答：-A-BD+ABC+CD+AC

数字电路基础试题及答案2

《数字电路》试卷二 一、填空：（20分） 1、（1001101）2=（）10=（）8=（ ）16；（27）10=（）8421BCD 。 2、客观事物的最基本的逻辑关系有____逻辑____ 逻辑和_____逻辑三种。3、函数1F AB BC =+的反演式1F =；函数2F A BC =+的对偶式 '2F =。 4、51个“1”连续进行异或运算，其结果是。 5、基本R-S 触发器的特征方程为_______；约束条件是。 6、按照逻辑功能的不同特点，数字电路可分为______________、_____________两大类。 7、J-K 触发器，当J=K=0时，触发器处于_________状态；J=0、K=1时，触发器状态为________；K=0、 J=1时，触发器状态为_________；J=K=1时，触发器状态__________。 8、某中规模寄存器内有3个触发器，用它构成的扭环型计数器模长为；构成最长模计数器模长为。 二、化简：（20分） 1、用公式法化简下列逻辑函数。1)()F A B AB AB AB =?+2)F AB AD BD BCE =+++2、用卡诺图法化简下列逻辑函数。 1)F m =?(0,2,3,4,8,10,11)

2)F m +?(2,3,6,10,11,14) =?(0,1,4,9,12,)d 三、设计一个三变量判偶电路，当输入变量A，B，C中有偶数个1时，其输出为1；否则输出为0。并用3/8线译码器(74LS138)和适当门电路实现。（16分） 四、如下图所示维持阻塞D触发器，设初态为0。根据CP脉冲及A输入波形画出Q波形。（8分）

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。