课程设计任务书

EDA技术与应用课程设计安排

1.一个人一组;

2.共3个项目,每个项目选题人数<=12;

3.第六周：选题;搜集资料;熟悉QUARTUSII环境下EDA实验步骤和

测试过程;针对各自的选题,画出HDL程序设计的RTL图。

4.第七周：星期二8：00开始，到信息楼408（EDA实验室）开始编

程。（要求带上HDL程序设计教材！）

吴亚联老师，131******** 分组：

数字式竞赛抢答器：陈影、张澜、游智雄、黄俊、郭慕文、徐丹峰、胡斌涛、廖少翔、刘彬、肖峰、蔡续杰

交通信号控制器：张鸽、郭庆荣、乔佩佩、钟声、周浩、朱敏峰、周明俊、李文浩、廖海鹰、肖博扬、邓崴

数字钟：费华丽、祝倩文、谢艳容、孙娜、赵德亮、顾峰、李锋、魏志刚、陶佰威、夏才双、魏秋林、张越崎

交通信号控制器的VHDL 设计

1、设计任务及要求：

设计任务：模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED 作为交通信号灯，设计一个交通信号灯控制器。要求： （1） 交通灯从绿变红时，有4秒黄灯亮的间隔时间； （2） 交通灯红变绿是直接进行的，没有间隔时间；

（3） 主干道上的绿灯时间为40秒，支干道的绿灯时间为20秒； （4） 在任意时间，显示每个状态到该状态结束所需的时间。

主干道

图1 路口交通管理示意图

表1 交通信号灯的4种状态

设计要求：

（1） 采用VHDL 语言编写程序，并在QUARTUSII 工具平台中进行仿真，下载到EDA 实验箱

进行验证。

（2） 编写设计报告，要求包括方案选择、程序清单、调试过程、测试结果及心得体会。

（3） 设计地点：信息楼4楼EDA 实验室。

2、参考设计方案

图2 交通信号灯控制器的原理框图

3、采用VHDL语言输入的方式实现交通信号灯控制器

图3 交通信号灯控制器程序原理框图

该程序由7个进程组成，进程P1和P2将CLK信号分频后产生1秒信号，进程P3、P4、P5构成两个带有预置数功能的十进制计数器，其中P4产生允许十位计数器计数的控制信号。进程P6实现状态转换和产生状态转换的控制信号，进程P7产生次态信号和信号灯输出信号，以及每一个状态的时间值。

数字式竞赛抢答器的VHDL设计

1、设计任务及要求：

设计任务：

（1）设计一个可容纳8组参赛的数字式抢答器，每组设一个按钮，供抢答使用。

（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。

（3）设置一个主持人“复位”按钮。

（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。

扩展功能：

（5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。

设计要求：

（4）采用VHDL语言编写程序，并在QUARTUS II平台中进行仿真，下载到EDA实验箱进行验证。

（5）编写设计报告，要求包括方案选择、程序清单、调试过程、测试结果及心得体会。

（6）设计地点：信息楼4楼EDA实验室。

2、设计原理

定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分构成，主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成各选手的得分显示功能。

定时抢答器的工作过程是：接通电源时，主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯；抢答开始时，主持人将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，这时，抢答器完成以下工作：（1）优先编码器电路立即分辨出抢答者编号，并由锁存器进行锁存，然后由译码显示电路显示编号；（2）扬声器

发出短暂声响，提醒主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；（4）当选手将问题回答完毕，主持人操作计分开关，计分电路采用十进制加/减计数器、数码管显示。本轮抢答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。

数字钟的VHDL设计

1、设计任务及要求：

设计任务：设计一台能显示时、分、秒的数字钟。具体要求如下：

（1）由实验箱上的时钟信号经分频产生秒脉冲；

（2）计时计数器用24进制计时电路；

（3）可手动校时，能分别进行时、分的校正；

（4）整点报时；

选做：可设置闹时功能，当计时计到预定时间时，扬声器发出闹铃信号，闹铃时间为4s，并可提前终止闹铃。

设计要求：

（1）采用VHDL语言描述系统功能，并在QUARTUS II工具软件中进行仿真，下载到EDA实验箱进行验证。

（2）编写设计报告，要求包括方案选择、程序代码清单、调试过程、测试结果及心得体会。

（3）设计地点：信息楼4楼EDA实验室。

2、设计原理

图1 数字钟的系统框图

该系统由振荡器、分频器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。石英晶体振荡器和分频器产生整个系统的时基信号，它直接决定计时系统的精度。“秒计数器”采用六十进制计数器，每累计60秒向“分计数器”进位；“分计数器”采用六十进制计数器，每累计60分向“时计数器”进位；“时计数器”采用二十四进制计数器，按照“24翻1”规律计数。“时、分、秒”计数器的输出经译码器送显示器显示。校时电路用来当计时出现误差时

对“时、分、秒”进行校对调整。整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时。