编码器和译码器实验报告

译码器、编码器及其应用

一、实验目的

(1) 掌握中规模集成译码器的逻辑功能和使用方法；

(2) 熟悉掌握集成译码器和编码器的应用；

(3) 掌握集成译码器的扩展方法。

二、实验设备

数字电路实验箱，74LS20，74LS138。

三、实验内容

(1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示：

Figure 2

??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。

??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。

用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。

Figure 4

(2) 利用3-8译码器74LS138和与非门74LS20实现函数：

??

四输入与非门74LS20的管脚图如下：

对函数表达式进行化简：

??

?? A ?

???????????

????

按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。

Figure 6

(3) 用两片74LS138组成4-16线译码器。

因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。

而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器

进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）：

Figure 8

四、实验结果

(1) 74LS138译码器逻辑功能的测试。

当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。

Figure 10

Figure 11

(2) 利用3-8译码器74LS138和与非门74LS20实现函数。

输入A ，由??可知，小灯应该亮。在实验台测试结果如Figure 12所示。输入A ，分析知小灯应该灭，测试结果如Figure 13所示。输入A ，分析知小灯应该亮，测试结果如Figure 14所示。

Figure 15

Figure 16

Figure 17

(3) 用两片74LS138组成4-16线译码器。

在实验台上进行测试，得到的结果列为真值表如下：

在Multisim中测试，分别取G和G，如下面的所示Figure 18、Figure 19所示：

Figure 20

此仿真结果与实验台结果相一致。

Figure 21

此仿真结果与实验台结果相一致。

五、故障排除

在实验二中进行Multisim仿真的时候，二极管的方向接错了，得到了相反的结果。反复排查之后，发现了错误，得到了预期的结果。

在进行实验三的时候，由于线比较多，所以有两个端子接错了，导致结果不正确。在修正之后，得到了预期的结果。

六、心得体会

我一直都没搞清楚用两个3-8译码器连成4-16译码器时，哪一片是扩展高位的哪一片是低位的。经过这次实验我懂得了，哪一片都可以最为扩展为最高位。根据使能端片选确定先后工作的顺序，因而确定哪一位是最低位，哪一位是最高位。并且通过本次实验，我学会了怎么将multisim中的元件的名称隐藏起来，以节省空间。

译码器、编码器及其应用实验报告

实验四 译码器、编码器及其应用 实验人员： 班号： 学号： 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出Y 0????~Y 7????接数字实验箱LED 管，地址Y 2Y 1Y 0输入接实验箱开关，使能端接固定电平（Y YY 或GND ）。电路图如Figure 1所示： Figure 1 E Y 1YY 2Y ?????????? YY 2Y ??????????≠100时，任意拨动开关，观察LED 显示状态，记录观察结果。 E Y 1YY 2Y ?????????? YY 2Y ??????????=100时，按二进制顺序拨动开关，观察LED 显示状态，并与功能表对照，记录观察结果。 用Multisim 进行仿真，电路如Figure 2所示。将结果与上面实验结果对照。

Figure 2 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： Y =Y ???Y ???+Y ???Y ???+YYY 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： Y =Y ???Y ???+Y ???Y ???+YYY =Y ???Y ???Y ???+Y ???Y ???Y +A Y ???Y ???+YYY =Y 0+Y 1+Y 4+Y 7=Y 0????Y 1????Y 4????Y 7????????????????????? 按Figure 3所示的电路连接。并用Multisim 进行仿真，将结果对比。 Figure 3

单片机原理及接口技术实验报告

单片机原理及接口技术 实验报告 任课教师 班级 姓名 日期

实验一构建单片机最小系统和实验环境熟悉 一、单片机最小系统的组成原理图 二、单片机的工作原理： 1.运算器 运算器包括算术逻辑运算单元ALU、累加器ACC、寄存器B、暂存器TMP、程序状态字寄存器PSW、十进制调整电路等。它能实现数据的算术逻辑运算、位变量处理和数据传送操作。 （1）算术逻辑单元ALU ALU在控制器根据指令发出的内部信号控制下，对8位二进制数据进行加、减、乘、除运算和逻辑与、或、非、异或、清零等运算。它具有很强的判跳、转移、丰富的数据传送、提供存放中间结果以及常用数据寄存器的功能。MCS-51中位处理具有位处理功能，特别适

用于实时逻辑控制。 （2）累加器ACC 累加器ACC是8位寄存器，是最常用的专用寄存器，它既可存放操作数，又可存放运算的中间结果。MCS—51系列单片机中许多指令的操作数来自累加器ACC。累加器非常繁忙，在与外部存储器或I/O接口进行数据传送时，都要经过A来完成。 （3）寄存器B 寄存器B是8位寄存器，主要用于乘、除运算。乘法运算时，B中存放乘数，乘法操作后，高8位结果存于B寄存器中。除法运算时，B中存放除数，除法操作后，余数存于寄存器B中。寄存器B也可作为一般的寄存器用。 （4）程序状态字PSW 程序状态字是8位寄存器，用于指示程序运行状态信息。其中有些位是根据程序执行结果由硬件自动设置的，而有些位可由用户通过指令方法设定。PSW中各标志位名称及定义如下： CY（）：进（借）位标志位，也是位处理器的位累加器C。在加减运算中，若操作结果的最高位有进位或有借位时，CY由硬件自动置1，否则清“0”。在位操作中，CY作为位累加器C 使用，参于进行位传送、位与、位或等位操作。另外某些控制转移类指令也会影响CY位状态（第三章讨论）。 AC（）：辅助进（借）位标志位。在加减运算中，当操作结果的低四位向高四位进位或借位时此标志位由硬件自动置1，否则清“0”。 F0（）：用户标志位，由用户通过软件设定，决定程序的执行方式。 RS1（），RS0（）：寄存器组选择位。用于设定当前通用寄存器组的组，其对应关系如下：

译码器实验报告

译码器实验报告 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所

代表的函数对应于n个输入变量的最小项。 三、实验设备与器件 1.+5V直流电源 2.单次脉冲源 3.逻辑电平开关 4.74LS138 四、实验内容及步骤 1.74LS138译码器逻辑功能测试 将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：

1）检查芯片的电源和地的电平是否正确。 2）芯片的使能端连接的电平正确。 3）从逻辑电平开关输入信号是否正确。 4）从输出端按逻辑功能状态往前一步一步排查。 3.两片3线-8线译码器74LS138扩展为4线-16线译码器 用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。

数控机床编码器的选型及各类编码的特点及调试

一：增量旋转编码器选型有哪些注意：1．械安装尺寸，包括定位止口，轴径，安装孔位；电缆出线方式；安装空间体积；工作环境防护等级是否满足要求。 2．分辨率，即编码器工作时每圈输出的脉冲数，是否满足设计使用精度要求。 3．电气接口，编码器输出方式常见有推拉输出（F型HTL格式），电压输出（E），集电极开路（C，常见C为NPN型管输出，C2为PNP型管输出），长线驱动器输出。其输出方式应和其控制系统的接口电路相匹配。 二如何使用增量编码器？1，增量型旋转编码器有分辨率的差异，使用每圈产生的脉冲数来计量，数目从6到5400或更高，脉冲数越多，分辨率越高；这是选型的重要依据之一。 2，增量型编码器通常有三路信号输出（差分有六路信号）：A,B和Z，一般采用TTL电平，A脉冲在前，B脉冲在后，A,B脉冲相差90度，每圈发出一个Z脉冲，可作为参考机械零位。一般利用A超前B 或B超前A进行判向，我公司增量型编码器定义为轴端看编码器顺时针旋转为正转，A超前B为90°，反之逆时针旋转为反转B超前A为90°。也有不相同的，要看产品说明。 3，使用PLC采集数据，可选用高速计数模块；使用工控机采集数据，可选用高速计数板卡；使用单片机采集数据，建议选用带光电耦合器的输入端口。 4，建议B脉冲做顺向（前向）脉冲，A脉冲做逆向（后向）脉冲，Z原点零位脉冲。 5，在电子装置中设立计数栈 三：从接近开关、光电开关到旋转编码器：工业控制中的定位，接近开关、光电开关的应用已经相当成熟了，而且很好用。可是，随着工控的不断发展，又有了新的要求，这样，选用旋转编码器的应用优点就突出了： 信息化：除了定位，控制室还可知道其具体位置； 柔性化：定位可以在控制室柔性调整； 现场安装的方便和安全、长寿：拳头大小的一个旋转编码器，可以测量从几个μ到几十、几百米的距离，n个工位，只要解决一个旋转编码器的安全安装问题，可以避免诸多接近开关、光电开关在现场机械安装麻烦，容易被撞坏和遭高温、水气困扰等问题。由于是光电码盘，无机械损耗，只要安装位置准确，其使用寿命往往很长。 多功能化：除了定位，还可以远传当前位置，换算运动速度，对于变频器，步进电机等的应用尤为重要。 经济化：对于多个控制工位，只需一个旋转编码器的成本，以及更主要的安装、维护、损耗成本降低，使用寿命增长，其经济化逐渐突显出来。 四：电源供应及编码器和PLC连接：一般编码器的工作电源有三种：5Vdc、5-13Vdc或11-26Vdc。如果

3 译码器和编码器的仿真实验报告

实验三译码器与编码器的设计与仿真 一、实验内容 1．参照芯片74LS138的电路结构，用VHDL语言设计3-8译码器； 2．参照芯片74LS148的电路结构，用VHDL语言设计8-3优先编码器。二、电路功能介绍 1．74148：8-3优先编码器（8 to 3 Priority Encoder） 用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。 2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器 用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。 逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。 一、编码器 1.VHDL实现 library IEEE; use IEEE.std_logic_1164.all; entity pencoder is port ( i7,i6,i5,i4,i3,i2,i1,i0:in STD_LOGIC; a2,a1,a0,idle:out STD_LOGIC); 解 码 信 号 输 出 端低 电 平 有 效 代 码 输入 端 使能输入端

end pencoder; architecture pencoder_arch of pencoder is signal h:STD_LOGIC_VECTOR(7 downto 0); begin h(7)<=i7; h(6)<=i6 and not i7; h(5)<=i5 and not i6 and not i7; h(4)<=i4 and not i5 and not i6 and not i7; h(3)<=i3 and not i4 and not i5 and not i6 and not i7; h(2)<=i2 and not i3 and not i4 and not i5 and not i6 and not i7; h(1)<=i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; h(0)<=i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; idle<=not i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; a0<=h(1) or h(3) or h(5) or h(7); a1<=h(2) or h(3) or h(6) or h(7); a2<=h(4) or h(5) or h(6) or h(7); 2.波形图：

微机原理简单输入输出实验报告

东南大学 《微机实验及课程设计》 实验报告 实验四（1）简单输入输出 一. 实验目的与内容 （一）实验目的 1）进一步掌握TPC实验装置的基本原理和组成结构； 2）掌握利用I/O指令单步调试检查硬件接口功能，学会利用示波器检测I/O指令执行时总线情况； 3）掌握简单并行输入输出接口的工作原理及使用方法，进一步熟悉掌握输入输出单元的功能

和使用。 （二）实验内容及要求 1、输出接口输出，根据8个发光二极管发光的情况验证编程从键盘输入一个字符或数字，将其ASCII码通过正确性。（输出端口实验必做） 2、用逻辑电平开关预置某个字母的ASCII码，编程输入这个ASCII码，并将其对应字母在屏幕上显示出来。（输入端口实验必做） 3、利用基本实验(1)中的输出锁存电路，设计L0～L7为流水灯，流水间隔时间由软件产生。（输出端口实验） 4、利用基本实验(2)中的输入电路，监测逻辑电平开关K0～K7的变换，当开关状态为全开时，在屏幕上显示提示信息并结束程序。（输入端口实验） 要求： 1、输入输出端口应该可以响应外设的连续变化。 2、输出按ESC键退出；输入按任意键退出。 3、内容3、4比做一题，选做一题 二. 实验基本原理 （一）基本原理 简单并行输出实验：八D触发器74LS273的八个输入端接数据总线D0~D7，从键盘输入一个字符或数字，通过2A8H~输出接口输出该字符或者数字代表的ASCII码，再通过8个发光二极管发光显示二进制数码，从而验证编程以及电路的正确性。 简单并行输入实验：八缓冲器74LS244的八个输出端接数据总线D0~D7，8个输入端分别接逻辑电平开关K0~K7，在逻辑电平开关上预置任意字符的ASCII码，编程将此ASCII码通过2A0H~输入，ASCII码对应字符显示在屏幕上，从而验证编程及电路的正确性。 （二）实验接线图

绝对值编码器 选型

@Q发表于：2013/10/14 16:50:08 标签(TAG)：编码器绝对值编码器选型 （绝对值编码器问答集节选） 本人正在编写一部《绝对值编码器问答集》的小册子，以下是部分节选。——根据实际使用要求判断是否需要选用绝对值编码器，根据已有的设备信号接口选择选什么样的编码器 1，使用绝对值编码器一定会比用增量式编码器贵吗？ 没有！从编码器器件成本上说增量编码器内部器件少，成本价格确实低，但是从编码器的如何使用并产生效果的角度说，绝对值编码器如果选型得当，其使用的效果带来的综合成本，会低于选用增量值编码器，为使用者大大节省成本。2，什么情况下要选绝对值编码器？ a．停电移动、惯性滑动的数据安全可靠性问题，对于一些需要高度、长度测量的安全性设备、较大型设备、起重类工程类设备，安全性是很重要的因素，为确保编码器数据的稳定可靠性，必须选用全行程绝对值编码器。这类应用如果发生编码器数据错误可能引起的损失远远超过了编码器成本本身。例如水闸、工程机械、起重机、电梯、门机等等的高度、长度测量。 b．信号抗干扰问题，有时所化的人工成本远远大于一个编码器成本，增量信号较易受到各种干扰，数据采集不稳定，对于各种现场不可预知的干扰会花很多精力去排查，并要设法避开干扰，此情况下应考虑更换绝对值编码器。例如各种自动化工程项目，对于现场的变频器、开关电源、接地状况不明的情抗下，无从判断干扰情况，选用绝对值编码器可以确保应对各种工况条件。 c．后续设备节省资源，增量编码器需要高速计数不停的计数，耗费CPU资源，有时多个编码器连接没有更多的高速计数口，此时选用绝对值编码器的串行输出（如RS485）或总线型输出，其实是节省了后续设备的资源而节省费用。例如需要多个编码器比较的同步纠偏、多个编码器联动操作的流水线、加工机械等。 d．环境较恶劣的选择，增量编码器绝大部分是光学式的，易受水气灰尘及振动影响而损坏，选用磁电式绝对值编码器（单圈或真多圈）的可以避免这种损坏，而大大提高产品使用的寿命，而得到综合效果更佳，使用成本更低。例如户外使用的港口矿山机械、工厂的快速开门机等。 e．节省综合成本，在一些不便于停机修正、更换、维修，或停机修正、更换、维修成本很高的场合下，用绝对值编码器，因其数据的可靠性、产品的耐用性，可以大大减少售后服务人工成本，产品可长时间的使用效果，直接的是产品使用的综合成本大大的节省了。例如一些高速运转的流水线、较远地区的管网系统（电动执行器）。 。。。。。 3.按绝对值编码器输出信号接口有哪些信号输出可选？ 选择使用绝对值编码器，首先要根据自身所有的后续接受设备（例如PLC）有什么样的信号接口，根据已有的信号接口选择编码器：

计算机组成原理实验报告

《计算机组成原理》 实验报告 实验室名称：S402 任课教师：邹洋 小组成员：王娜任芬 学号：2010212121 2010212119

实验一_HAMMING码 (2) 实验二_乘法器 (7) 实验三_时序部件 (16) 实验四_CPU__算术逻辑单元实验 (24) 实验五_CPU__指令译码器实验 (32) 实验六_CPU_微程序控制器实验1 (43) 实验七_八_CPU实验 (59)

1 编码实验：Hamming码 1.1、实验目的 1、对容错技术有初步了解，理解掌握海明码的原理 2、掌握海明码的编码以及校验方法 1.2、实验原理 海明码是由Richard Hamming于1950年提出的，目前是被广泛采用的很有效的校验编码。它的特点是只要增加少数几个校验位，就能检测出多位出错，并能自动纠错。 Hamming码的实现原理是在数据中加入几个校验位，将数据代码的码距比较均匀的拉大，并把数据的每一个二进制位分配在几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验位的值发生变化。这不但可以发现出错，还能指出是哪一位出错，为进一步自动纠错提供了依据。 假设校验位的个数为r，则它能表示2r个信息，用其中的一个信息指出“没有错误”，其余的2r－1个信息指出错误发生在哪一位。然而错误也可能发生在校验位，因此只有k＝2r－1－r个信息能用于纠正被传送数据的位数，也就是说要满足关系： 2r≥k＋r＋1 若要能检测与自动校正一位错，并能发现两位错，此时校验位的位数r和数据位的位数k应满足下述关系：2r－1≥k＋r 按上述不等式，可计算出数据位k与校验位r的对应关系，如表1.1所示： 表1.1 数据位k与校验位r的对应关系 k值最小的r值 1～3 4 4～10 5 11～25 6 26～56 7 57～119 8 若海明码的最高位号为m，最低位号为1，即H m H m-1…H2H1，则此海明码的编码规律通常是 1）校验位与数据位之和为m，每个校验位P i在海明码中被分在位号为2i-1的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。 2）海明码的每一位码H i（包括数据位和校验位本身）由多个校验位校验，其关系是被校验的每一位位号等于校验它的各校验位的位号之和。 3）在增大合法码的码距时，所有码的码距应尽量均匀增大，以保证对所有码的检错能力平衡提高。 下面具体看一下对一个字节进行海明编码的实现过程。 只实现一位纠错两位检错，由前面的表可以看出，8位数据位需要5位校验位，可表示为H13H12…H2H1。 五个校验位P5～P1对应的海明码位号分别为H13、H8、H4、H2和H1。P5只能放在H13位

编码器和译码器实验报告

译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。

Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6

(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10

计算机组成原理实验报告 指令译码器

河北大学计算机组成原理实验报告 实验项目指令译码器成绩 一、实验目的： （1）理解指令译码器的作用和重要性。 （2）学习设计指令译码器。 二、实验原理： 指令译码器是计算机控制器中最重要的部分。所谓组合逻辑控制器就是指指令译码电路是由组合逻辑实现的。 组合逻辑控制器又称硬连线控制器，是设计计算机的一种方法。这种控制器中的控制信号直接由各种类型的逻辑门和触发器等构成。这样，一旦控制部件构成后，除非重新设计和物理上对它重新连线，否则要想增加新的功能是不可能的。结构上这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很大。所以，硬连线控制器曾一度被微程序控制器所取代。但是随着新一代及其及VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。 图6-42是组合逻辑控制器的方框图。逻辑网络的输入信号来源有3个：①指令操作码译 码器的输出I n ；②来自时序发生器的节拍电位信号T k ；③来自执行部件的反馈信号B j 。逻辑网 络的输出信号就是微操作控制信号，用来对执行部件进行控制。

图6-42 组合逻辑控制器的结构方框图 组合逻辑控制器的基本原理可描述位：某一微操作控制信号C m 是指令操作码译码器的输出I n 、时序信号（节拍电位信号T k ）和状态条件信号B j 的逻辑函数。即 C m =f(I n ,T k ,B j ) 用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制机器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。 三、实验步骤： （1）将试验台设置成FPGA-CPU 独立调试模式，REGSEL=0、CLKSEL=1、FDSEL=0。使用试验台上的单脉冲，即STEP_CLK 短路子短接，短路子RUN_CLK 断开。 （2）将设计在QuartusII 下输入，变异后下载到TEC-CA 上的FPGA 中。 （3）拨动试验台上的开关SD 5~SD 0，改变IR[15..12]、进位标志C 和结果为0标志Z ，观察指示灯R 10~R 0显示的控制信号，并填写表6-28。 四、实验现象及分析：

哈夫曼编码译码器实验报告免费

哈夫曼编码译码器实验报告(免费)

————————————————————————————————作者：————————————————————————————————日期：

问题解析与解题方法 问题分析： 设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1）从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）； （2）统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）；（3）根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码； （4）将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf）（5）用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率；（6）进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。 根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。 哈夫曼树的理论创建过程如下： 一、构成初始集合 对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合 F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结 点，它的左右子树均为空。 二、选取左右子树 在F中选取两棵根结点权值最小的树作为新构造的二叉树的左右子树，新二 叉树的根结点的权值为其左右子树的根结点的权值之和。 三、删除左右子树 从F中删除这两棵树，并把这棵新的二叉树同样以升序排列加入到集合F中。 四、重复二和三两步， 重复二和三两步，直到集合F中只有一棵二叉树为止。 因此，有如下分析： 1.我们需要一个功能函数对ASCII码的初始化并需要一个数组来保存它们； 2.定义代表森林的数组，在创建哈夫曼树的过程当中保存被选中的字符，即给定报文 中出现的字符,模拟哈夫曼树选取和删除左右子树的过程； 3.自底而上地创建哈夫曼树，保存根的地址和每个叶节点的地址，即字符的地址，然 后自底而上检索，首尾对换调整为哈夫曼树实现哈弗曼编码； 4.从哈弗曼编码文件当中读入字符，根据当前字符为0或者1的状况访问左子树或者 右孩子，实现解码； 5.使用文件读写操作哈夫曼编码和解码结果的写入； 解题方法： 结构体、数组、类的定义： 1.定义结构体类型的signode 作为哈夫曼树的节点，定义结构体类型的hufnode 作为

编码器的选型及技术解答

编码器的选型及技术解答 一、问：增量旋转编码器选型有哪些注意事项？ 应注意三方面的参数： 1．机械安装尺寸，包括定位止口，轴径，安装孔位；电缆出线方式；安装空间体积；工作环境防护等级是否满足要求。 2．分辨率，即编码器工作时每圈输出的脉冲数，是否满足设计使用精度要求。 3．电气接口，编码器输出方式常见有推拉输出（F型HTL格式），电压输出（E），集电极开路（C，常见C为NPN型管输出，C2为PNP型管输出），长线驱动器输出。其输出方式应和其控制系统的接口电路相匹配。 二、问：请教如何使用增量编码器？ 1，增量型旋转编码器有分辨率的差异，使用每圈产生的脉冲数来计量，数目从6到5400或更高，脉冲数越多，分辨率越高；这是选型的重要依据之一。 2，增量型编码器通常有三路信号输出（差分有六路信号）：A,B和Z，一般采用TTL电平，A脉冲在前，B 脉冲在后，A,B脉冲相差90度，每圈发出一个Z脉冲，可作为参考机械零位。一般利用A超前B或B超前A进行判向，增量型编码器定义为轴端看编码器顺时针旋转为正转，A超前B为90°，反之逆时针旋转为反转B超前A为90°。也有不相同的，要看产品说明。 3，使用PLC采集数据，可选用高速计数模块；使用工控机采集数据，可选用高速计数板卡；使用单片机采集数据，建议选用带光电耦合器的输入端口。 4，建议B脉冲做顺向（前向）脉冲，A脉冲做逆向（后向）脉冲，Z原点零位脉冲。 5，在电子装臵中设立计数栈。 增量型编码器与绝对型编码器的区分：编码器如以信号原理来分，有增量型编码器,绝对型编码器。 增量型编码器(旋转型)工作原理:由一个中心有轴的光电码盘，其上有环形通、暗的刻线，有光电发射和接收器件读取,获得四组正弦波信号组合成A、B、C、D,每个正弦波相差90度相位差（相对于一个周波为360度），将C、D信号反向，叠加在A、B两相上，可增强稳定信号；另每转输出一个Z相脉冲以代表零位参考位。由于A、B两相相差90度，可通过比较A相在前还是B相在前，以判别编码器的正转与反转，通过零位脉冲，可获得编码器的零位参考位。编码器码盘的材料有玻璃、金属、塑料；玻璃码盘是在玻璃上沉积很薄的刻线，其热稳定性好，精度高。金属码盘直接以通和不通刻线，不易碎，但由于金属有一定的厚度，精度就有限制，其热稳定性就要比玻璃的差一个数量级。塑料码盘是经济型的，其成本低，但精度、热稳定性、寿命均要差一些。 分辨率：编码器以每旋转360度提供多少的通或暗刻线称为分辨率，也称解析分度、或直接称多少线，一般在每转分度5~10000线。 信号输出:信号输出有正弦波（电流或电压）,方波（TTL、HTL）,集电极开路（PNP、NPN）,推拉式多种形式，其中TTL为长线差分驱动（对称A,A-;B,B-;Z,Z-）,HTL也称推拉式、推挽式输出，编码器的信号接收设备接口应与编码器对应。 信号连接：编码器的脉冲信号一般连接计数器、PLC、计算机，PLC和计算机连接的模块有低速模块与高速模块之分，开关频率有低有高。如单相联接，用于单方向计数，单方向测速。A.B两相联接，用于正反向计数、判断正反向和测速。A、B、Z三相联接，用于带参考位修正的位臵测量。A、A-，B、B-，Z、Z-连接，

译码器和编码器实验

实验三译码器和编码器 一实验目的 1.掌握译码器、编码器的工作原理和特点。 2.熟悉常用译码器、编码器的逻辑功能和它们的典型应用。 二、实验原理和电路 按照逻辑功能的不同特点，常把数字电路分两大类：一类叫做组合逻辑电路，另一类称为时序逻辑电路。组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路。在这种电路中，输入信号作用以前电路所处的状态对输出信号无影响。通常，组合逻辑电路由门电路组成。 组合逻辑电路的分析方法：根据逻辑图进行二步工作： a.根据逻辑图，逐级写出函数表达式。 b.进行化简：用公式法、图形法或真值表进行化简、归纳。 组合逻辑电路的设计方法：就是从给定逻辑要求出发，求出逻辑图。一般分四步进行。 a.分析要求；将问题分析清楚，理清哪些是输入变量，哪些是输出函数。 b.列真值表。 c.进行化简：变量比较少时，用图形法。变量多时，可用公式化简。 d.画逻辑图：按函数要求画逻辑图。 进行前四步工作，设计已基本完成，但还需选择元件——集成电路，进行实验论证。 值得注意的是，这些步骤并不是固定不变的程序，实际设计时，应根据具体情况和问题难易程度进行取舍。 1.译码器 译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： a.二进制译码器：如中规模2—4线译码器74LS139。，3—8线译码器74LS138等。 b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等。 c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等。 2.编码器 编码器也是组合电路的一部分。编码器就是实现编码操作的电路，编码实际上是译码相反的过程。按照被编码信号的不同特点和要求，编码器也分成三类： a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等。 b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等。 c.优先编码器：如8—3线优先编码器74LS148等。 三、实验内容及步骤 1.译码器实验 （1）将二进制2-4线译码器74LS139，及二进制3-8译码器74LS138分别插入实验系统IC 空插座中。 按图1.3.1接线，输入G、A、B信号（开关开为“1”、关为“0”），观察LED输出Yo、Y1、Y2、Y3的状态(亮为“1”，灭为“0”)，并将结果填入表1.3.1中。

74LS181实验报告

学生实验报告 实验名称用Verilog HDL语句实现74LS181的功能 实验日期2013 年10月19号 学号 姓名 班级计算机科学与技术一班 一、实验目的与要求 1、了解运算器的组成结构； 2、掌握算术逻辑运算器的工作原理； 3、掌握简单运算器的数据传送通道 4、掌握用Verilog HDL实现简单运算器的设计 二、实验原理 74LS181的逻辑功能表 图中，S0到S3是四个控制端，用于选择进行何种运算。M用于控制ALU进行算术

运算还是逻辑运算。 当M=0时，M 对进位信号没有任何影响，Fi 值与操作数Ai ，Bi 以及地位向本位进位Cn+1有关，所以M=0时进行算术运算。操作数用补码表示，“加”只算术加，运算时考虑进位；“+”指逻辑加，不考虑进位；减法运算时，减法取反码运算后用加法器实现，结果输出为A 减B 减1在最末位产生一个强迫进位（加1），以得到A 减B 的结果。 当M=1时，封锁了各位的进位输出Cn+i=0，因此各位的运算结果Fi 仅与操作数Ai ，Bi 有关，此时进行逻辑运算。 三、实验内容与步骤 1.根据书85面的逻辑功能表编写Verilog HDL 语句，编译，仿真等步骤。 2.按照模式一电路图结构图设置对应的引脚参数。确认无误后，配置文件下载。 CLOCK9CLOCK5CLOCK2 CLOCK0 SPEAKER 扬声器 NO.1 PIO11-PIO8PIO15-PIO12PIO48 PIO49D15 D16HEX HEX PIO32 PIO33 PIO34 PIO35 PIO36 PIO37 PIO38 PIO39 D1D2D3D4D5D6D7D8实验电路结构图 译码器 译码器 译码器 译码器 FPGA/CPLD 目标芯片1 2 3 4 5 6 7 8 PIO3-PIO0 PIO7-PIO4HEX HEX 键1 键2 键3 键4 键5 键6 键7 键8 PIO39-PIO32PIO31-PIO28 PIO27-PIO24PIO23-PIO20PIO19-PIO16 3.连接试验箱，开通电源，进行验证。 五、实验环境与设备 实验软件：Quartus ii 软件 实验设备：实验室试验箱 六、实验代码设计（含符号说明） module NS74181(A,B,F,S,CN,CO,M); //端口名 input[3:0] A,B; input[3:0] S; input M,CN; output CO; output[3:0] F; reg[3:0] F; reg[3:0] ta,tb; //用ta,tb 代替~A 和~B reg CO; //进位 always @(S) begin ta=~A; tb=~B; case(S) 'b0000: begin

实验三---译码器及其应用实验报告

实验三译码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，电脑一台，74LS20，74LS138。 三、实验内容 （1）利用3-8译码器74LS138和与非门74LS20实现函数： 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： 按Figure 1所示的电路连接。并用Multisim进行仿真，将结果对比。

Figure 1 (2) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 导线测试，在各端子上移动即可。在multisim中仿真电路连接如Figure 2所示（实 验台上的电路没有接下面的两个8灯LED）： Figure 2 四、实验结果 (1) 利用3-8译码器74LS138和与非门74LS20实现函数。

输入，由可知，小灯应该亮。测试结果如Figure 1所示。输入，分析知小灯应该灭，测试结果如Figure 2所示。输入 ，分析知小灯应该亮，测试结果如Figure 3所示。 Figure 4 Figure 5

Figure 6 同理测试，得到结果列为下面的真值表： A B C Y 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 与所要实现的逻辑功能相一致。 (2) 用两片74LS138组成4-16线译码器。 进行测试，得到的结果列为真值表如下： G1 A B C 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1

绝对值编码器说明

绝对值型的特点 对应旋转角度以格雷码形式并行输出绝对位置值，而且无需计数器。在通电状态下常时输出旋转角度，因为不用计数，可以在有电气噪声、振动的环境下使用。 而且在掉电和上电时都能正确读出旋转角度，不必回归原点，提高系统的速度。 格雷二进制码是为了弥补二进制码的缺陷而产生的代码。 在二进制码中当从某一个数到下一个数变化时，可能同时有2个以上的数据位发生变化，由于对各位读取的时序上的差异，可能造成读出错误。 为了解决此问题，设计一种代码，使其在从任一数到下一数变化时，只有一个数据位变化，以避免读取错误，这样的代码即格雷二进制码。输出码的转换 使用格雷码时，按以下方式进行二进制，BCD码转换。

输出脉冲数/转 旋转编码器的轴转一圈所输出的脉冲数。对于光学式旋转编码器，通常与旋转编码器内部的光栅的槽相同。（也可在电气上使用输出脉冲数增加到槽数的2倍、4倍。） 增量型 在转动时，可连续输出与旋转角度对应的脉冲数。静止状态不输出。因此，只要对脉部进行计数，就可知旋转的位置。 增量型旋转编码器可任选基准位置。根据在一圈内只输出一次的Z 相信号，可调整基准位置。 绝对值型 与旋转的有无没有关系，可并行输出与旋转角度对应的角度信号，可确认绝对位置。 分辩率 分辩率表示旋转编码器的主轴旋转一周，读出位置数据的最大等分数，绝对值型不以脉冲形式输出，而以代码形式表示当前主轴位置（角度），与增量型不同，相当于增量型的“输出脉冲/转”。 光栅 光学式旋转编码器，其光栅有金属和玻璃两种。如是金属制的开有通光孔（槽）。如是玻璃制的，是在玻璃表面涂了一层遮光膜，在此上面没有透明线条（槽）。槽数少的场合，可在金属圆盘上用冲压加工或腐蚀法开槽，在耐冲击型编码器上使用了金属的光栅。

PL 0 语言编译器分析实验报告

PL/0 语言编译器分析实验 一、实验目的 通过阅读与解析一个实际编译器（PL/0语言编译器）的源代码，加深对编译阶段（包括词法分析、语法分析、语义分析、中间代码生成等）和编译系统软件结构的理解，并达到提高学生学习兴趣的目的。 二、实验要求 (1)要求掌握基本的程序设计技巧（C语言）和阅读较大规模程序源代码的能力； (2)理解并掌握编译过程的逻辑阶段及各逻辑阶段的功能； (3)要求能把握整个系统（PL/0语言编译器）的体系结构，各功能模块的功能，各模块之间的接口； (4)要求能总结出实现编译过程各逻辑阶段功能采用的具体算法与技 三、实验报告 pl/0语言是pascal语言的一个子集，我们这里分析的pl/0的编译程序包括了对pl/0语言源程序进行分析处理、编译生成类pcode代码，并在虚拟机上解释运行生成的类pcode代码的功能。 pl/0语言编译程序采用以语法分析为核心、一遍扫描的编译方法。词法分析和代码生成作为独立的子程序供语法分析程序调用。语法分析的同时，提供了出错报告和出错恢复的功能。在源程序没有错误编译通过的情况下，调用类pcode 解释程序解释执行生成的类pcode代码。 词法分析子程序分析： 词法分析子程序名为getsym，功能是从源程序中读出一个单词符号（token），把它的信息放入全局变量sym、id和num中，语法分析器需要单词时，直接从这三个变量中获得。（注意！语法分析器每次用完这三个变量的值就立即调用getsym 子程序获取新的单词供下一次使用。而不是在需要新单词时才调用getsym过程。）getsym过程通过反复调用getch子过程从源程序过获取字符，并把它们拼成单词。getch过程中使用了行缓冲区技术以提高程序运行效率。 词法分析器的分析过程： 调用getsym时，它通过getch过程从源程序中获得一个字符。如果这个字符是字母，则继续获取字符或数字，最终可以拼成一个单词，查保留字表，如果查到为保留字，则把sym变量赋成相应的保留字类型值；如果没有查到，则这个单词应是一个用户自定义的标识符（可能是变量名、常量名或是过程的名字），把sym 置为ident，把这个单词存入id变量。查保留字表时使用了二分法查找以提高效率。如果getch获得的字符是数字，则继续用getch获取数字，并把它们拼成一个整数，然后把sym置为number，并把拼成的数值放入num变量。如果识别出其它合

数字电子线路实验报告_译码器及其应用

数电实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成组合电路的方法。 4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板 1块 2、74HC138 3-8线译码器 2片 3、74HC20 双4输入与非门 1片 三、实验原理 1、中规模集成译码器74HC138 74HC138是集成3线－8线译码器，在数字系统中应用比较广泛。图3－1是其引脚排列。 其中 A2 、A1 、A0 为地址输入端， 0Y～ 7Y为译码输出端，S1、2S、3S为使能端。74HC138真值表如下： 74HC138引脚图为：

74HC138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中： 2、译码器应用 因为74HC138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输 出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74HC138 逻辑功能测试 （1）控制端功能测试 测试电路如图：

按上表所示条件输入开关状态。观察并记录译码器输出状态。 LED指示灯亮为0，灯不亮为1。 （2）逻辑功能测试 将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个 输出端Y7 Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74HC138的逻辑功能。 2、用74HC138实现逻辑函数 Y=AB+BC+CA 如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如上所示。用74HC138和74HC20各一块在实验箱上连接下图线路。并将测试结果下面的记录表中。