计算机组成原理点题集1
第一章 计算机系统概论P19
1.1什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？（P3）
计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。 计算机硬件——计算机的物理实体。
计算机软件——计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 1.5 冯*诺依曼计算机的特点是什么？（P8）
· 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； · 指令和数据以同等地位存放于存储器内，并可按地址寻访； · 指令和数据均用二进制数表示 · 指令由操作码、地址码两大部分组成； · 指令在存储器中顺序存放，通常自动顺序取出执行； · 机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。 1.6 画出计算机硬件组成框图，说明部件的作用及计算机硬件的主要技术指标。（P9
运算器用来完成算数运算和逻辑运算，并将运算的中间结果暂存在运算器中。 存储器用来存放数据和程序。
控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果。 输入设备用来将人们熟悉的信息形式转为机器能识别的信息形式。 输出设备将机器运算结果转换为人们熟悉是信息形式。
计算机硬件的主要技术指标：机器字长，存储容量，运算速度
以存储器为中心的计算机结构框图
数据线
典型的冯*诺依曼计算机结构框图
1.7解释概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。（P9-10）
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；
CPU——中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；
主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；(由存储体、各种逻辑部件及控制电路组成）
存储单元——可存放一个机器字并具有特定存储地址的存储单位；
存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；
存储字——一个存储单元所存二进制代码的逻辑单位；
存储字长——一个存储单元所存二进制代码的位数；
存储容量——存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）
机器字长——CPU能同时处理的数据位数；
指令字长——一条指令的二进制代码位数；
1.11指令和数据都存于存储器中,计算机如何区分它们？
计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的即为指令，执行周期（或相应微程序）取出的即为数据。
另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。
第二章计算机的发展及应用P38 2.1 通常，计算机的更新换代以什么为依据？（P22）
早期主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等。
2.3 什么是摩尔定律？该定律是否永远生效？为什么？（P23，否，P36）
“微芯片上集成的晶体管数目每3年翻两番”的规律。
否。
原因：1）硅芯片的集成度受其物理极限制约，不可能无止境提高。
2）硅芯片集成度提高的同时成本也在提高，
3）随着集成度的提高，微处理器内部的功耗、散热、线延迟等问题难以解决。
第三章系统总线p66
3.1 什么是总线？总线传输有何特点？为了减轻总线的负载，总线上的部件都应具备什么特点？（P41）
.总线是连接多个部件的信息传输线，是多个部件共享的传输介质。
总线传输的特点是：某一时刻只能有一路信息在总线上传输（即分时使用），而多个部件可以同时从总线上接受相同的信息。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
3.2 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的还是双向的，它们与机器字长、存储字长、存储单元有何关系？（P43-44）
按数据传输方向分为：并行传输总线和串行传输总线。
按总线的使用范围为：计算机总线，监控总线，网络通信总线等。
按连接部件不同划分：片内总线，系统总线，通信总线。
系统总线是指CPU、主存、I/O设备各大部件之间的信息传输线。
按系统总线的传输信息不同，系统总线分为：数据总线，地址总线，控制总线。
数据总线用来传输各功能部件之间的数据信息，是双向传输总线，其位数与机器字长，存储字长有关，一般为8位，16位或32位。
地址总线：用来指出数据总线上的源数据或目的数据在贮存单元的地址，是单向传输的，其位数与存储单元的个数有关（几次幂的关系）
控制总线：用来发出各种控制信号的，对任意控制线，是单向的；与机器字长，存储字长，存储单元无关系。
3.3 常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。
常用的总线结构有单总线结构，双总线结构，三总线结构，四总线结构。（P52-54）
①单总线结构：将CPU，主存，I/O设备都挂在一组总线上，允许I/O之间或I/O与主存之间直接交换信息。因为所有的传送都通过这组共享总线，极易形成计算机系统的瓶颈，不允许两个以上部件在同一时刻向总线传输信息，必然会影响系统工作效率的提高，其结构图见课本图
3.2ISA.EISA总线是单总线结构
②双总线结构：双总线结构的特点是将速度较低的设备从总线上分离出来，形成主存总线与I/O总线分开的结构，见课本图3.7。途中通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，系统的吞吐能力可以相当大。如果将不同速率的I/O设进行分类，然后将它们连接在不同的通道上，将成为总线结构。
③三总线结构：图3.8-9：主存总线用于CPU与主存间的传输；I/O总线供CPU与各类I/O 之间传递信息，DMA总线用于高速外设（磁盘，磁带等）与主存之间直接交换信息。图3.7:处理器于高速缓冲存储器Cache之间怎叫一条局部总线，Cache可以通过系统总线与主存传输信息，I/O 与主存之间也不必通过CPU。还有一条扩展总线，可以支持相当多的I/O设备。
④四总线结构（见图3.10）在三总线基础上，增加一条与计算机系统机密相连的高速总线，这种结构对高速设备而言，其自身的工作可以很少依赖处理器，同时他们又比扩展总线上的设备更贴近处理器。
3.4为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？
总线判优控制解决多个部件同时申请总线时的使用权分配问题；
常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；
特点：
链式查询方式连线简单，易于扩充，对电路故障最敏感；
计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；
独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
3.5解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。（P46）
总线宽度：通常指数据总线的根数；
总线带宽：总线的数据传输率，指单位时间内总线上传输数据的位数；
总线复用：指同一条信号线可以分时传输不同的信号。
总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块），
它只能被动接受主设备发来的命令；
总线的传输周期：指总线完成一次完整而可靠的传输所需时间；
总线的通信控制：指总线传送过程中双方的时间配合方式。
3.14设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？
总线宽度= 16位/8 =2B 总线带宽= 8MHz×2B =16MB/s
3.15在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？
解法1：
总线宽度=32位/8 =4B
时钟周期=1/ 66MHz =0.015μs
总线最短传输周期=0.015μs×4=0.06μs
总线最大数据传输率= 4B/0.06μs=66.67MB/s
解法2：
总线工作频率= 66MHz/4=16.5MHz
总线最大数据传输率=16.5MHz×4B =66MB/s
若想提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期中的时钟个数，或增加总线宽度。
3.16在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。
解：
一帧=1+8+1+2 =12位
波特率=120帧/秒×12位=1440波特
比特率= 1440波特×（8/12）=960bps
或：比特率= 120帧/秒×8 =960bps
第四章存储器p150
4.1解释下列概念
主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
主存：与CPU直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，用来存放当前暂时不用的程序和数据，不予CPU直接交换信息。CACHE：为了解决CPU和主存的速度匹配，提高访存速度的一种存储器，它设在主存与CPU 间，起缓冲作用。
RAM：可读可写存储器，是随机存取的，在程序执行过程中既可读出也可写入，而且存取时间与存储单元所在位置无关。
SRAM：静态RAM，以触发器原理寄存信息。
DRAM：动态RAM，以电容充放电原理寄存信息。
ROM：只能对其存储的内容读出，而不能对其写入的只读存储器。
PROM：可实现一次性编程的只读存储器。
EPROM：可擦洗可编程的只读存储器，用紫外线照射进行擦写。
EEPROM：用电气方法进行擦写的可擦洗可编程的只读存储器。
CDROM：只读型光盘，此中光盘内数据程序由厂家事先写入，用户只能读出，不能修改或写入新的内容。
Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器。
4.2计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。
计算机中有以下部件可以存储信息：寄存器、缓存、主存、磁盘、磁带等。
速度上：寄存器>缓存>主存>磁盘>磁带
容量上：寄存器<缓存<主存<磁盘<磁带
价格/位：寄存器>缓存>主存>磁盘>磁带
4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层
次？
存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
4.4说明存取周期和存取时间的区别。
存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：
存取周期= 存取时间+ 恢复时间
4.5什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器
的带宽是多少？
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒
（注意：字长32位，不是16位。（注：1ns=10-9s））
4.6某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节
编址，试画出主存字地址和字节地址的分配情况。
存储容量是64KB时，按字节编址的寻址范围就是64K，如按字编址，其寻址范围为：
64K / （32/8）= 16K
4.7一个容量为16K?32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规
格的存储芯片时，各需要多少片？
1K?4位，2K?8位，4K?4位，16K?1位，4K?8位，8K?8位
地址线和数据线的总和 = 14 + 32 = 46根；
选择不同的芯片时，各需要的片数为：
1K×4：（16K×32） / （1K×4）= 16×8 = 128片
2K×8：（16K×32） / （2K×8）= 8×4 = 32片
4K×4：（16K×32） / （4K×4）= 4×8 = 32片
16K×1：（16K×32）/ （16K×1） = 1×32 = 32片
4K×8：（16K×32）/ （4K×8）= 4×4 = 16片
8K×8：（16K×32） / （8K×8）= 2×4 = 8片
4.15设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，
R作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：W
ROM（2K?8位，4K?4位，8K?8位），
RAM（1K?4位，2K?8位，4K?8位）
及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
（1）地址空间分配图：
系统程序区（ROM共4KB）：0000H-0FFFH
用户程序区（RAM共12KB）：1000H-3FFFH
（2）选片：ROM：选择4K×4位芯片2片，位并联
RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,
RAM2地址范围为2000H-2FFFH,
RAM3地址范围为:3000H-3FFFH)
（3）各芯片二进制地址分配如下：
CPU和存储器连接逻辑图及片选逻辑如下图(3)所示：
图（3）
4.25 什么是程序访问的局部性？存储程序中哪一级采用了程序访问的局部性原理？
程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；
在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。
4.26计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为
什么？
cache 高速缓冲存储器一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器
（不能把CACHE容量扩大最后取代内存,因为有个最佳的CACHE容量，可以使CACHE 发挥最大的效率。超过这个容量以后效率的提升就不太明显了）
4.29 假设CPU执行某段程序时共访问cache命中4800次，访问主存200次已知cache的存取周期是30ns，主存的存储周期是150ns，求cache 的命中率以及cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？
cache 的命中率为：4800/（4800+200）=0.96
由题可知，访问主存的时间是访问cache时间的5倍（150/30=5）
设访问cache的时间为t，访问主存的时间为5t，cache-主存系统的访问效率为e，则
e = 访问cache时间/平均访问时间*100%
= t/（0.96*t+（1-0.96）*5t）*100% = 86.2%
平均时间为：30ns*0.96+150ns*（1-0.96）=34.8
系统性能提高了：（150-34.8）/34.8=3.3倍
4.32 设某机主存容量为4MB，cache容量为16KB，每个字块为8个字，每字32位，设计一个四路组相连映射（即cache 每组内共有4个字块）的cache组织。
（1）画出主存地址字段中各段的位数。
（2）设cache的初态为空，CPU依次从主存0，1,2，……，89号单元读出90个字（主存依次读出一个字），并重复按此次序度8次，问命中率是多少？
（3）若cache的速度是主存的6倍，试问有cache和无cache相比，速度约提高多少？（1）根据因每个字块为8个字，每字32位，得块内地址为5位（3位字地址，2位字节地址）。根据Cache容量为16KB=214B，得Cache共有29块，故c=9。根据四路组相连映射2r=4，得r=2，则q=c-r=9-2=7位。根据贮存容量4MB=222B，得主存地址字段中主存字块标记为22-7-5=10位。主存地址段格式为：
（2）由于每个字块中有8个字，而且初态cache为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入cache第0组中的任一块内，接着CPU读取
1~7号单元时未命中。同理CPU读取第8,16,88号单元时均未命中，可见CPU的连续读取90
个字中共有12次未命中，而后7次循环读取90个字全部命中，命中率为：
（90*8-12）/（90*8）=0.983
（3）根据题意，设主存存储周期为6t，cache存储周期为t，没有cache的访问时间为6t*720，
有cache的访问时间为t（1000-12）+6t*12，则有cache和无cache相比，速度约提高为
6t*720/（t（720-12）+6t*12）—1=4.54
第五章输入输出系统p212
5.1 I/O有哪些编址方式？各有何特点？
I/O的编制方式有两种：统一编址和不统一编址。
统一编址就是将I/O地址看作是存储器地址的一部分。
不统一编址就是将I/O地址和存储器地址分开，所有对I/O的访问必须有专用的I/O指令。
统一编址占用了存储空间，减少了主存容量，但无需专用的I/O指令。
不统一编址由于不占用主存空间，所以不影响主存容量，但是需要设置I/O专用指令
5.3 I/O与主机交换信息时，共有哪几种控制方式？简述它们的特点。
(1) 程序查询方式。特点是主机与I/O串行工作，CPU启动I/O后，时刻查询I/O是否准备
好，若设备准备就绪，CPU便转入处理I/O与主机间传送信息的程序；若设备没有准备就绪，则
CPU反复查询，踏步等待，直到I/O准备就绪为止，这种方式CPU效率很低。
(2) 程序中断方式。特点为主机与I/O并行工作。CPU启动I/O后，不必时刻查询I/O是否
准备好，而是继续执行程序，当I/O准备就绪时，向CPU发出中断信号，CPU在适当的时候响应
I/O的中断请求，暂停现行的程序为I/O服务，此方式消除了踏步现象，提高了CPU的效率。
(3) DMA方式。其特点是主机与I/O并行工作，主存和I/O之间有一条直接数据通路，CPU
启动I/O后，不必查询I/O是否准备好，当I/O准备就绪后，发出DMA请求，此时CPU不直接参
与I/O和主存间的信息交换，只是把外部总线的使用权暂时交付DMA，仍然可以完成自身内部的
操作，所以不必中断现行程序，只需暂停一个存取周期访存，CPU效率更高。
(4) 通道方式，通道是一个具有特殊功能的处理器，CPU把部分权力下放给通道，由它实现
对外围设备的同意管理和外围设备与内存之间的数据交换，大大提高了CPU的效率，但是它是以
花费更多的硬件为代价的。
(5) I/O处理机方式。他是通道方式的进一步发展，CPU将I/O的操作以及外围设备的管理
全部给I/O处理机，其实质是多机系统，因而效率有很大的提高。
5.4 试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。
程序查询方式要求CPU时刻查询I/O，直到I/O准备好为止，这种方式CPU工作效率很低。
程序中断方式比程序中断方式提高了CPU的工作效率，消除了“踏步”现象。
DMS方式中CPU的工作效率是这三种之中最高的一个。CPU启动I/O后，不必查询I/O是否
准备好，当I/O准备就绪后，发出DMA请求，此时CPU不直接参与I/O和主存间的信息交换，
只是把外部总线的使用权暂时交付DMA，仍然可以完成自身内部的操作，所以不必中断现行
程序，只需暂停一个存取周期访存，CPU效率更高。
5.10什么是I/O接口?它与端口有何区别？为什么要设置I/O接口？I/O接口如何分类？
I/O接口一般指CPU和I/O设备间的连接部件；
I/O端口一般指I/O接口中的各种寄存器。为了便于程序对这些寄存器进行访问，通常给每个寄存器分配一个地址编号，这种编号被称为I/O端口地址，相应的寄存器也叫作I/O端口。
I/O接口和I/O端口是两个不同的概念。一个接口中往往包含若干个端口，因此接口地址往往包含有若干个端口地址。
由于I/O 设备的物理结构和工作速率一般与主机差异很大，无法直接相连，因此通常通过I/O
接口进行连接。
I/O 接口分类方法很多，主要有：
按数据传送方式分，有并行接口和串行接口两种；
按数据传送的控制方式分，有程序控制接口、程序中断接口、DMA 接口三种。
5.11 简述 I/O 接口的功能和基本组成。
1.选址功能
2.传送命令功能
3.传输数据功能
4.反映I/O 设备工作状态的功能
基本组成：包括硬件电路和软件编程两部分。
硬件电路包括基本逻辑电路，端口译码电路和供选电路等。
软件编程包括初始化程序段，传送方式处理程序段，主控程序段程序终止与退出
程序段及辅助程序段等
5.26 什么是多重中断？实现多重中断的必要条件是什么？
多重中断是指：当CPU 执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU 暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。
实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。
5.27 DMA 方式有何特点？什么样的I/O 设备与主机交换信息时采用DMA 方式，举例说明。
主存和DMA 接口之间有一条数据通路，主存和设备交换信息时，不通过CPU ，也不需要CPU 暂停现行程序为设备服务，省去了保护现场和恢复现场。 这种方法用于在高速I/O 设备例如磁盘和主存之间直接传输大的数据块（不需要通过CPU 的数据传输，这也是其最大的特点，即直接存储存取）。
典型的例子就是移动一个外部内存的区块到芯片内部更快的内存去。像是这样的操作并没有让处理器工作拖延，反而可以被重新排程去处理其他的工作。DMA 传输对于高效能 嵌入式系统 算法和网络是很重要的。
5.34 解释周期挪用，分析周期挪用可能会出现的几种情况。
周期挪用是指利用CPU 不访问存储器的那些周期来实现DMA 操作，此时DMAC 可以使用总线而不用通知CPU 也不会妨碍CPU 的工作 分析周期挪用可能会遇到三种情况：
第一种情况是此时CPU 不需访问主存(如CPU 正在执行乘法指令，由于乘法指令执行时间较长，此时CPU 不需访问主存)，故I/O 设备访存与CPU 不发生冲突。
第二种情况是I/O 设备要求DMA 传送时，CPU 正在访存，此时必须待存取周期结束时刻，CPU 才能将总线占有权让出。
第三种情况是I/O 设备要求访存时，CPU 也要求访存，这就出现了访存冲突。
第六章 计算机的运输方法p290
6.4 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。
6413
，128
29，100，-87
6.12 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）
。写出128
51
、
1024
27
-、7.375、-86.5所对应的机器数。要求
（1）阶码和尾数均为原码； （2）阶码和尾数均为补码； （3）阶码为移码，尾数为补码。 据题意画出该浮点数的格式：
1 4 1 10
注意：
1）正数补码不“变反+1”。 2）机器数末位的0不能省。 将十进制数转换为二进制：
x1=51/128=（0.011 001 1）2=2-1 ?（0.110 011）2
x2= -27/1024=（-0.000 001 101 1）2=2-5 ?（-0.110 11）2 x3=7.375=（111.011）2=23 ?（0.111 011）2
x4= -86.5=（-1 010 110.1）2=27 ?（-0.101 011 01）2 则以上各数的浮点规格化数为： （1）[x1]浮=1，0001；0.110 011 000 0 （2）[x1]浮=1，1111；0.110 011 000 0 （3）[x1]浮=0，1111；0.110 011 000 0 （1）[x2]浮=1，0101；1.110 110 000 0 （2）[x2]浮=1，1011；1.001 010 000 0 （3）[x2]浮=0，1011；1.001 010 000 0 （1）[x3]浮=0，0011；0.111 011 000 0 （2）[x3]浮=0，0011；0.111 011 000 0 （3）[x3]浮=1，0011；0.111 011 000 0 （1）[x4]浮=0，0111；1.101 011 010 0 （2）[x4]浮=0，0111；1.010 100 110 0 （3）[x4]浮=1，0111；1.010 100 110 0 注：以上浮点数也可采用如下格式：
1 1 4 10
此时只要将上述答案中的数符位移到最前面即可。
6.14设浮点数字长为32位，欲表示±6万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？ 若要保证数的最大精度，应取阶的基=2。
若要表示±6万间的十进制数，由于32768（215）< 6万 <65536（216）， 则：阶码除阶符外还应取5位（向上取2的幂）。 故：尾数位数=32-1-1-5=25位
按此格式，该浮点数上溢的条件为：阶码 ≥ 32 该浮点数格式如下：
6.19 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。 （1）A=64
9
，B=32
13-，求A+B
（2）A=32
19
，B=
12817
-
，求
A+B
（3）A=163-
，B=32
9
，求A+B （4）A=-87，B=53，求A+B （5）A=115，B=-24，求A+B （1）A=9/64=（0.001 0010）2
B= -13/32=（-0.011 0100）2 [A]补=0.001 0010 [B]补=1.100 1100 [A+B]补= 0. 0 0 1 0 0 1 0 + 1. 1 0 0 1 1 0 0
1. 1 0 1 1 1 1 0 ——无溢出 A+B=（ -0.010 0010）2 = -17/64
（2）A=19/32=（0.100 1100）2
B= -17/128=（-0.001 0001）2 [A]补=0.100 1100 [B]补=1.110 1111 [-B]补=0.001 0001 [A-B]补=0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1
0. 1 0 1 1 1 0 1 ——无溢出 A-B=（0.101 1101）2 = 93/128
（3）A= -3/16=（-0.001 1000）2 B=9/32=（0.010 0100）2 [A]补=1.110 1000 [B]补= 0.010 0100 [A+B]补= 1. 1 1 0 1 0 0 0 + 0. 0 1 0 0 1 0 0
0. 0 0 0 1 1 0 0 —— 无溢出 A+B=（0.000 1100）2 = 3/32 （4）A= -87=（-101 0111）2 B=53=（110 101）2 [A]补=1，010 1001
[B]补=0，011 0101 [-B]补=1，100 1011 [A-B]补= 1，0 1 0 1 0 0 1
+ 1，1 0 0 1 0 1 1
0，1 1 1 0 1 0 0 —— 溢出 A-B=（-1，000 1100）2 = -140
（5）A=115=（111 0011）2 B= -24=（-11 000）2 [A]补=0，111 0011 [B]补=1，110 1000 [A+B]补= 0，1 1 1 0 0 1 1 + 1，1 1 0 1 0 0 0
0，1 0 1 1 0 1 1——无溢出 A+B=（101 1011）2 = 91
注意：1、单符号位运算要用单符号位的判断方法判溢出； 2、结果的真值形式上要和原始数据一致。
第七章 指令系统p335
7.1 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器的主要功能以及与硬件结构之间存在着密切关系？P300
机器指令：把每一条机器语言的语句叫机器指令。 指令系统：将全部机器指令的集合叫做机器的指令系统 机器的指令系统集中反映了机器的功能
计算机设计者主要研究如何确定机器的指令系统，如何用硬件电路，芯片，设备来实现机器指令系统的功能，计算机的使用者则是依据机器提供的指令系统，使用汇编语言来编制各种程序。计算机使用者根据机器指令系统所描述的机器功能，能很清楚地了解计算机内部寄存器-存储器的结构。以及计算机能直接支持的各种数据类型
7.2 什么叫寻址方式？为什么要学习寻址方式？P310
寻址方式实质确定本条指令的数据地址，以及下一条将要执行的指令地址的方法，他与硬件结构紧密相关，而且也直接影响指令格式和指令功能。
7.3 什么是指令字长、机器字长和存储字长？
指令字长即指机器指令中含二进制代码的总位数。 存储字长即指存储单元中二进制代码的个数。 机器字长即指CPU 中寄存器的位数。 三这位数可以相等，也可以不等。
7.6 某指令系统字长为16位，地址码取4位，试提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。 解：三地址指令格式如下：
解题思路：以三地址指令格式为该指令系统的基本格式。以此格式为基础，采用扩展操作码技术，设计出题意所要求的地址码结构的指令。 指令操作码分配方案如下：
指令操作码分配方案
4位OP
……， A1，A2，A3；8条三地址指令 0111，
1000，0000，
……，……， A2，A3；16条二地址指令 1000，1111，
1001，0000，0000，
……，……，……， A3；100条一地址指令 1001，0110，0011， 1001，0110，
0100
，
……，……，……， 冗余编码
1001，1111，1111， 可用来扩充一、零地址指令条数 1010，
……， 冗余编码
1111， 可用来扩充三、二、一、零地址指令条数
7.7 设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。如果定义了13条二地址指令，试问还可安排多少条一地址指令？ 二地址指令格式如下：
4 6 6
设二地址指令格式为该指令系统的基本格式，4位操作码共有16种编码，其中13种用来定义二地址指令，还剩3种可用作扩展标志。如不考虑零地址指令，该指令系统最多还能安排： 一地址指令条数 =3×26 =192条
7.8 某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。若零地址指令有M 种，一地址指令有N 种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？
1）若采用定长操作码时，二地址指令格式如下：
设二地址指令有K 种，则：K=2-M-N
当M=1（最小值），N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14种
若采用变长操作码时，二地址指令格式仍如1）所示，但操作码长度可随地址码的个数而变。此时，K= 24
-（N/26
+ M/212
）；
当（N/26
+ M/212
）≤1时（N/26
+ M/212
向上取整），K 最大，则二地址指令最多有：Kmax=16-1=15种（只留一种编码作扩展标志用。）
7.14 设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。假设当前转移指令第一字节所在的地址为2000H ，且CPU 每取出一个字节便自动完成（PC ）+1→PC 的操作。试问当执行“JMP *+8”和“JMP *-9”指令时，转移指令第二字节的内容各为多少？解：据题意，相对寻址的转移指令格式如下： 2000H
2002H
当执行JMP指令时，指令第二字节的内容不变，PC的内容变为2002H。此时转移指令第二字节内容各为：
A1= +8 = 0000 1000 = 08H
A2= -9 = 1111 0111 = F7H
其有效地址各为：
EA1= (PC) +8 = 2002H+0008H= 200AH
EA2= (PC) –9 =2002H+FFF7H= 1FF9H
7.15 一相对寻址的指令占3个字节，第一个地址是操作码，第二、三个字节为相对位移量
而且数据字在存储器中采用以高字节地址为字地址的存放方式。假设PC当前值是4000H。
试问当结果为0，执行“JZ*+35”和“JZ*-17”指令时，该指令的第二、第三字节的机器代
码为多少？****************************************
7.20 什么是RISC？简述它的主要特点。P330
RISC即精简指令系统计算机。
1.选取使用频率较高的一些简单指令以及一些很有用但不复杂的指令，让复杂指令的
功能由频度高的的简单指令的组合来实现。
2.指令长度固定，指令格式种类少，寻址方式种类少。
3.只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成。
4.CPU中有多个通用寄存器。
5.采用流水线技术，大部分指令在一个时钟周期内完成。采用超标量和流水线技术，
可使每条指令的平均执行时间小于一个时钟周期。
6.控制器采用组合逻辑控制，不用微程序控制。
7.采用优化的编译程序。
第八章CPU的结构和功能p370
8.1 CPU有哪些功能，画出其结构框图并简要说明每个部件的作用
CPU具有控制程序的顺序执行，产生完成每条指令所需的控制命令，对各种操作实施时
系统总线
8.2 什么是指令周期？指令周期是否有一个固定值？为什么？
指令周期是CPU每取出并执行一条指令所需的全部时间，也即CPU完成一条指令的时间。
由于各种指令操作的功能不同，因此各种指令的指令周期是不同的，指令周期的长短主要和
指令在执行阶段的访问主存的次数和执行阶段所需要完成的操作有关。
8.3 画出指令周期的流程图，分别说明图中每个子周期的作用。
取指周期完成取指令和分析指令的操作；
间址周期是当遇到间接寻址的指令时，需访问两次存储器，第一次取出有效地址，再取出操作数，间址周期用于取操作数；
执行周期完成执行指令的操作；
中断周期是当CPU 采用中断方式实现主机与I/O 交换信息时，当有中断请求时，CPU 要进入中断响应阶段，又称中断周期。
8.5 中断周期前是什么阶段？中断周期后又是什么阶段？在中断周期CPU 应完成什么操作？
中断周期前是执行阶段，后是取指阶段。中断周期中，由中断隐指令完成： ① 保存程序断点 ② 硬件关中断
③ 将向量地址送至程序计数器（硬件向量法）或将中断识别程序入口地址送至程序计数器（软件查询法）。
8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个更能提高处理器速度，为什么？
指令流水是指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的
功能部件来完成，这样n 个部件就可以同时执行n 条指令的不同阶段，从而大大提高CPU 的吞吐率。
指令二级流水和四级流水示意图如下：
IF ，ID
EX ，WR IF ，ID
EX ，WR IF ，ID
EX ，WR
二级指令流水示意图
四级指令流水示意图
IF ID
EX WR
IF ID
EX WR
EX WR
IF ID
四级流水更能提高处理机的速度。分析如下：
假设IF 、ID 、EX 、WR 每个阶段耗时为t ，则连续执行n 条指令
采用二级流水线时，耗时为：4t+(n-1)2t=(2n+2)t 采用四级流水线时，耗时为：4t+(n-1)t=(n+3)t
在n>1时，n+3<2n+2，可见四级流水线耗时比二级流水线耗时短，因此更能提高处理
机速度。
8.9 当遇到什么情况时流水线将受阻？举例说明。
影响流水线性能的因素主要反映在两方面：访存冲突和相关问题。
① 访存冲突：取指令、取操作数和存结果都要访问存储器，若在某一时间，前后流水的若干条指令同时访存，则产生访存冲突。
② 相关问题：指程序的相近指令之间出现某种关联，使指令流水线出现停顿。例如：当下一条指令需用前一条指令的结果时，必须待前面的指令流出流水线后才能执行，包括控制相关和数据相关。
8.15 什么是中断？设计中断系统需考虑哪些主要问题？P194/P360
计算机在执行程序的过程中，当出现异常情况或特殊情况请求时，计算机停止现行程序的运行，转向对这些现异常情况或特殊情况请求的处理，处理结束后再回到现行程序的的间断处，继续执行原程序，这就是“中断”。
1.各中断源如何向CPU提出中断请求。
2.当多个中断源同时提出中断请求时，中断系统如何确定优先响应哪个提出中断请求
3.CPU在什么条件、什么时候、以什么方式来响应中断。
4.CPU响应中断后如何保护现场。
5.CPU响应中断后，如何停止原程序的执行而转入中断服务程序的入口地址。
6.中断处理结束后，CPU如何恢复现场，如何返回到原程序的间断处。
7.在中断处理过程中又出现了新的中断请求，CPU该如何处理。
8.25 某机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0→L1
→L2→L3→L4，现要求中断处理次序改为L1→L3→L4→L0→L2，根据下示格式，写出各中断源的屏蔽字。
各中断源屏蔽状态见下表：
表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。
8.27 设某机有3个中断源，其优先级按1→2→3降序排列。假设中断处理时间均为τ，在下图所示的时间内共发生5次中断请求，图中①表示1级中断源发出中断请求信号，其余类推，画出CPU执行程序的轨迹。
CPU执行程序的轨迹图见下页：
CPU执行程序的轨迹图
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理精彩试题集(含问题详解)
计算机组成原理试题一 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 A．1．1100B．1．1010 C．1．0101D．1．1000 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
计算机组成原理经典复习题集锦附答案
计算机组成原理复习题 一、填空题 1.用二进制代码表示的计算机语言称为（机器语言），用助记符编写的语言称为（汇编语言）。 2. 计算机硬件由（控制单元）、（运算器）、（存储器）、输入系统和输出系统五大部件组成。 3.十六进制数CB8转换成二进制数为（110010111000）。 4.某数x的真值-0.1011B，其原码表示为（ 1.1011）。 5.在浮点加减法运算过程中，在需要（对阶）或（右规）时，尾数需向右移位。 6.指令通常由（操作码）和（地址码）两部分组成。 7.要组成容量为4K*8位的存储器，需要（8）片4K×1位的芯片并联，或者需要（4）片1K×8位的芯片串联。 8. 中断处理过程包括（关中断）、（保护现场）、（执行中断服务程序）、（恢复现场）和（开中断）阶段。 9.操作数寻址方式包括（直接寻址）、（间接寻址）、（立即寻址）、（隐含寻址）、（寄存器寻址）、（寄存器间接寻址）、（基址寻址）等。 10.动态RAM的刷新包括（分散刷新）、（集中刷新）和（异步刷新）三种方式。 11.高速缓冲存储器的替换算法有（先进先出）和（近期最少使用）。 12.影响流水线性能的因素有（数据相关）、（控制相关）和（资源相关）。 13.主存储器容量通常以KB为单位，其中1K=（），硬盘的容量以GB为单位，其中1G=（）。 14.主存储器一般采用（动态RAM）存储器，CACHE采用（静态RAM ）存储器。 15.世界上第一台计算机产生于（1946 ）年，称为（ENIAC）。 16. I/O的编址可分为（不统一编址）和（统一编址），前者需要单独的I/O指令，后者可通过（访存）指令和设备交换信息。 17.CPU从主存取出一条指令并执行该指令的全部时间叫做（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（时钟周期）。 18.计算机中各个功能部件是通过（总线）连接的，它是各部件之间进行信息传输的公共线路。 19.浮点数由（阶码）和（尾数）两部分构成。 20.禁止中断的功能可以由（中断允许触发器）来完成。 21.指令的编码中，操作码用来表明（所完成的操作），N位操作码最多表示（2^N ）中操作。 22.静态RAM采用（双稳态触发器）原理存储信息，动态RAM采用（电容）原理存储信息。 23.典型的冯·诺依曼计算机是以（运算器）为核心的。 24.计算机硬件由（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五大部件组成。 25.系统总线按系统传输信息的不同，可分为三类：（地址）、（控制）、（数据）。 26.数x的真值-0.1011，其原码表示为（ 1.1011 ），其补码表示为（ 1.0101 ）。 27.Cache称为（高速缓冲）存储器，是为了解决CPU和主存之间（速度）不匹配而采用的一项重要的硬件技术。 28.浮点运算器由（尾数）运算器和（阶码）运算器组成。 29.计算机系统中的存储器分为：（主存）和（辅存）。在CPU执行程序时，必须将指令存放在（主存）中，即（辅存）不能够直接同CPU交换信息。
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理试题及答案
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
计算机组成原理经典复习题集锦(附答案)知识讲解
计算机组成原理经典复习题集锦(附答案)
计算机组成原理复习题 一、填空题 1.用二进制代码表示的计算机语言称为（机器语言），用助记符编写的语言称为（汇编语言）。 2. 计算机硬件由（控制单元）、（运算器）、（存储器）、输入系统和输出系统五大部件组成。 3.十六进制数CB8转换成二进制数为（110010111000）。 4.某数x的真值-0.1011B，其原码表示为（ 1.1011）。 5.在浮点加减法运算过程中，在需要（对阶）或（右规）时，尾数需向右移位。 6.指令通常由（操作码）和（地址码）两部分组成。 7.要组成容量为4K*8位的存储器，需要（8）片4K×1位的芯片并联，或者需要（4）片1K×8位的芯片串联。 8. 中断处理过程包括（关中断）、（保护现场）、（执行中断服务程序）、（恢复现场）和（开中断）阶段。 9.操作数寻址方式包括（直接寻址）、（间接寻址）、（立即寻址）、（隐含寻址）、（寄存器寻址）、（寄存器间接寻址）、（基址寻址）等。 10.动态RAM的刷新包括（分散刷新）、（集中刷新）和（异步刷新）三种方式。 11.高速缓冲存储器的替换算法有（先进先出）和（近期最少使用）。 12.影响流水线性能的因素有（数据相关）、（控制相关）和（资源相关）。 13.主存储器容量通常以KB为单位，其中1K=（），硬盘的容量以GB为单位，其中1G=（）。 14.主存储器一般采用（动态RAM）存储器，CACHE采用（静态RAM ）存储器。 15.世界上第一台计算机产生于（1946 ）年，称为（ENIAC）。 16. I/O的编址可分为（不统一编址）和（统一编址），前者需要单独的I/O指令，后者可通过（访存）指令和设备交换信息。 17.CPU从主存取出一条指令并执行该指令的全部时间叫做（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（时钟周期）。 18.计算机中各个功能部件是通过（总线）连接的，它是各部件之间进行信息传输的公共线路。 19.浮点数由（阶码）和（尾数）两部分构成。 20.禁止中断的功能可以由（中断允许触发器）来完成。 21.指令的编码中，操作码用来表明（所完成的操作），N位操作码最多表示（2^N ）中操作。 22.静态RAM采用（双稳态触发器）原理存储信息，动态RAM采用（电容）原理存储信息。 23.典型的冯·诺依曼计算机是以（运算器）为核心的。 24.计算机硬件由（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五大部件组成。 25.系统总线按系统传输信息的不同，可分为三类：（地址）、（控制）、（数据）。 26.数x的真值-0.1011，其原码表示为（ 1.1011 ），其补码表示为（ 1.0101 ）。 27.Cache称为（高速缓冲）存储器，是为了解决CPU和主存之间（速度）不匹配而采用的一项重要的硬件技术。 28.浮点运算器由（尾数）运算器和（阶码）运算器组成。 29.计算机系统中的存储器分为：（主存）和（辅存）。在CPU执行程序时，必须将指令存放在 （主存）中，即（辅存）不能够直接同CPU交换信息。 30. 在补码加减法运算中，采用双符号位的方法（变形补码）进行溢出判断时，若运算结果中两个符号位（不同），则表明发生了溢出。若结果的符号位为（01），表示发生正溢出；若为（10 ），表示发生负溢出。 31. 使用虚拟存储器的目的是为了解决（内存空间不足）问题。
计算机组成原理试题集
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理试题及答案 (1)#精选.
计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能
三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
计算机组成原理试题
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
计算机组成原理试题(DOC)
计算机组成原理试卷１ 一、选择题（共20分，每题1分） 1．CPU响应中断的时间是_ C _____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。 2．下列说法中___c___是正确的。 A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存； C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。 3．垂直型微指令的特点是___c___。 A．微指令格式垂直表示；B．控制信号经过编码产生； C．采用微操作码；D．采用微指令码。 4．基址寻址方式中，操作数的有效地址是___A___。 A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。 5．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。 7．在运算器中不包含___D___。 A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。 8．计算机操作的最小单位时间是__A____。 A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。 9．用以指定待执行指令所在地址的是_C_____。 A．指令寄存器；B．数据计数器；C．程序计数器；pc D．累加器。 10．下列描述中____B__是正确的。 A．控制器能理解、解释并执行所有的指令及存储结果； B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C．所有的数据运算都在CPU的控制器中完成； D．以上答案都正确。 11．总线通信中的同步控制是__B____。 A．只适合于CPU控制的方式；B．由统一时序控制的方式； C．只适合于外围设备控制的方式；D．只适合于主存。 12．一个16K×32位的存储器，其地址线和数据线的总和是B______。14+32=46 A．48；B．46；C．36；D．32。 13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512k A．512K；B．1M；C．512KB；D．1MB。 14．以下__B____是错误的。（输入输出4） A．中断服务程序可以是操作系统模块；B．中断向量就是中断服务程序的入口地址； C．中断向量法可以提高识别中断源的速度； D．软件查询法和硬件法都能找到中断服务程序的入口地址。 15．浮点数的表示范围和精度取决于__C____ 。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。
计算机组成原理试卷与答案
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理试题库集及答案
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
计算机组成原理试题集含答案(8)
计算机组成原理试题集含答案第五章 a单选题 1、一般机器周期的时间是根据（A ）来规定的。 主存中读取一个指令字的时间 主存中读取一个数据字的时间 主存中写入一个数据字的时间 主存中读取一个数据字的时间 2、存放微程序的控制存储器称为：（B） 高速缓冲存储器 控制存储器 虚拟存储器 主存储器 3、以下叙述中正确描述的句子是： (A) 同一个CPU周期中，可以并行执行的微操作叫相容性微操作
同一个CPU周期中，可以并行执行的微操作叫相交性微操作同一个CPU周期中，可以并行执行的微操作叫相斥性微操作同一个CPU周期中，可以并行执行的微操作叫排他性微操作4、计算机操作的最小时间单位是：(A) 时钟周期 指令周期 CPU周期 微指令周期 5、下列部件中不属于控制器的是：(D) IR 操作控制器 PC PSW 6、同步控制是:(C) 只适用于CPU控制的方式
只适用于外围设备控制的方式 由统一时序信号控制的方式 所有指令执行时间都相同的方式 7、在CPU中跟踪指令后继地址的寄存器是：(B) MAR PC IR PSW 判断题 8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。对 9、并发性指两个或两个以上事件在同一时间间隔内发生。对 10、硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢。错 11、微程序控制器的优点：规整性、灵活性、可维护性强。对 12、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作对 13、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。对 14、时钟周期是CPU处理操作的最大时间单位。错
计算机组成原理试卷及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
计算机组成原理考研真题与解析
2009年真题 1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 2.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z为int 型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别是 A.x=0000007FH，y=FFF9H，z=00000076H B.x=0000007FH，y=FFF9H，z=FFFF0076H C.x=0000007FH，y=FFF7H，z=FFFF0076H D.x=0000007FH，y=FFF7H，z=00000076H 3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位（均含2位符号位）。若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是A. 001111100010 B. 001110100010 C. 010********* D. 发生溢出
4.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是A. 0 B. 1 C. 4 D. 6 5.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是A．1，15 B．2，15 C．1，30 D．2，30 6.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后目标地址是A. 2006H B. 2007H C. 2008H D. 2009H 7.下列关于RISC的叙述中，错误的是 A. RISC普遍采用微程序控制器 B. RISC大多数指令在一个时钟周期内完成 C. RISC的内部通用寄存器数量相对CISC多
《计算机组成原理》习题集部分参考答案.
《计算机组成原理》习题集部分参考答案 说明:这里给出了习题部分答案,仅供参考。名词解释、简答题以及论述题的答案均可以在教材以及其它参考书上找到,请各位同学自行完成。 一. 选择题(每小题2分,共20分 1. B 2. C 3. B 4. A 5. B 6. A 7. B 8.B 9.A 10.A 11. C 12. C 13. D 14. B 15. D 16. A 17. D 18. B 19. C 20. C 21. D 22. B 23. B 24. D 25. A 26. D 27. D 28. D 29. B 30. A 31. D 32. D 33. D 34.D、C 35. D 36. C 37. B 38. B 39. B 40. C 43.B 二. 填空题(每小题1分,共20分
1. 输入编码内码字模码 2. 加、减法浮点运算 3. 210 230 4. 算术运算逻辑运算 5. 程序地址 6. 存储周期存储器 7. 顺序寻址方式跳跃寻址方式8. 并行串行复用 9. 符号位数值域10.控制器运算器 11. 系统软件应用软件系统软件12.带宽单总线、双总线(或三总线。答2个即可 13. 并行空间并行时间并行14. 先进后出寄存器存储器 15. 软件系统16. 集中式分布式 17. 寄存器主存18.为计算机各部件的协调工作提供时间标志。 19. 硬、软件系统器件性能决定 20. 输入编码(或输入码内码(或机内码字模码 21. 内外存贮器指令寄存器22. 存储容量存取时间 23. 程序控制类操作数下一条指令 24. 寄存器-寄存器型寄存器-存储器型 25. 精简指令系统计算机复杂指令系统计算机26. 统一编址单独编址 27. 总线I/O设备(或输入输出设备28. 输入设备输出设备
计算机组成原理试题及答案
计算机组成原理试题及答案 一、选择题（每题3分，共36分） 1、下列数中最小的数是（）。B A （1010010）2 B （00101000）BCD C （512）8D（235）16 2、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（），最小负整数为（）。 A A +（215-1），-(215-1) B +(215-1),-（216-1） C +（214-1），-(215-1) D +(215-1), -(1-215) 3、运算器虽由许多部件组成，但核心部分是（） B A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器 4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（）来实现 C A 与非门 B 或非门 C 异或门 D 与或非门 5、立即寻址是指（） B A 指令中直接给出操作数地址 B 指令中直接给出操作数 C 指令中间接给出操作数 D 指令中间接给出操作数地址 6、输入输出指令的功能是（） C A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU与I/O设备之间的数据传送 D 改变程序执行的顺序 7、微程序控制器中，机器指令与微指令的关系是（） D A 一段机器指令组成的程序可由一条微指令来执行 B 一条微指令由若干条机器指令组成 C 每一条机器指令由一条微指令来执行 D 每一条机器指令由一段用微指令编成的微程序来解释执行 8、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（）A A 最低 B 居中 C 最高 D 都差不多 9、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（） B A 23 B 20 C 17 D 19 10、在主存和CPU之间增加Cache的目的是（）。 C A 扩大主存的容量 B 增加CPU中通用寄存器的数量 C 解决CPU和主存之间的速度匹配 D 代替CPU中寄存器工作 11、计算机系统的输入输出接口是（）之间的交接界面。 B A CPU与存储器 B 主机与外围设备 C 存储器与外围设备 D CPU与系统总线 12、在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。B A CPU与存储器 B 主机与外围设备 C 外设与外设 D CPU与主存 二、判断题（每题3分，共15分） 1、两个补码相加，只有在最高位都是1时有可能产生溢出。（×） 2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和（√） 3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。（√）