数字钟数字逻辑

数字钟的设计

一、数字钟的功能描述

（1）、计时和显示功能

采用24小时制，以十进制数字显示时、分、秒（时从00-23，分、秒从00-59）。（2）、校时功能。

当数字钟走时有偏差时，应能手动校时。

二、数字钟的设计思路

根据功能要求，整个数字钟分为计时和校时两个部分。

计时部分秒计时电路接收1Hz时基信号，进行60进制计数，计满后秒值归0，并产生1/60Hz时钟信号，分钟计时电路接收1/60Hz时钟信号，进行60进制计数，计满后秒值归0，并产生1/3600Hz时钟信号，，小时计时电路接收1/3600Hz 时钟信号，进行24小时计数，计满后小时、分、秒均归0，如此循环往复。

校时部分，采用两个瞬态按键配合实现，1号键产生单脉冲，控制数字在计时/校时/校分/校秒两种状态间转换，2号键通过控制计数使能端让时/分/秒计数器发生状态翻转发达到指定的数值。

总体原理电路如下图-1所示：

图-1数字钟的原理电路

三、采用原理图和HDL混合设计方式实现数字钟

（1）小时计时电路

小时计时电路需要24进制计数，其电路下图-2所示：

图-2 小时计时电路

该电路用两片74160（一位十进制加法计数器）采用同步连接构成24进制计数器，通过译码电路识别暂态“24”，输出低电平使计数器清零。整个计数循环为00→01→02→……→23→00→……，共有24个稳定状态。计数值采用BCD码形式，Q7-Q4表示小时的十位，Q3-Q0表示小时的个位。EN输入端当正常计数状态时接收分钟计时电路的进位输出，而在校时状态时接收校时脉冲用于控制小时值的翻转。小时计时模块的输入输出端口如下图-3所示：

图-3 小时计时电路的端口特征

（2）分钟、秒计时电路

分钟、秒计时需要60进制计数，其电路下图-4所示：

图-4 分钟计时电路

该电路用两片74160（一位十进制加法计数器）采用同步连接构成60进制计数器，通过译码电路识别暂态“59”，输出低电平使计数器清零。整个计数循环为00→01→02→……→58→59→00→……，共有60个稳定状态。计数值采用BCD 码形式，Q7-Q4表示分钟或秒的十位，Q3-Q0表示分钟或秒的个位。EN输入端当正常计数状态时接收分钟计时电路的进位输出，而在校时状态时接收校时脉冲用于控制小时值的翻转。计满进位输出端CO用于触发高一级计数器的计数动作（秒计满触发分钟的计数，分钟计满触发小时的计数）。分钟、秒计时模块的输入输出端口如下图-5所示：

图-5 分钟/秒计时电路的端口特征

（1）计时/校时的切换由模块Count_control实现，其端口特征如下图-6所示：

图-6 计时/校时切换（计数控制）端口特征

期中，Func_sel输入端接收功能脉冲输入，维护内部一个模4计数器，以此控制数字钟在计时/校时/校分/校秒四种状态间转换；Setn输入端接收校时脉冲，负脉冲有效，每收到1个校时脉冲，对应的计数单元（时单元或分单元或秒单元）计数加1；Sec_co输出由秒计数单元的进位提供，Min_co输入输出由秒计数单元的进位提供；Sec_sn、Min_en、Hour_en提供三个计数单元所需要的使能信号（由此模块的内部逻辑在前级进位输出和校时脉冲之间作二选一）。计数单元功能选择及相应信号的定义如下表-1 所示：

表-1 计数单元功能选择表

内部模4计数状

当前功能Sec_en取值Min_co取值Hour_en取值态Q1 Q0

00 计数高电平秒单元进位分单元进位

01 调时低电平低电平校时脉冲

10 调分低电平小时脉冲低电平

11 调秒小时脉冲低电平低电平Count_control模块的AHDL源码如下：

subdesign count_control

(

func_sel:input;

setn:input;

sec_co,min_co:input;

sec_en,min_en,hour_en:output;

)

variable

q[1..0]:dff;

begin

q[].clk=func_sel;

q[]=q[]+1;

if(q[]>3)then q[]=0;

end if;

case q[]is

when 0=>sec_en=vcc;

min_en=sec_co;

hour_en=min_co;

when 1=>sec_en=gnd;

min_en=gnd;

hour_en=!setn;

when 2=>sec_en=gnd;

min_en=!setn;

hour_en=gnd;

when 3=>sec_en=!setn;

min_en=gnd;

hour_en=gnd;

end case;

end;

以上述模块为基础，可以完成下图-1所示的顶层设计。下面采用扫描显示方式实现时分秒的小时，其扫描显示驱动电路如下图-7所示：

图-7 扫描显示驱动电路

期中，Select_disp根据模6计数器Counter6的输出将待显示的6位十进制结果分时送给七段译码器Deled以产生显示字形，Counter6的输出同时可以用来将显示结果在6个数码管上展开，只要时钟Clk_scan的频率合适，就可以看到完整的时分秒显示结果。

模块Counter6的AHDL源码如下（其中使用了状态机描述方法）：subdesign counter6

(

clk:input;

q[2..0]:output;

)

variable

ss:machine of bits(q[2..0])

with states

(

s0=0,

s1=1,

s2=2,

s3=3,

s4=4,

s5=5

);

begin

ss.clk=clk;

table

ss=>ss;

s5=>s4;

s4=>s3;

s3=>s2;

s2=>s1;

s1=>s0;

s0=>s5;

end table;

end;

?模块select_disp的AHDL源码如下：subdesign select_disp

(

sel[2..0]:input;

in0[3..0]:input;

in1[3..0]:input;

in2[3..0]:input;

in3[3..0]:input;

in4[3..0]:input;

in5[3..0]:input;

out[3..0]:output;

)

begin

case sel[]is

when 0=>out[]=in0[];

when 1=>out[]=in1[];

when 2=>out[]=in2[];

when 3=>out[]=in3[];

when 4=>out[]=in4[];

when 5=>out[]=in5[];

end case;

end;

?模块deled的AHDL源码如下：SUBDESIGN deled

(

num[3..0]:INPUT;

a,b,c,d,e,f,g:OUTPUT;

)

BEGIN

TABLE

num[3..0]=>a,b,c,d,e,f,g;

H"0" => 1,1,1,1,1,1,0;

H"1" => 0,1,1,0,0,0,0;

H"2" => 1,1,0,1,1,0,1;

H"3" => 1,1,1,1,0,0,1;

H"4" => 0,1,1,0,0,1,1;

H"5" => 1,0,1,1,0,1,1;

H"6" => 1,0,1,1,1,1,1;

H"7" => 1,1,1,0,0,0,0;

H"8" => 1,1,1,1,1,1,1;

H"9" => 1,1,1,1,0,1,1;

H"A" => 1,1,1,0,1,1,1;

H"B" => 0,0,1,1,1,1,1;

H"C" => 1,0,0,1,1,1,0;

H"D" => 0,1,1,1,1,0,1;

H"E" => 1,0,0,1,1,1,1;

H"F" => 1,0,0,0,1,1,1;

END TABLE;

END;

数字钟设计的层次关系如下图-8所示：

图-8 数字钟设计的层次关系图

四、软件仿真结果【截图】

A.时间从01：59：59→02：00：00的转变

B.时间从09：59：59→10：00：00的转变

C.时间从23：59：59→00：00：00的转变

五、硬件调试结果

六、设计心得与体会

通过数字钟的设计，体会到了数字逻辑理论在实际生产实践中的应用，学会了设计一个简单数字系统的全过程，熟练掌握了MAX+plus II的各种操作与应用，其中出现了各种大大小小的问题，学会了自己查找资料、查看英文版帮助文档的并解决问题的能力，体会到了研究与设计的乐趣。

学会了MAX+plus II的三种常用的逻辑设计输入方式：图形设计输入、文本设计输入、波形设计输入。当然也初步掌握了AHDL语言的基本框架，会进行简单的语言描述。

七、参考资料

【1】《数字逻辑》(第二版). 张辉宜丁刚.中国科学技术大学出版社,合肥2010 【2】《电子技术课程设计指导》[M].彭介华.高等教育出版社,1996

【3】《数字电子技术》焦素敏 .北京：清华大学出版社，2007

【4】《数字系统设计与Verlog HDL》[M].王金明杨吉斌.北京：电子工业出版社，2002

数字逻辑设计试题中文+答案

2003数字逻辑考题 一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ） 2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。 5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。 6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’ )。 7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。 8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。 9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218 ）个。 11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。 二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。 2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。 3 （ F ）一个逻辑函数的全部最小项之积恒等于1。 4 （ T ）CMOS 与非门的未用输入端应连在高电平上。 5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。 Fig.1 三 （16分） 1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F F +E D

数字逻辑课程设计数字时钟课程设计数电课程设计数字电子技术

数字逻辑课程设计 自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲 究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时 间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的

功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应 用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统， 从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路?目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择? 前言 (2) 目录 (2) 题目 (2) 摘要 (2) 关键字 (3) 设计要求 (3) 正文 (3) 1电路结构与原理图 (3) 2数码显示器 (3) 60进制计数和24进制计数 (4) 校时 (7) 振荡器 (8) 3.计算、仿真的过程和结果 (9) 鸣谢 (11) 元器件清单 (11) 参考文献 (11) 总结与体会 (11) 教师评语 (12) 数字时钟的课程设计 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前, 数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时 功能地实现?

数字逻辑精选题

逻辑代数基础 一、选择题 1. 以下表达式中符合逻辑运算法则的是 D 。 A.C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 2. 逻辑变量的取值１和０可以表示： ABCD 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是AD 。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 5.F=A B +BD+CDE+A D= AC 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 6.逻辑函数F=)(B A A ⊕⊕ = A 。 A.B B.A C.B A ⊕ D. B A ⊕ 7．求一个逻辑函数F 的对偶式，可将F 中的 ACD 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 8．A+BC= C 。 A .A + B B.A + C C.（A +B ）（A +C ） D.B +C 9．在何种输入情况下，“与非”运算的结果是逻辑0。 D A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑0。 B C D A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 二、判断题（正确打√，错误的打×） 1． 逻辑变量的取值，１比０大。（ × ）。 2． 异或函数与同或函数在逻辑上互为反函数。（ √ ）。 3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ × ）。

2011数字逻辑设计大作业题目

数字逻辑设计大作业题目 说明：以下题目任选一个，以小组形式合作完成，组内人数是2～3人，不能超过3人。 题目1：电子密码锁的设计 [设计要求] （1）设计一个开锁密码至少为4位数字（或更多）的密码锁。 （2）当开锁按扭开关（可设置8位或更多，其中只有4位有效，其余位为虚设）的输入代码等于所设密码时启动开锁控制电路，并且用绿 灯亮、红灯灭表示开锁状态。 （3）从第一个按扭触动后的5秒内若未能将锁打开，则电路自动复位并发出报警信号，同时用绿灯灭、红灯亮表示关锁状态。 （4）密码锁上带有数字时钟，当操作者开始按动按钮能进行倒计时显示。 注：附加功能根据本人能力自行添加（如：密码锁中的4位密码可以修改，等等） 题目2：乒乓球比赛模拟机的设计 乒乓球比赛模拟机用发光二极管（LED）模拟乒乓球运动轨迹，是由甲乙双方参赛，加上裁判的三人游戏（也可以不用裁判）。 [设计要求] （1）至少用8个LED排成直线，以中点为界，两边各代表参赛双方的位置，其中一个点亮的LED（乒乓球）依次从左到右，或从右到左移动，“球” 的移动速度可以调节。 （2）当球（被点亮的那只LED）移动到某方的最后一位时，参赛者应该果断按下自己的按扭使“球”转向，即表示启动球拍击中，若行动迟缓或超前，

表示未击中或违规，则对方得一分。 （3）设计甲乙双方自动记分电路，用数码管显示得分，每记满11分为一局。（4）甲乙双方各设一个发光二极管表示拥有发球权，每得5分自动交换发球权，拥有发球权的一方发球才能有效。 （5）能显示发球次数。 注：附加功能根据本人能力自行添加（如：一方得分，电路自动提示3秒，此期间发球无效，等铃声停止后方可比赛等等） 题目3：象棋快棋赛电子裁判计时器的设计 说明：象棋快棋赛规则是，红、黑双方对奕时间累计均为三分钟，超时判负。[设计要求] （1）甲乙双方的计时器为一个秒时钟，双方均用3位数码管显示，预定的初值均为三分钟，采用倒计时方式。通过按扭启动，由本方控制对方，比如甲方走完一步棋后必须按一次甲方的按键，该按键启动乙方倒计时。同理，乙方走完一步棋后必须按一次乙方的按键，该按键启动甲方倒计时。 （2）超时能发出报警判负。 （3）累计时间设置可以改变。 注：附加功能根据本人能力自行添加 题目4：出租车计费器的设计 汽车在行驶时，里程传感器将里程数转换成与之成正比的脉冲个数，然后由计数译码电路变成收费金额。每行驶1公里，里程传感器输出一个脉冲信号，即10个脉冲/公里。 [设计要求] （1）设计制作自动计费器，金额总数包括行车里程计费、等车时间计费和起步价三部分，金额用数码管显示。 （2）里程单价设2.1元/公里，等车单价为0.6元/10分钟，起步价设为5元（参考）

数字逻辑考题及答案

数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10 4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。 5、[X]反=0.1111，[X]补= 0.1111。 6、-9/16的补码为1.0111，反码为1.0110 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分） 5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分）

数字逻辑电路课程设计__数字钟

《数字逻辑》课程设计 实验报告书 题目：数字钟 姓名： 专业： 班级： 学号： 指导教师：

目录 一、设计任务要求 (3) 二、设计思想及说明 (4) 三、设计和实现过程 (4) 四、经验、体会总结 (12) 五、参考文献 (13)

一、设计任务与要求 设计任务：设计一个具有整点报时功能的数字钟 要求： 1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。 2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。 3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。 4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。 5、画出框图和逻辑电路图。 功能： 1、计时功能： 要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。 2、校时功能： 当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。 3、仿广播电台整点报时： 每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。

二、设计思想及说明 数字钟原理框图下图所示，电路一般包括以下几个部分：切换电路、时分秒计数器、校时电路、整点报时电路及星期显示电路。其基本原理是:秒计数器按“60进制”向分计数器进位，分计数器按“60进制”向时计数器进位，小时计数器按“24进制”规律计数，计数器经译码器送到显示器。计数出现误差可用校时电路进行校时，校分，并具有可整点报时功能。 电路组成框图：

如何看懂电路图【数字逻辑电路】

如何看懂电路图6－－数字逻辑电路 2009-01-22 10:35 数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电路中传递的虽然也是脉冲，但这些脉冲是用来表示二进制数码的，例如用高电平表示“ 1 ”，低电平表示“ 0 ”。声音图像文字等信息经过数字化处理后变成了一串串电脉冲，它们被称为数字信号。能处理数字信号的电路就称为数字电路。 这种电路同时又被叫做逻辑电路，那是因为电路中的“ 1 ”和“ 0 ”还具有逻辑意义，例如逻辑“ 1 ”和逻辑“ 0 ”可以分别表示电路的接通和断开、事件的是和否、逻辑推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力，所以才把它叫做逻辑电路。 由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。 数字逻辑电路的第一个特点是为了突出“逻辑”两个字，使用的是独特的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路，它们都是以晶体管和电阻等元件组成的，但在逻辑电路中我们只用几个简化了的图形符号去表示它们，而不画出它们的具体电路，也不管它们使用多高电压，是 TTL 电路还是 CMOS 电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。 数字电路中有关信息是包含在 0 和 1 的数字组合内的，所以只要电路能明显地区分开 0 和 1 ， 0 和 1 的组合关系没有破坏就行，脉冲波形的好坏我们是不大理会的。所以数字逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能，较少考虑它的电气参数性能等问题。也因为这个原因，数字逻辑电路中使用了一些特殊的表达方法如真值表、特征方程等，还使用一些特殊的分析工具如逻辑代数、卡诺图等等，这些也都与放大振荡电路不同。 门电路和触发器 （ 1 ）门电路 门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。 最基本的门电路有 3 种：非门、与门和或门。非门就是反相器，它把输入的 0 信号变成 1 ，1 变成 0 。这种逻辑功能叫“非”，如果输入是 A ，输出写成 P=A 。与门有 2 个以上输入，它的功能是当输入都是 1 时，输出才是 1 。这种功能也叫逻辑乘，如果输入是 A 、 B ，输出写成P=A·B 。或门也有 2 个以上输入，它的功能是输入有一个 1 时，输出就是 1 。这种功能也叫逻辑加，输出就写成 P=A ＋ B 。 把这三种基本门电路组合起来可以得到各种复合门电路，如与门加非门成与非门，或门加非门成或非门。图 1 是它们的图形符号和真值表。此外还有与或非门、异或门等等。

数字逻辑习题及答案.

数字逻辑习题及答案 一. 填空题 1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。 2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。 3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。 4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。 5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。 二. 选择题 1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。 a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。 a. 电压； b.电流； c. 灌电流； d. 拉电流 3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，

欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器； d. 数值比较器； e. 加法器； f. 触发器； ｇ. 计数器； h. 寄存器 4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何 上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码 5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。 a. 不确定； b. 0 ； c. 1 三. 简答题 1．分别写出（或画出）JK 、D 、T 和T ’四个触发器的特征方程、真 值表和状态转换图。 2．请分别完成下面逻辑函数的化简。 1). )DE C B A (*)E D )(C B A (F ++++++= 答：原式)DE C B A (*)]E D ()C B A ([+++++++= )DE )C B A ((*))DE )C B A ((++++++=)) C B A ()C B A ((DE DE )C B A ()C B A (+++++++++++= DE = 2). )EH D B A )(B A )(C A )(C B A (F +++++++= 答：原式的对偶式为： ) H E (ABD AB AC C AB 'F ++++= ))H E (BD B C C B (A ++++=)] H E (BD B B C [A ++++==A A )'A ()''F (===∴原式 3．请分别说明A/D 与D/A 转换器的作用，说明它们的主要技术指标， 并进一步说明在什么情况下必须在A/D 转换器前加采样·保持电路。 答：A/D 与D/A 转换器分别能够将模拟量转换成数字量与数字量转换 成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联

数字逻辑电路数字钟课程设计报告模板

江苏大学计算机学院 软件工程课程设计报告书 课程名称数字逻辑电路 课程设计总评成绩 学生姓名、学号卢江涛3100608047 学生专业班级软件工程软件1002班 指导教师姓名赵念强 一．设计目的（内容及功能） 1、能进行正常的时、分、秒计时，用动态扫描的方式显示，需用6个数码管。 （1）用M6M5进行24进制小时的显示。 （2）用M4M3进行60进制分的显示。 （3）用M2M1进行60进制秒的显示。

2、利用按键实现“校时”、“校分”和“秒清0”功能。 （1）SA：校时键。按下SA键时，时计数器迅速递增，按24小时循环，并且计满23时回到00。 （2）SB：校分键。按下SB键时，分计数器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。 （3）SC：秒清零。按下SC时，秒计数器清零。 要求按键均不产生数字跳变，因此须对“SA”、“SB”进行消抖处理。 3、能进行整点报时。 （1）在59分50、52、54、56、58秒按500Hz频率报时； （2）在59分60秒用1KHz的频率作最后一声正点报时。 4、更高要求：能进行闹时功能 （1）闹时的最小时间间隙为10分钟，闹时长度为1分钟。闹时频率可以自己设置。 （2）按下闹时按键SD后，将一个闹时时间数存入计数器内。时钟正常运行时，闹时时间和运行的时间进行比较，当比较结果相同时输出一个启动信号，触发闹时电路工作，输出音频信号。 二、设计要求 1、按自顶向下的层次化设计方法设计。 （1）顶层图 （2）消抖电路用D触发器构成，SA、SB、SC为包含抖动的输入信号，而电路的输出则是一个边沿整齐的输出信号。 （3）计时（24进制计数器），计分（60进制计数器）、计秒（60进制计数器）模块可由10进制计数器连接构成，也可用VHDL语言完成。10进制计数 器需自己设计（用VHDL语言，与所做实验74160计数器相同），不能调 用系统库。 （4）其他如分频电路、提供报时控制信号、闹时电路等模块用VHDL语言实现。数字显示采用动态扫描的方式，也可以采用VHDL编写。 以下是各类器件的底层图及vhdl描述 1.十进制计数器 （1）vhdl语言 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity ls160 is port( data:in std_logic_vector(3 downto 0); clk,ld,p,t,clr:in std_logic; count:buffer std_logic_vector(3 downto 0); tc:out std_logic); end ls160; architecture behavior of ls160 is begin tc<='1'when(count="1001"and p='1'and t='1'and ld='1'and clr='1')else'0'; cale:

第1,2 章 数字逻辑基础,逻辑门电路习题答案

第1 章数字逻辑基础 1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。要求二进制数保留小数点后4位有效数字。 （1）（19）D ；（2）（37.656）D ；（3）（0.3569）D 解： （19）D＝（10011）B＝（23）O＝（13）H （37.656）D＝（.1010）B＝（45.5176）O＝（25.A7E）H （0.3569）D＝（0.01011）B＝（0.266）O＝（0.5B）H 1.4 将下列八进制数转换成等值的二进制数。 （1）（137）O ；（2）（36.452）O ；（3）（0.1436）O 解： （137）O＝（1 011 111）B （36.452）O＝（11110. ）B （0.1436）O＝（0.001 100 011 11）B 1.5 将下列十六进制数转换成等值的二进制数。 （1）（1E7.2C）H ；（2）（36A.45D）H ；（3）（0.B4F6）H 解： （1E7.2C）H＝（1 1110 0111.0010 11）B （36A.45D）H＝（11 0110 1010. 0100 0101 1101）B （0.B4F6）H＝（0.1011 0100 1111 011）B 1.6 求下列BCD码代表的十进制数。 （1）（10101.）8421BCD ； （2）（00101.）余3 BCD ； （3）（00011.）2421BCD； （4）（01011.）5421BCD ； 解： （1000 0110 0011 0101.1001 0111）8421BCD＝（8635.97）D （1011 0110 1100 0101.1001 0111）余3 BCD ＝（839.24）D （1110 1101 0100 0011.1101 1011）2421BCD＝（8743.75）D （1010 1011 1000 1011.1001 0011）5421BCD＝（7858.63）D 1.7 试完成下列代码转换。 （1）（00011.）2421BCD = （？）余3 BCD （2）（01011.）5421BCD= （？）8421BCD 解： （1110 1101 0100 0011.1101 1011）2421BCD = （1011 1010 0111 0110.1010 1000 ）余3 BCD

数字逻辑第一次大作业

数字逻辑第一次大作业

一．“七段数码管字形发生器”真值表（支持共阴极，1亮0灭） 输入变量输出变量数码管显 示 A B C D a b c d e f g 0000 1111110 0 000 1 0110000 1 0010 110110 1 2 001 1 111100 1 3 0100 011001 1 4 010 1 101101 1 5 0110 101111 1 6 011 1 1110000 7 1000 111111 1 8 100 1 111101 1 9 1010 111011 1 A 101 1 001111 1 B 1100 1001110 C 110 1 011110 1 D 1110 100111 1 E 111 1 100011 1 F 二．卡诺图化简： A B C D a 0000 1 000 1 0 0010 1 001 1 1 0100 0 010 1 1 0110 1 011 1 1 1000 1 100 1 1 1010 1 101 1 0 1100 1 110 1 0 1110 1 AB CD 00 01 11 10 00 1 0 1 1 01 0 1 0 1 11 1 1 1 0 10 1 1 1 1 Fa=B?D?+A?BD+A B?C?+A?C+BC+A D?

111 1 1 A B C D b 0000 1 000 1 1 0010 1 001 1 1 0100 1 010 1 0 0110 0 011 1 1 1000 1 100 1 1 1010 1 101 1 0 1100 0 110 1 1 1110 0 111 1 0 A B C D c 0000 1 000 1 1 0010 0 001 1 1 0100 1 010 1 1 0110 1 011 1 1 1000 1 100 1 1 1010 1 101 1 1 1100 0 110 1 1 1110 0 111 1 0 AB CD 00 01 11 10 00 1 1 0 1 01 1 0 1 1 11 1 1 0 0 10 1 0 0 1 Fb=B?D?+B?C?+A?C?D?+A?CD+A C?D AB CD 00 01 11 10 00 1 1 0 1 01 1 1 1 1 11 1 1 0 1 10 0 1 0 1 Fc=A?C?+A?D+A?B+A B?+C?D

数字逻辑试题及答案

期数字逻辑试题A 一、填空题（共15分，每空1分） 1、分别写出逻辑函数的五种表示方法（）、（）、（）、（）、（）。２、数字逻辑电路的两大种类分别是（）电路，（）电路。 ３、( )和( )是衡量A/D转换器D/A转换器性能优劣的主要指标。 ４、消除竞争冒险的4种方法分别是（）、（）、（）、（）。 ５、５５５定时器电路提供了一个复位电平为（）和置位电平为（）。 二、选择题（共10分，每题５分） １、将（１７5）10十进制数转换为二进制数下列选择结果中正确的是（）。 A、二进制数（１１０１０１１１）2 B、二进制数（１０１１００１１）2 C、二进制数（１００１１０１０）2 D、二进制数（１０１０１１1 1）2 ２、运用摩根定理变换Y=X Q Z 的表达式，下列选择中正确的是（）。 A、Y=( X + Q + Z ) B、Y=(X + Q +Z) C、Y=(X + Q + Z) D、Y=( X + Q + Z ) 三、综合题（共２０分，每题１０分） １、对如图电路分别写出E = 0 或E = 1 时，函数F 的逻辑表达式。 ２、用图形法化简函数为最简与或式 F(A,B,C,D)=∑M(0,1,2,3,6,8)+∑D(10,11,12,13,14,15) 四、组合逻辑电路分析、设计题（共２5分，1题１０分,2题15分） １、写出下图电路（电路由四个或非门组成）输出信号的逻辑表达式，并说明其功能。 F

２、用集成译码器74LS138实现下列组合逻辑函数 Z1=AB+AB+BC Z2=AB+BC+CA 3０分，每题15分） １、一个时序逻辑电路如下图所示（由两个D触发器组成），请画出其状态图。 CP ２、用JK触发器设计一个同步、上升沿触发的四进制计数器。状态图如下 /0 /0 /0 /1

数字逻辑课程设计-数字时钟

数字逻辑课程设计实验报告 题目数字钟 姓名桂大有 班级网络工程103班 学号109074360 指导教师陆勤 完成日期2012年5月21日

数字钟的设计 1.数字钟的功能描述 (1)计时和显示功能 采用24小时计时并以十进制数字显示时、分、秒（时从00-23，分、秒从00-59）。 (2)校对动能 当数字时钟走的有偏差时，应能够手动校时。 2.数字钟的设计思路 根据功能要求，整个数字时钟分为计时和校时两大部分。 计时部分秒计时电路接收1Hz时基信号，进行60进制计数，计满后秒值归0，并产生1/60Hz时钟信号；分钟计时电路接受1/60Hz时钟信号，进行60进制计数，计满后分钟值归0，并产生1/3600Hz时钟信号，小时计时电路接收1/3600Hz时钟信号，进行24小时计数，计满后小时、分、秒皆归0，如此循环往复。 校时部分，采用两个瞬态按键配合实现，1号键产生单脉冲，控制数字钟在计时/校时/校分/校秒四种状态间切换，2号键通过控制计数使能端让时/分/秒计数器发生状态翻转以达到指定的数值。 3.系统功能模块介绍 Ⅰ.模块一：数字钟总体原理电路。 其中包含：（1）分钟、秒计时电路（２）小时计时电路（３）计时／校时的切换

Ⅱ.采用原理图和HDL混合设计方式实现数字钟 ①分钟、秒计时电路 分钟、秒计时需要60进制计数，其电路图如下所示： 该电路图用两片７４１６０采用同步连接构成６０进制计数器，通过译码电路识别稳态“５９”，输出低电平使计数器置数为０。整个技术循环为００—>０１—>０２—>…—>５８—>５９—>００—>…，共有６０个稳定状态。计数值采用ＢＣＤ码形式，Ｑ７～Ｑ４表示分钟或秒的十位，Ｑ３～Ｑ０表示分钟或秒的各位。ＥＮ输入端当正常计数状态时接收分钟计时电路的进位输出，，而在校时状态时接收校时脉冲用于控制小时值的翻转。计满进位输出端ＣＯ用于触发高一级计数器的技术动作。 ②小时计时电路(采用24时制,电路图如下所示)

《数字逻辑电路》期末大作业实验报告

大连外国语大学软件学院 1数字逻辑电路概述 数字逻辑是数字电路逻辑设计的简称，其内容是应用数字电路进行数字系统逻辑设计。电子数字计算机是由具有各种逻辑功能的逻辑部件组成的，这些逻辑部件按其结构可分为组合逻辑电路和时序逻辑电路。组合逻辑电路是由与门、或门和非门等门电路组合形成的逻辑电路;时序逻辑电路是由触发器和门电路组成的具有记忆能力的逻辑电路。有了组合逻辑电路和时序逻辑电路，再进行合理的设计和安排，就可以表示和实现布尔代数的基本运算。 数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。 （阐述数字逻辑的现状、目的、意义、功能、方法及作用）2第一种数字逻辑电路 方法原理及功能 数据选择器又称为多路开关，是一种重要的组合逻辑器件，它可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。 1、与非门实现二选一数据选择器： 用一种74SL153及门电路设计实现一位全加器，输入用三个单刀双掷开关分别代表A、B、C，输出用两个指示灯分别代表L1、L1。 设计过程与结果（描述方法的操作过程和结果，配截图详细介绍） 在元件库中单击TTL，再单击74LS系列，选中74LS153D。

仿真结果实际结果 L 1 亮单独打开开关A，B，C时； L1灯泡亮 L 2 亮任意打开两个开关； 灯泡L2亮

L 1 和 L 2 都 亮 同时打开开关A,B,C时； 灯泡L1，L2同时亮。 心得体会 经过许多次的失败，在不断尝试中选择一个适合的方式去解决问题，加强对电路的 理解。通过该实验可以培养我们的动手能力和对数字电路的理解。经检验，符合真值表， 达到数据选择的作用。74ls153为双四选一数据选择器，几多一个非门和或门可以组成 数据比较器。能更好的掌握相关芯片的知识，了解其用途。 失败电路一： 失败电路二：

数字逻辑复习题

数字逻辑复习 第一章 开关理论 考点：1.进制的转换(选择填空) 2.逻辑函数的化简 3.卡若图化简 4. 用与非门进行逻辑设计 课后试题 用布尔代数化简下列各逻辑函数表达式 9.将下列函数展开为最小项表达式 (1) F(A,B,C) = Σ(1,4,5,6,7) (2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式 （1）C AB C B BC A AC F +++= 化简得F=C (2)C B A D A B A D C AB CD B A F ++++=

F=D A B A + （3） F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14) 化简得F=D BC D C A BC A C B D C ++++ (4) F(A,B,C,D)=∑m(0,13,14,15)+∑?(1,2,3,9,10,11) 化简得F=AC AD B A ++ 11.利用与非门实现下列函数，并画出逻辑图。 F=))((D C B A ++=))((D C B A

A B C D 参考试题： 1、C A BC C A AB C B A F ++++=),,(1 (用代数法化简) 1 )1(1=+++=+++=++++=B C C A C B C A A C BC C A B A F 2、∑∑+=m d D C B A F )5,2,0()14,13,12,10,9,8,6,4(),,,(2（用卡诺图法化简） 3、用公式法化简逻辑函数：Y ＝A'BC +(A+B')C 答：Y ＝A'BC +(A+B')C ＝（A'B ）C ＋（A'B ）' C ＝C 4．什么叫组合逻辑电路中的竞争－冒险现象？消除竞争－冒险现象的常用方法有哪些？ 答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。 消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。 5、用卡诺图化简下列逻辑函数 ∑=)15,14,13,12,10,9,8,2,1,0(),,,(m D C B A F C A D F +=2

数字逻辑课程设计 数字电子钟

课程设计(综合实验)报告 题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班学号： 学生姓名： 队员姓名： 指导教师：

《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 1.4提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确

使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。 2.5学会撰写综合实验总结报告。 2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下

数字逻辑设计及应用 本科3 答案82870

. . 电子科技大学网络教育考卷（C 卷） (20 年至20 学年度第 学期) 考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____ 大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分) 1、10111012= 135 8= 5D 16= 1110011 格雷码 2、FF 16= 255 10= 001001010101 8421BCD = 010********* 余3码 3、已知某数的反码是1010101，则该数的对应的原码是 1101010 ，补码是 1101011 ； 4、逻辑运算的三种基本运算是 与或非 ； 5、一个逻辑在正逻辑系统下，表达式为B A +，则该逻辑在负逻辑系统下，表达式为 AB ； 6、逻辑式A /(B+CD /)的反演式为 A+B /(C /+D) ； 7、已知∑= )3,1,0(),,(m C B A F ,则∑=m F / （ 2,4,5,6,7 ） M ∏=（ 2,4,5,6,7 ） ； 8、请问图1-8逻辑为Y= (AB)/ ； 9、n 选1的数据选择器的地址输入的位数为 log 2n(向上取整) 位，多路输入端得个数为 n 个； 10、如果用一个JK 触发器实现D 触发器的功能，已知D 触发器的输入 信号为D ，则该JK 触发器的驱动为： J=D;K=D / ； 11、如果用一个D 触发器实现T 触发器的功能，已知T 触发器的输入信号为T ，则该D 触发器的驱动为： T ⊕Q ； 12、如果让一个JK 触发器只实现翻转功能，则该触发器的驱动为： J=K=1 ； 13、利用移位寄存器实现顺序序列信号1001110的产生，则该移位寄存器中触发器的个数为： 大于或等于3 个； 二、选择题（每题1分，共10分） 1、以下有关原码、反码和补码的描述正确的是： ①.二进制补码就是原码除符号位外取反加1； ②.补码即是就是反码的基础上再加1； ③.负数的原码、反码和补码相同； ④.正数的原码、反码和补码相同； 2、下列逻辑表达式中，与D BC C A AB F / / / 1++=不等的逻辑是： ①./ / / BC C A AB ++ ②./ ///D BC C A AB ++ ③．/ /C A AB + ④．BD C A AB ++/ / 3、已知门电路的电平参数如下：，，，，V 3.0V V 0.3V V 25.0V V 2.3V L I IH OL OH ≤≥≤≥请问其低电平的噪声容限为： ①. 0.05V ②. 0.2V ③. 2.95V ④. 2.7V 4、下列逻辑中，与/ A Y =相同的逻辑是： ①.1A Y ⊕= ②.0A Y ⊕= ③.A A Y ⊕= ④./ )A A (Y ⊕= 5、有如下所示波形图，已知ABC 为输入变量，Y 为输出变量，我们可以得到该逻辑的函数式为： ①.AC AB Y += ②.C B A Y ++= ③.C B A Y ??= ④./ / / C B A Y ++= 6、在同步状态下，下面哪种时序逻辑器件的状态更新仅仅发生在时钟触发沿来临的瞬间，并且状态更新的依据也仅仅取决于当时的输入情况： ①.锁存器 ②.电平触发的触发器 ③.脉冲触发的触发器 ④.边沿触发的触发器器 7、或非门所构成的SR 触发器的输入为S 和R ，则其工作时的约束条件为： ①.1R S =+ ②.0R S =? ③.0R S / / =+ ④.R S = 8、要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为： ①.8 ②.4 ③.3 ④.2 9、下面的电路，属于组合逻辑的电路是： ①.串行数据检测器 ②.多路数据选择器 ③.顺序信号发生器 ④.脉冲序列发生器 10、下面哪些器件不能够实现串行序列发生器 ①.计数器和组合门电路 ②.数据选择器和组合门电路 ③.移位寄存器和组合门电路 ④.触发器和组合门电路 姓名__________________ 专业名称__________________ 班号________________学号__________________教学中心_________________ …………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … …………………… 图1-8 图2-5

数字逻辑电路课程设计数字钟

数字逻辑课程设计 数字钟 姓名： 学号： 班级：物联网工程131班 学院：计算机学院 2015年10月10日

一、任务与要求 设计任务：设计一个具有整点报时功能的数字钟 要求： 1、显示时、分、秒的十进制数字显示，采用24小时制。 2、校时功能。 3、整点报时。 功能： 1、计时功能： 要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。 2、校时功能： 当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。 3、整点报时： 每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。 二、设计方案 电路组成框图： 主体电路 扩 展 电 路时显示器 时译码器 时计数器 分显示器 分译码器 分计数器 校时电路 秒显示器 秒译码器 秒计数器 定时控制 仿电台报时 报整点时数

数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时和报时。利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。秒、分、时之间采用同步级联的方式。开关S1和S2分别是控制分和时的校时。报时功能在此简化为小灯的闪烁，分别在59分51秒、53秒、55秒、57秒及59秒时闪烁，持续的时间为1秒。 三、设计和实现过程 1.各元件功能 74LS160：可预置BCD异步清除器，具有清零与置数功能的十进制递增计数器。 74LS00：二输入端四与非门 74LS04：六反相器 74LS08：二输入端四与门 74LS20：四输入端双与非门 2.各部分电路的设计过程 （1）时分秒计数器的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 秒/分钟显示电路：由于秒钟与分钟的都是为60进制的，所以它们的电路大体上是一样的，都是由一个10进制计数器和一个6进制计数器组成；有所不同的是分钟显示电路中的10进制计数器的ENP和ENT引脚是由秒钟显示电路的进位信号控制的。 分和秒计数器都是模M=60的计数器，其计数规律为00—01—…—58—59—00…。可选两片74LS160设计较为简单。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。可选两片74LS160设计。