FPGA四路电子抢答器设计
课程设计报告
专业班级
课程 FPGA/CPLD原理及应用题目四路电子抢答器设计学号
姓名
同组人
成绩
2013年5月
一、设计目的
1.进一步掌握QUARTUSⅡ软件的使用方法；
2.会使用VHDL语言设计小型数字电路系统；
3.掌握应用QUARTUSⅡ软件设计电路的流程；
4.掌握电子抢答器的设计方法。
二、设计要求
1.系统总体设计
（1）设计一个可以容纳四组参赛队进行比赛的电子抢答器。
（2）具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，显示器显示出抢答者的组别。同时，电路处于自锁存状态，使其他组的抢答器按钮不起作用。
（3）具有计时功能。在初始状态时，主持人可以设置答题时间的初始值。在主持人对抢答组别进行确认，并给出倒计时记数开始信号以后，抢答者开始回答问题。此时，显示器从初始值开始倒计时，计到0时停止计数，同时扬声器发出超时警报信号。若参赛者在规定的时间内回答完问题，主持人可以给出计时停止信号，以免扬声器鸣叫。
（4）具有计分功能。在初始状态时，主持人可以给每组设置初始分值。每组抢答完毕后，由主持人打分，答对一次加1分，答错一次减1分。
（5）设置一个系统清除开关，该开关由主持人控制。
（6）具有犯规设置电路。超时抢答者，给予鸣喇叭警示，并显示规范组别。
2.设计方案
系统的输入信号有：各组的抢答按钮A、B、C、D，系统允许抢答信号STA，系统清零信号RST，计分时钟信号CLK，加分按钮端ADD、en，减分端SUB、sta，计时使能端en时钟信号clk,复位rst；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口可用a1、b1、c1、d1表示，四个组抢答时的计时数码显示控制信号，抢答成功组别显示的控制信号，各组计分显示的控制信号。整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块，其他功能模块（输出显示模块）。
3.如图为流程图：
开始→抢答→抢答鉴别→回答→加减分数→显示↑↑
倒计时倒计时
犯规抢答或抢答后答题时间超时鸣喇叭警告。
4. 抢答器的顶层原理图设计
:
三、详细设计
（一）抢答鉴别及锁存模块
抢答队伍共分为四组A,B,C,D。当主持人按下STA键后，对应的start 指示灯亮，四组队伍才可以按抢答键抢答，即抢答信号A,B,C,D输入电路中后，通过判断是哪个信号最先为‘1’得出抢答成功的组别1，2，3或4组，将组别号输出到相应端A1,B1,C1,D1,并将组别序号换算为四位二进制信号输出到STATES[3..0]端锁存，等待输出到计分和显示单元。同时RING端在有成功抢答的情况下发出警报。其模块如下：
抢答鉴别模块
1抢答鉴别及锁存源程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity qdjb is
port(STA,RST:in std_logic;
A,B,C,D:in std_logic;
A1,B1,C1,D1,START:out std_logic;
STATES:out std_logic_vector(3 downto 0));
end qdjb;
architecture one of qdjb is
signal sinor,ringf,tmp,two:std_logic;
begin
sinor<=(A XOR B) XOR (C XOR D);
two<=A and B;
process(A,B,C,D,RST,tmp)
begin
if RST='1' then
tmp<='1';
A1<='0'; B1<='0'; C1<='0';
D1<='0';START<='0';STATES<="0000";
elsif tmp='1' then
if STA='1' then
START<='1';
if (A='1'AND B='0'AND C='0'AND D='0' ) then
A1<='1'; B1<='0'; C1<='0'; D1<='0'; STATES<="0001";
tmp<='0';
ELSIF (A='0'AND B='1'AND C='0'AND D='0') THEN
A1<='0'; B1<='1'; C1<='0';
D1<='0';STATES<="0010";tmp<='0';
ELSIF (A='0'AND B='0'AND C='1'AND D='0') THEN
A1<='0'; B1<='0'; C1<='1'; D1<='0'; STATES<="0011";
tmp<='0';
ELSIF (A='0'AND B='0'AND C='0'AND D='1') THEN
A1<='0'; B1<='0'; C1<='0'; D1<='1';
STATES<="0100";tmp<='0';
else tmp<='1';STATES<="0000";
end if ;
ELSE START<='0';
END IF;
end if;
end process;
end one;
（二）计分模块
在计分器电路的设计中，按照一般的设计原则，按一定数进制进行加减即可，但是随着计数数目的增加，但由于实验板上数码管数目的限制在，每组都猜用十进制数计分，这种电路连线简单方便。
clr为复位端，将计分起始分数设为3。CHOS[3..0]端功能是锁存已抢答成功的组别序号，当接加分按钮ADD后，将给CHOS[3..0]所存的组别加分。每按一次加1分，每组的分数将在对应的数码管上显示。
计分模块
1、计分模块源程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY jf IS
PORT(chos : in STD_LOGIC_VECTOR (3 downto 0);
CLK: IN STD_LOGIC;
en : IN STD_LOGIC;
sta : IN STD_LOGIC;
ADD: IN STD_LOGIC;
SUB: IN STD_LOGIC;
A: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
B: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
C: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
D: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
);
END jf;
ARCHITECTURE ART OF jf IS
SIGNAL AA: STD_LOGIC_VECTOR(3 DOWNTO 0);--SIGNAL
SIGNAL BB: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL CC: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL DD: STD_LOGIC_VECTOR(3 DOWNTO 0);
signal q0:std_logic;
signal n:integer range 0 to 3;
signal i:std_logic;
BEGIN
POR1:PROCESS(ADD,SUB)
BEGIN
i <= add or sub;
if clk'event and clk='1'
then
if i='0' then q0<='0';
n<=0;
elsif n<=3 and i='1' then
q0<=not q0;
n<=n+1;
else q0<='0';
end if;
end if;
IF(q0'EVENT AND q0='1') THEN
IF( ADD='1' AND SUB='1') THEN
AA<="0101"; BB<="0101"; CC<="0101"; DD<="0101";--赋初值均为5
ELSIF(ADD='1' AND SUB='0') THEN
if en='1' then
IF(chos="1000") THEN
AA<=AA+"0001"; BB<=BB; CC<=CC; DD<=DD;
ELSIF(chos="0100") THEN
AA<=AA; BB<=BB+"0001"; CC<=CC; DD<=DD;
ELSIF(chos="0010") THEN
AA<=AA; BB<=BB; CC<=CC+"0001"; DD<=DD;
ELSIF(chos="0001") THEN
AA<=AA; BB<=BB; CC<=CC; DD<=DD+"0001";
ELSE
AA<=AA; BB<=BB; CC<=CC; DD<=DD;
END IF;
end if; --加分程序
elsIF(SUB='1' AND ADD='0') THEN
if sta='1' then
IF(chos="1000") THEN
AA<=AA-"0001"; BB<=BB; CC<=CC; DD<=DD;
ELSIF(chos="0100") THEN
AA<=AA; BB<=BB-"0001"; CC<=CC; DD<=DD;
ELSIF(chos="0010") THEN
AA<=AA; BB<=BB; CC<=CC-"0001"; DD<=DD;
ELSIF(chos="0001") THEN
AA<=AA; BB<=BB; CC<=CC; DD<=DD-"0001";
ELSE
AA<=AA; BB<=BB; CC<=CC; DD<=DD;
END IF;
end if;
ELSE
AA<=AA; BB<=BB; CC<=CC; DD<=DD;
END IF;
ELSE
AA<=AA; BB<=BB; CC<=CC; DD<=DD;
END IF;
A<=AA; B<=BB; C<=CC; D<=DD;
END PROCESS;
END ARCHITECTURE ART;
（三）计时模块
本系统中的计时器电路既有计时初始值的预置功能，又有减计数功能，功能比较齐全。其中将初始值设置为9秒，clk为时钟信号，EN端为高电平后开始计时，rst为复位端，操作简洁。其模块如下：
计时模块
1.计时源程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity cnt is
port(clk,en,rst:in std_logic;
ring:out std_logic;
data:out std_logic_vector(3 downto 0));
end cnt;
architecture bhv of cnt is
signal a:std_logic_vector(3 downto 0);
begin
process(clk)
begin
if rst='1' then
a<="1001";ring<='0';
elsif clk'event and clk='1' then
if en='1' then
a<="1001"; a<=a-1;
if a="0000" then
a<="0000";ring<='1';
end if;
end if;
end if;
end process;
data<=a;
end bhv;
（四）位选显示模块
用于将抢答鉴别模块抢答成功的组别和计时器的时间进行显示，。其模块如下：
1.位选模块源程序
library ieee;
use ieee.std_logic_1164.all;
USE ieee.std_logic_UNSIGNED.all;
entity seltime is
port(clr,clk: in std_logic;
dain0,dain1,dain2,dain3,dain4,dain5: in std_logic_vector(3 downto 0);
sel: out std_logic_vector(2 downto 0);
daout:out std_logic_vector(3 downto
0));
end seltime;
architecture a of seltime is
signal temp:integer range 0 to 5;
begin
process(clk)
begin
if (clr='1') then
daout<="0000";
sel<="000";
temp<=0;
elsif (clk='1'and clk'event) then
if temp=5 then temp<=0;
else temp<=temp + 1;
end if;
case temp is
when 0=>sel<="000";daout<=dain0;
when 1=>sel<="001";daout<=dain1;
when 2=>sel<="010";daout<=dain2;
when 3=>sel<="011";daout<=dain3;
when 4=>sel<="100";daout<=dain4;
when 5=>sel<="101";daout<=dain5;
end case;
end if;
end process;
end a;
2.显示模块源程序
library ieee;
use ieee.std_logic_1164.all;
entity deled is
port(num:in std_logic_vector(3 downto 0);
led:out std_logic_vector(6 downto 0));
end deled ;
architecture a of deled is
begin
process(num)
begin
case num is
when"0000"=>led<="0111111";-----------3FH when"0001"=>led<="0000110";-----------06H when"0010"=>led<="1011011";-----------5BH when"0011"=>led<="1001111";-----------4FH when"0100"=>led<="1100110";-----------66H when"0101"=>led<="1101101";-----------6DH when"0110"=>led<="1111101";-----------7DH when"0111"=>led<="0100111";-----------27H when"1000"=>led<="1111111";-----------7FH when"1001"=>led<="1101111";-----------6FH when others=>led<="0000000";-----------00H end case;
end process;
end a;
四、仿真分析
1.抢答鉴别及锁存波形仿真：
2.计分模块波形仿真：
3.计时模块波形仿真:
四、实习总结
通过对Quartus软件仿真，证明了本产品在实际运用中的正确性，完全可以实现预期任务的要求，在有一组信号抢答成功后数码管显示相应的组别，在两组或两组以上信号同时抢答时视抢答无效。且计分器在实现计分功能时能够准确记录每组的成绩并将分数通过对应的数码管呈一位数显示，计时器在按下计时开始按钮后可以从9秒倒计时并通过译码器实时显示计时结果。如果在9秒时间内无人抢答，系统将发出警报，由小灯显示。
但是该设计仍有需要改进的地方：
1.在抢答鉴别模块中，只有当主持人按下抢答信号时，各小组才能开始抢答，并显示组号及对应的小灯。而当主持人没有按下抢答信号时，各组抢答无效，因此需要完善。
2．在计分模块中，只有当每组抢答正确时加一分，而抢答错误时，没进行设计减分功能，这是我们在这次设计中最大的不足，因此需要改进。
五、实习心得与体会
经过二周的EDA实验，我们通过不懈努力，成功地设计出了四路电子抢答器。因为对EDA技术及Quartus软件的相关知识知道的不够深入，在设计过程中我们遇到了很多困难，但通过我们从网上，图书馆找一些相关资料及根据自己的能力，我们最终完成了设计任务。是我们在这次实习的过程中都受益匪浅。
我们根据自己的设计思路，采用层次化结构化设计，将此项设计任务分成若干模块，规定每一模块的功能和各模块之间的接口，然后再将各模块合起来进行调试，虽然与设计要求有点区别，但终于调试成功。在这次设计中，应该
说从功能的实现到流程图的绘制，从程序的编写到程序的检查，从程序的调试到实验报告的写作，其间每一个过程都凝聚着我们的辛苦和汗水。
课程设计虽然结束了，但是我们还有很多的事情要做，对仍然不熟悉或不了解的知识点我们要尽快的去学习了解，对课程设计中出现的问题我们还要去认真的分析研究。还有我们还需要去增强自己的动手能力，去不断的锻炼，只有这样该课程设计才能发挥最大的作用。
这次实验使我们对VHDL语言编程和QuartusII的使用有了更深层次的感性和理性认识；培养和锻炼我们的实际动手设计的能力。使我们的理论知识与实践充分地结合，作到不仅具有专业知识，而且还具有较强的实践动手能力，能分析问题和解决问题的高素质人才，为以后的顺利就业作好准备。
经过这次实验，我们有了很深刻的体会。首先，要学好书本上的基本知识，掌握常用编程语句，这样在设计中才会游刃有余，得心应手。其次，在遇到困难时要勇于面对，不会时请教老师和同学，其实只要有耐心，细心操作，一切困难都将迎刃而解。
四路抢答器课程设计报告
四 路 抢 答 器 设 计 实 验 报 告 信息科学技术学院自动化*班 ****
四路抢答器设计实验报告 一、设计任务： 1、巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能 力。 2、养成根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力。 3、通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、 调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。 4、学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行 数字电子电路实验的基本技能。 二、技术指标 抢答器是一种具有优先输出的电子电路。它的基本功能是，在四组参赛的情况下，首先抢答者发出抢答信号，此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后，电路才自动恢复到各组又可均等抢答的状态中。 1、设计一个可供4人进行的抢答器。 2、系统设置复位按钮，按动后，重新开始抢答。
3、抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号，同时发出音响。并且不出现其他抢答者的序号，这样其它选手无法再抢答，达到抢答目的。 4、抢答器具有定时抢答功能，本抢答器的时间设定为10秒，当主持人启动“开始”开关后，定时器开始减计。 5、设定的抢答时间，选手可以抢答，这时定时器开始工作，显示器上显示选手 的和抢答时间。并保持到主持人按复位键。 6、当设定的时间一到，而无人抢答时，本题报废，选手们无法再抢答，同时扬 声器报警发出声音，定时器上显示0。 三、元件清单：
4路抢答器数字电路课程设计
课题名称：数显抢答器的设计
数字电子课程设计任务书
目录 1绪论 1.1 摘要 (4) 1.1 设计题目：抢答器电路设计 (4) 1.2 设计任务和要求 (4) 1.3 方案比较 (4) 2系统总体方案及硬件设计 (5) 2.1 系统总体方案 (5) 2.2 硬件设计 (6) 3软件设计 (12) 3.1 单元电路设计 (12) 3.1.1 抢答电路 (12) 3.1.2 定时电路 (14) 3.1.3 报警电路 (15) 3.1.4 时序控制电路 (15) 4课程设计体会 (17) 5参考文献 (18)
摘要 随着我国经济和文化事业的发展，在很多竞争场合要求有快速公正的竞争裁决，例如证券、股票交易及各种智力竞赛等。在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来更加困难。本文介绍了一种利用数字电路实现的抢答系统，具有很强的实用性。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。经过布线、焊接、调试等工作后数字抢答器成形。
电子产品设计之四路抢答器的设计
《电子产品设计》 设计报告 设计时间： 2010年11月 班级： 09网络工程4班姓名： 报告页数： 7页
广东工业大学课程设计报告 设计题目四路抢答器的设计 学院计算机学院专业 09网络工程班 4班 学号姓名 (合作者____号____)成绩评定_______ 教师签名_______
一、设计任务和要求 1.设计任务 （1）设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器鸣响。选手抢答时，数码显示选手组号，同时蜂鸣器鸣响，倒计时停止。 （2）分组： A负责抢答控制电路和定时电路。 B负责第一信号鉴别电路和核心控制电路。 2.设计要求 （1）4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 （2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。 （3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时（15秒）抢答的功能。 （4）当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响。参赛选手在设定时间（15秒）内抢答有效，抢答成功，扬声器响，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 (6)用石英晶体振荡器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。 二、总体方案选择 本设计电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经3线8段译码器将数字显示在显示器上同时产生音响。系统原理框图如下： 图1 四人智力竞赛抢答器框图
角度传感器应用电路设计
磁阻式传感器KMZ41的特点： 内部包含有两个有磁阻构成的、位置成正交的、独立的电桥（Wheatstone Bridge）。其内部结构如下图所示： 将KMZ41置于有X轴、Y轴构成的平面上，当旋转磁场强度变化时，KMZ41就会产生两路正弦输出的信号，两信号的相位差就代表芯片轴向与磁场方向的夹角a，输出信号波形如下图所示： 图1 图2 图1为KMZ41产生的两路正弦输出信号；图2为芯片轴向与磁场方向的夹角。UZZ9001的内部结构与工作原理： UZZ9001的芯片内部包括A/D转换器1和A/D转换器2、滤波器、算法逻辑、SPI接口、时钟振荡器、；逻辑控制及复位等。UZZ9001Y与KMZ41连接，能够将磁阻式传感器KMZ41输出的两个有相位差的正弦信号转换成数字信号输出，与微控制器配套构成一个角度测量系统。 *
角度传感器部分设计： 方案一 由UZZ9000和KMZ41构成的角度检测电路： UZZ9000为线性电压输出式角度传感器调理器电路，输出电压与被测角度信号成正比；测量角度的范围是0~180°，且在0~100°范围内；测量误差小于±0.45°分辨力达0.1°；测量范围和输出零点均可调节；电源电压范围为+4.5~+5.5V；电源电流为10mA；工作温度范围是-40~+150℃。 由UZZ9000和KMZ41构成的电压输出式角度检测电路如图所示。改变R2和R3的比值，可以调节传感器1的偏移量；改变R4和R5的阻值，可以调节传感器2的偏移量；改变R6和R7的比值，可以调节零点偏移；改变R8和R9的比值；可以调节测量角度范围。电阻R2~R9可以采用电位器代替。电路输出电压送至数字电压表或者微控制器系统，即可显示出被测角度值。该电路可广泛用于发动机凸轮/曲轴速度及位置检测、节流阀控制、转向操作控制、汽车中的ABS系统等领域。 注：1.设置角度范围。在UZZ9000的引脚端13加上不同的外部电压可以选择0~30到0~180共16个不同的角度范围。
单片机的四路电子抢答器设计
目录 1设计要求与功能 (4) 1.1设计基本要求 (4) 2 硬件设计 (4) 2.1控制系统及所需元件 (4) 2.2抢答器显示模块 (5) 2.3 电源方案的选择 (6) 2.4 抢答器键盘的选择 (6) 2.5蜂鸣器模块 (7) 2.6外部振荡电路 (7) 3 程序设计 (7) 3.1程序流程图 (7) 3.2系统的调试............................................... (9) 3.3 焊接的问题及解决 (10) 4总结 (10) 附录C程序 (11)
一设计要求与功能 1.1设计基本要求 （1）抢答器同时供4名选手或4个代表队比赛使用，分别用4个按钮K1～K4表示。 （2）设置裁判开关k5和清零开关k6，该开关由主持人控制，当主持人按下k6，系统复位，预备抢答，当主持人按下总控制控制开关k5，开始抢答； （3）抢答器具有定时抢答功能，抢答时间为倒计时15秒。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的提示声响，声响持续的时间0.5秒左右，当计时小于5秒后，每减少一秒，便报警一次以提示选手。 （4）抢答器具有锁存功能，参赛选手在设定的时间内进行抢答，抢答有效，蜂鸣器发声，计时停止，数码管上显示选手的编号和时间，选手相应的信号灯被点亮，其他选手再抢答时无效。 （5）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答。等待下一轮抢答。 。 二硬件设计 2.1控制系统及所需元件 控制系统主要由单片机应用电路、存储器接口电路、显示接口电路组成。其中单片机STC89C52是系统工作的核心，它主要负责控制各个部分协调工作。 所需元件：该系统的核心器件是 STC89C52。各口功能： P0.0-P0.3 是数码管的位选口； P2.0-P2.7是数码管的段选口，为其传送段选信号； P1.0-P1.3是4组抢答信号的输入口； P1.4、P1.5由裁判控制,分别是抢答开始\复位功能键； P1.6为蜂鸣器的控制口； P3.4-P3.7为选手信号灯输出口； 在其外围接上电复位电路、数码管电路、LED发光二极管、按键电路及扬声器电路。 电子抢答器用单片机来设计制作完成的，由于其功能的实现主要是通过软件
四路竞赛抢答器设计
四路竞赛抢答器设计与仿真。 一、设计题目：四路竞赛抢答设计与仿真 二、设计要求 设计并仿真能容纳四组参赛队参赛的声光显示抢答器，要求： 1）主持人按下复位后，允许开始抢答， 2）有人抢答成功，即发出光、声报警信号，并封锁其他参赛队抢答信号的输入 主要器件 1）74LS175、74LS04； 2）发光二极管、蜂鸣器、三极管等。
三、题目分析 为达到设计要求可以有两种方案可以选择 方案1：采用CD4511芯片作为抢答信号的触发、锁存和译码输出。这样虽然比较简便，但实际在实现锁存功能时比较繁琐难实现。 方案2：采用集成4D触发器来完成抢答部分。虽然元件较多，但在实现锁存功能时可以简单的实现。 经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案2。然后利用软件Multisim来进行仿真调试，再进行逐步改进。智力竞赛是在竞赛中分成几组参加，我设计的为四组，这时针对主持人提出的问题，各组一般进行抢答，对于抢答，需要一种逻辑电路抢答器作为裁判员。先由主持人控制主电路，各组再进行抢答，优先抢答者抢到并回答问题解除抢答信号后，电路才恢复下一次抢答。 以下是我设计的智力竞赛抢答器的主要设计思路：主持人控制开关接地与四组开关接5V 电压，我集成4D触发器74LS175，起到优先抢答的作用。利用当其中一组抢答即对应的开关关闭，对应的锁存输入端为高电平，对应的输出端也为高电平，经过与门，实现锁存功能。这样，当一组抢答时其它组就被屏蔽了。举个例子来说，若一组得到抢答权，则由于接上电压该组输出高电压，又由于锁存器的锁存原因，其它二组，三组，四组输出的为低电平，与一组相连的发光二极管会发光，同时通过或非门与报警电路相连，使之发出连续响声。因为由两个或门与译码器连接，译码器是输入高电平有效，而第一组输出高电平时，对应的LED 亮，说明改组拥有回答问题的权利。当主持人的控制开关复位时，各组的抢答者就开始抢答，当主持人的控制开关清零复位时，开始下一轮抢答。 以上就是我设计的竞赛抢答器的设计思路。
传感器应用电路设计.
传感器应用电路设计 电子温度计 学校：贵州航天职业技术学院 班级：2011级应用电子技术 指导老师： 姓名： 组员：
摘要 传感器（英文名称：transducer/sensor）是一种检测装置，能感受到被测量的信息，并能将检测感受到的信息，按一定规律变换成为电信号或其他所需形式的信息输出，以满足信息的传输、处理、存储、显示、记录和控制等要求。它是实现自动检测和自动控制的首要环节。 本文将介绍一种基于单片机控制的数字温度计。在件方面介绍单片机温度控制系统的设计,对硬件原理图做简洁的描述。系统程序主要包括主程序、读出温度子程序、温度转换命令子程序、计算温度子程序、显示数据刷新子程序。软硬件分别调试完成以后，将程序下载入单片机中，电路板接上电源，电源指示灯亮，按下开关按钮，数码管显示当前温度。由于采用了智能温度传感器DS18B20，所以本文所介绍的数字温度计与传统的温度计相比它的转换速率极快，进行读、写操作非常简便。它具有数字化输出，可测量远距离的点温度。系统具有微型化、微功耗、测量精度高、功能强大等特点，加之DS18B20内部的差错检验，所以它的抗干扰能力强，性能可靠，结构简单。 随着科技的不断发展，现代社会对各种信息参数的准确度和精确度的要求都有了几何级的增长，而如何准确而又迅速的获得这些参数就需要受制于现代信息基础的发展水平。在三大信息信息采集(即传感器技术)、信息传输(通信技术)和信息处理(计算机技术)中，传感器属于信息技术的前沿尖端产品，尤其是温度传感器技术，在我国各领域已经引用的非常广泛，可以说是渗透到社会的每一个领域，人民的生活与环境的温度息息相关，在工业生产过程中需要实时测量温度，在农业生产中也离不开温度的测量，因此研究温度的测量方法和装置具有重要的意义。 测量温度的关键是温度传感器，温度传感器的发展经历了三个发展阶段：①传统的分立式温度传感器②模拟集成温度传感器③智能集成温度传感器。 目前的智能温度传感器(亦称数字温度传器)是在20世纪90年代中期问世的，它是微电子技术、计算机技术和自动测试技术(ATE)的结晶，特点是能输出温度数据及相关的温度控制量，适配各种微控制器(MCU)。社会的发展使人们对
四路抢答器设计
09电子信息工程专业技能训练总结 题目：四路抢答器设计 班级：电子信息工程092班 姓名： 学号： 2012年5月
四路抢答器设计 一、设计要求及方案设计 1.1设计任务和要求 1）设计任务 设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由?9?倒计到?0?时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。 2）设计要求 (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 (2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 (4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 的脉冲信号，作为 (6)可用石英晶体振荡器或者555定时器产生频率为1H z 定时计数器的CP信号。
四人抢答器plc课程设计
课程设计说明书 题目名称：四组抢答器plc课程设计 系部：机械工程系 专业班级：机械化13-1班 学生姓名： 学号：2013233 指导教师：全瑞琴 完成日期：2017年1月8号
新疆工程学院 课程设计评定意见 设计题目四组抢答器plc课程设计 系部机械工程系专业班级机械化13-1班学生姓名学生学号2013233 评定意见： 评定成绩： 指导教师（签名）：年月日
（此页背书） 评定意见参考提纲： 1、学生完成的工作量与内容是否符合任务书的要求。 2、学生的勤勉态度。 3、设计或说明书的优缺点，包括：学生对理论知识的掌握程度、实践工作能力、表现出的创造性和综合应用能力等。
新疆工程学院 机械工程系系(部)课程设计任务书 2015-2016 学年第一学期2016 年 1 月10日 教研室主任（签名）系（部）主任（签名）
摘要 随着微处理器、计算机和数字通讯技术的飞速发展，计算机控制已扩展到了所有控制领域。而实用抢答器的这一产品是各种竞赛活动中不可缺少的设备，无论是学校、工厂、军队还是益智性电视节目，都会举办各种各样的智力竞赛，都会用到抢答器。目前市场上已有的各种各样的智力竞赛抢答器绝大多数是早期设计的，本设计要求就是利用PLC作为核心部件进行逻辑控制及信号的产生，用PLC本身的优势使竞赛真正达到公正、公平、公开。设计是利用PLC(Programmable Logic Controller)对PLC控制的四路智力抢答器进行控制。首先选择这个题目之后我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路然后仔细分析PLC控制的四路智力抢答器的工作原理以及它的一些工作过程分析后得 出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要9个,输入端口需要6个,由于PLC具有可靠性高、体积小、通用性、使用方便等优点因此我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活维护使用方便等特点。 关键词: 可编程控制器抢答器 PLC 模拟电路数字电路
粮仓智能传感器设计
用于粮仓领域的智能温度传感器的设计 摘要： 近年来随着计算机在社会领域的渗透, 单片机的应用正在不断地走向深入， 同时带动传统控制检测日新月益更新。在实时检测和自动控制的单片机应用系统中，单片机往往是作为一个核心部件来使用，仅单片机方面知识是不够的，还应 根据具体硬件结构，以及针对具体应用对象特点的软件结合，以作完善。 系统以AT89C51 单片机为控制核心，利用新型一线制温度传感器DS18B20 测量温度值，实现粮仓环境温度的检测和报警。本文给出了由AT89C51 单片机和 DS18B20 构成的单总线温度测量系统的硬件电路及软件流程图。该系统具有测点多、精度高、速度快、稳定性好、报警及时等特点,也可应用于其它相关的温度控制系统，通用性较强。 关键词：一线总线；DS18B20；AT89C51；数字温度传感器 Abstract：The system for the control of the core is AT89C51,the temperature sensors DS18B20 is used to measure temperature and this system can realize ambient temperature measurement and alarm. This article introduces the hardware circuit which the software flow chart constitutes by AT89C51 monolithic integrated circuit and DS18B20. This system has many measuring point, high-precision, wide range of temperature monitoring, good stability and alarms timely, it may also be applied in other related temperature control system and the versatility is strong. Keywords：1-Wire TM；DS18B20；AT89C51；Digit Temperature Densor
基于PLC四路抢答器的设计毕业设计
毕业设计设计任务书 设计题目: 基于PLC四路抢答器的设计 设计要求: 1. 抢答器可同时供四组选手参加比赛 2. 主持人有三个控制按钮，用来控制抢答开始、复位和答题计时的开始。 3．每当主持人发出开始抢答指令后，那组选手最先按下抢答按钮，则数码管1就显示该组的编号，同时绿色指示灯亮，音响电路给出信箱提示信号（持续3S），以指示抢答成功，并对其后的抢答信号不再响应。选手答题完毕后，由主持人按下复位按钮，系统才能开始下一轮抢答。 4．违规抢答：若选手在未开时抢答试题时抢答了，则视为违规，违规时数码管1显示其编号，同时红灯亮，音响电路发出声响。 5．抢答限时：当主持人按下开始按钮后，定时器T0开始计时（设定30S）。若30S时限到仍无人抢答，则黄灯亮、音响电路3发出声响，以示选手放弃该题。 6．答题限时：在抢答成功后，主持人按下答题计时开始按钮，同时数码管2、3上显示答题倒计时时间（该时间设定为50S），选手必须在设定的时间内完成答题。否则，音响电路发出答题超时报警信号 设计进度要求: 第一、二周：确定题目,查阅资料，根据要求分析抢答器的设计、工作原理。 第三、四周：根据工作原理画流程图并编译梯形图，并进行硬件设计。 第五、六周：对软件设计，进行上机调试,找出问题,进行修改,并改进设计。 第七、八周：撰写论文,毕业答辩。 指导教师（签名）
摘要 近年来随着科技的飞速发展， PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 本次设计是利用PLC（Programmable Logic Controller）对PLC控制的四路智力抢答器进行控制。首先，选择这个题目之后，我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路，然后仔细分析PLC控制的四路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要25个，输入端口需要7个，由于PLC具有可靠性高、体积小、通用性、使用方便等优点，因此，我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活，维护使用方便等特点。 关键词：智力控制，四路抢答器， PLC
课程设计三路抢答器
三人抢答计时器 一、摘要 智力竞赛抢答计时器是一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者，并要求参赛者在规定的时间里回答完问题。 二、设计要求 1.设计一个三人参加的智力竞赛抢答计时器。 2.当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响。此时，抢答器不再接收其他输入的信号。 3.电路具有回答问题时间控制功能。要求回答问题的时间小于等于100秒（显示0～99），时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告。 三、给定条件及元器件 1.要求电路主要选用中规模CMOS集成电路CC 4000 系列。 2.电源电压为5 ~ 10 V 。 3.本设计要求在数字电路实验箱上完成。 四、设计内容 1.电路各部分的组成和工作原理。 2.元件器的选取及其电路图和功能。 3.电路各部分的调试方法。 4.在整机电路的设计调试过程中，遇到什么问，其原因及解决的办法。 五、电路组成和工作原理
图（一） 根据上面所说的功能要求，智力竞赛抢答计时系统的组成框如图（一）所示。 它主要由六部分组成； 1、抢答器——是三人抢答计时器的核心。当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光二级管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。 2、抢答控制电路——由三个开关组成。三名参赛者各控制一个，拨动开关使相应控制端的信号为高电平或低电平。 3、清零装置——供比赛开始前裁判员使用。它能保证比赛前触发器统一清零，避免电路的误动作和抢答过程的不公平。 4、显示声响电路——比赛开始，当某一参赛者按下抢答器开关时，触发器接受该信号，在封锁其他开关信号的同时，使该路的发光二极管发出亮光和蜂鸣器发出声响，以引起人们的注意。 5、计时显示声响电路——是对抢答者回答问题时间进行控制的电路。若规定回答问题时间小于等于100秒（显示为0—99），那么显示装置应该是一个二位数字显示的计数系统。 6、振荡电路——它应该提供给抢答器，计时系统和声响电路工作的控制脉冲。
半导体传感器应用电路设计
东北石油大学 课程设计 2012年6 月25
任务书 课程传感器课程设计 题目半导体传感器应用电路设计 专业测控技术与仪器姓名学号 主要内容： 利用温度传感器和热电偶设计制作一个温度测量系统。参考利用半导体温度传感器AD590和单片机技术设计制作一个显示室温的数字温度计的设计提示与分析。进一步了解有关温度传感器的工作原理，制定设计方案，确定温度传感器的型号等参数，掌握温度的检测方法。 基本要求： 1、详细了解所选用的温度传感器的工作原理，工作特性等 2、设计合理的信号调理电路，并列出制作该装置的元器件。 主要参考资料： [1]刘爱华，满宝元.传感器原理与应用技术[M].北京：人民邮电出版社，2006.45-48. [2]王雪文，张志勇.传感器原理及应用[M].北京：航空大学出版社，2004.27-34. [3]张福学.现代实用传感器电路[M].北京：中国计量出版社，1997.16-24. [4]缪家鼎，徐文娟，牟同升.光电技术[M].杭州：浙江大学出版社，1987.22-27. 完成期限2012.6.25—2012.6.29 指导教师 专业负责人 2012年6 月25 日
摘要 传感器属于信息技术的前沿尖端产品,尤其是温度传感器被广泛用于工农业生产、科学研究和生活等领域,数量高居各种传感器之首。半导体传感器是利用某些半导体的电阻随温度变化而变化的特性制成的。半导体具有很宽的温度反应特性,各种半导体的温度反应区段不同。利用半导体温度传感器AD590 设计制作一个温度测量系统,AD590是一种集成温度传感器，其实质是一种半导体集成电路。集成温度传感器的线性度好、精度适中、灵敏度高、体积小、使用方便，得到广泛应用。集成温度传感器的输出形式分为电压输出和电流输出两种。 关键词：关键词传感器；半导体；温度传感器；AD590
FPGA四路电子抢答器设计
课程设计报告 专业班级 课程 FPGA/CPLD原理及应用题目四路电子抢答器设计学号 姓名 同组人 成绩 2013年5月
一、设计目的 1.进一步掌握QUARTUSⅡ软件的使用方法； 2.会使用VHDL语言设计小型数字电路系统； 3.掌握应用QUARTUSⅡ软件设计电路的流程； 4.掌握电子抢答器的设计方法。 二、设计要求 1.系统总体设计 （1）设计一个可以容纳四组参赛队进行比赛的电子抢答器。 （2）具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，显示器显示出抢答者的组别。同时，电路处于自锁存状态，使其他组的抢答器按钮不起作用。 （3）具有计时功能。在初始状态时，主持人可以设置答题时间的初始值。在主持人对抢答组别进行确认，并给出倒计时记数开始信号以后，抢答者开始回答问题。此时，显示器从初始值开始倒计时，计到0时停止计数，同时扬声器发出超时警报信号。若参赛者在规定的时间内回答完问题，主持人可以给出计时停止信号，以免扬声器鸣叫。 （4）具有计分功能。在初始状态时，主持人可以给每组设置初始分值。每组抢答完毕后，由主持人打分，答对一次加1分，答错一次减1分。 （5）设置一个系统清除开关，该开关由主持人控制。 （6）具有犯规设置电路。超时抢答者，给予鸣喇叭警示，并显示规范组别。 2.设计方案 系统的输入信号有：各组的抢答按钮A、B、C、D，系统允许抢答信号STA，系统清零信号RST，计分时钟信号CLK，加分按钮端ADD、en，减分端SUB、sta，计时使能端en时钟信号clk,复位rst；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口可用a1、b1、c1、d1表示，四个组抢答时的计时数码显示控制信号，抢答成功组别显示的控制信号，各组计分显示的控制信号。整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块，其他功能模块（输出显示模块）。 3.如图为流程图： 开始→抢答→抢答鉴别→回答→加减分数→显示↑↑ 倒计时倒计时 犯规抢答或抢答后答题时间超时鸣喇叭警告。
单片机四路抢答器课程设计
课程设计(论文) 题目名称简易四路抢答器设计 课程名称单片机原理及应用 学生姓名瞿永 学号0841229144 系、专业电气工程系测控类 指导教师杨波 2010年7 月1 日
邵阳学院课程设计（论文）评阅表 学生姓名瞿永学号0841229144 系别电气工程系专业班级08电本二班题目名称简易四路抢答器课程名称单片机原理及应用 二、指导教师评定
目录 摘要 (4) 一，设计任务与要求 (4) 二，方案设计与论证 (4) 三，硬件电路设计 (5) 四，软件设计 (8) 五，器件选型方案 (21) 六，调试： (22) 七，结论与心得 (22) 八，参考文献 (23)
单片机四路抢答器设计 摘要 抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低。作为一个单位，如果专门购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展，因此设计了本抢答器。 本设计是以四路抢答为基本理念。考虑到依需设定限时回答的功能，利用AT49C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发生提示。同时系统能够实现：在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效；抢答限定时间和回答问题的时间可在1-99s设定；可以显示是哪位选手有效抢答和无效抢答，正确按键后有音乐提示；抢答时间和回答问题时间倒记时显示，满时后系统计时自动复位及主控强制复位；按键锁定，在有效状态下，按键无效非法。 一，设计任务与要求 1、抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0 ~ S3表示。 2、设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3、抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号并保持到主持人将系统清除为止。 二，方案设计与论证
四路抢答器的设计
江汉大学物理与信息工程学院 课程设计报告 课题名称：四路抢答器的设计 (英文) : The Design of Four- routes Priority-answer Set 专业：电子信息工程（光电信息工程） 班级： 学号： 学生姓名： 指导教师： 2008年9 月26 日
四路抢答器的设计 一、设计任务及要求 1、设计一个四路抢答器（有线控制）用通用板实现，当四组参赛者之一抢先按下开关时，抢答器能准确的判断出是哪一组抢答成功，指示灯显示抢答组别，扬声器发出声音。 2、抢答器具备鉴别第一个信号和锁存能，在主持人复位开始抢答后，将第一个抢答信号锁存，阻止其他信号输入，复位后开始新一轮抢答。 二、设计框图及整机概述 整机设计框图如图1所示（Windows画图工具），参赛者按钮是四路单刀双掷开关，选择前接低电平；主电路由4个D触发器组成，D脚接开关，Q脚接输出；由TTL与非门形成特定电平控制边沿触发器的CP，使触发器暂时封锁；抢答成功通过发光二极管显示，同时蜂鸣器发出声音提示。设计抢答器的关键是主电路和CP脉冲产生电路的方案确定，将在下面详细说明。 图1 四路抢答器设计框图
三、单元电路的设计方案及原理说明 1、主电路的设计方案 方案一:可以由编码器构成抢答部分，编码器有优先选择的特点，也可以达到抢答的效果，但它有不准确的缺点，如果两人同时抢答的话，那么，那么优先级比较高的选项会抢得机会。而且编码后的结果为二进制编码，需经过一译码器才能显示，电路的可用性不高。 方案二:用边沿触发器实现抢答部分，可以由是否产生脉冲来封锁触发器。当有人按下抢答按键时(即Di=“1”)，n i Q 和n i Q 有改变，n i Q 的状态与i D 的 输入直接相关，再与脉冲经过若干与非门后，便可封锁后来的按键。而且它比方案一更准确（能最大可能的区分抢答先后），而且可以直接由n i Q 与外部显示相连，这种方案既方便又准确，而且电路比较简单易于实现。 比较两套方案后，选择方案二。电路原理图如图2所示（protel99 SE ）。 图2 主电路原理图 2、脉冲产生电路的设计方案 方案一:由与非门实现脉冲振荡，这种电路的频率范围由RC 的变化确定，这种电路虽然简单，但起振频率范围有限，电路只会在一定的范围内产生振荡。 方案二:由555定时器和外接元件R1、R2、C 构成多谐振荡器，电路只有两
四人智力抢答器课程设计报告
四人智力抢答器课程设计 报告 Prepared on 22 November 2020
数字电子技术课程设计报告 设计课题: 四人智力竞赛抢答器 学院: 专业: 电子信息工程 班级: 2010级电信(1)班 姓名: 学号: 日期 2012年 12月9日——2012年12月23日指导教师:
摘要 在各种智力竞赛场合，抢答器是必不可少的最公正的用具。 通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED灯、数码管和扬声器连接起来即可。电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由4个Q及门电路组成的锁存电路来控制其他选手再按键时不再起作用。扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。 经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。 关键词：四人智力竞赛抢答器、74LS175、脉冲、锁存器 目录 1 设计任务及要求 (1) 2 比较和选定设计的系统方案、画出系统框图 (1) 方案比较 (1) 系统框图 (3)
3单元电路设计、参数计算和器件选择 (3) 抢答电路设 (3) 定时电路设计 (6) 报警电路设计 (9) 4完整的电路图及电路的工作原理 (10) 完整电路图 (10) 工作原理..............................................................................11 5经验体会. (12) 参考文献 (12) 附录A：系统电路原理图 (13) 附录B：元器件清单 (14)
光照强度传感器及其变送电路设计(范文)复习过程
光照强度传感器及其变送电路设计(范文)
重庆工业职业技术学院 毕业设计 课题名称：单片机流水灯设计 专业班级： 09电子301 学生姓名：魏玉玺 指导教师：王雪萍 二零一二年四月
光照强度传感器及其变送电路设计 【摘要】光照强度传感器是现代工业和日常生活中经常出现的一种基于光强变化的 检测器件，它可以检测出其接收到的光强的变化，主要使用各种光电元件来将光信 号转换成电信号，再经信号取样电路、放大电路和模数转换电路处理，获取表示光 照度的数字信号，再交由微处理器或ＤＳＰ处理。光电检测方法具有精度高,反应快,非接触等优点,而且可测参数多,传感器的结构简单,形式灵活多样,因此,光电式传感器在检测和控制中应用非常广泛。本设计利用传感器设计的基本方法，设计 制作一个可以感知外界光照度变化的传感器，以实现对光照度信号的测量。 【关键词】：光照强度；传感器；变送电路 目录
第一章绪论 (4) 1.1引言 (4) 1.2传感器的概述 (4) 第二章系统设计 (5) 2.1光电传感器及敏感元件 (5) 2.1.1光敏电阻器……………………………………………………………………....... 5 2.1.2光敏二极管.............................................................. . (5) 2.1.3光敏晶体管 (6) 2.2光电传感器概述 (6) 2.3光电传感器工作原理 (6) 2.4光照传感器的设计 (8) 2.4.1设计方案一 (8) 2.4.2设计方案二 (9) 2.5方案比较 (10) 第三章变送电路硬件设计 (10) 3.1变送电路简介................................................................................ (10) 3.2热电阻二线制变送器的设计 (12) 3.2.1信号采集电路 (13) 3.2.2一级放大电路和线性化调整电路 (13) 3.2.3调零、电源平衡及二级放大电路……………………………………… 13 3.2.4调满电路和V/I转换电路…………………………………………………… 14 3．3 热电偶二线制变送器电路设计 (14) 3.3.1信号采集和一级放大电路 (14) 3.3.2 线性化调整电路和二级放大电路 (15)
毕业设计：基于PLC四路抢答器的设计
渤海船舶职业学院 毕业设计（论文）题目：基于PLC四路抢答器的设计 系：机电工程系专业：机电一体化技术姓名：李红远指导教师：刘凯 班级：08G451 评阅教师：刘凯 学号：24 完成日期：2011.5.22
毕业设计说明书（论文）中文摘要 题目：基于PLC四路抢答器的设计 摘要:近年来随着科技的飞速发展， PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 本次设计是利用PLC（Programmable Logic Controller）对PLC控制的四路智力抢答器进行控制。首先，选择这个题目之后，我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路，然后仔细分析PLC控制的四路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要25个，输入端口需要7个，由于PLC具有可靠性高、体积小、通用性、使用方便等优点，因此，我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活，维护使用方便等特点。 关键词:智力控制，四路抢答器，PLC.
四路抢答器 (完整版)
华北科技学院 课程设计说明书 班级：电子B071 姓名：郭亚立 设计题目：四路智能抢答器 设计时间： 2010.1.9 至 2010.1.22 学号： 200703014138 指导教师：杜志伟 评语： 评阅成绩：评阅老师：
四路抢答器设计报告 目录 一、设计任务和要求： ................................................................................................................... - 3 - 1.1设计任务 (3) 1.2设计要求 (3) 二、设计方案的选择与论证 ........................................................................................................... - 4 - 2.1方案的选择、论证 (4) 2.2设计总方案 (4) 三、电路设计计算与分析 ................................................................................................................. - 5 - 3.1抢答器控制电路设计 (5) 3.1.1 优先编码器74LS148 ..................................................................................................... - 7 - 3.1.2 锁存器74LS279 ............................................................................................................ - 9 - 3.1.3 74LS121单稳态触发器：.......................................................................................... - 10 -3.2定时时间电路的设计 (10) 3.2.1 计数器74LS192 ............................................................................................................ - 12 -3.3控制电路和报警电路 (13) 3.3.1 振荡电路....................................................................................................................... - 17 -