当前位置：文档库 › 移位寄存器及其应用

移位寄存器及其应用

一、实验目的

1、掌握移位寄存器CC40194的逻辑功能与使用方法，

2、了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器；

3、进一步掌握用示波器观察多个波形时序关系的方法。

二、实验仪器及材料

1. 数电实验箱、

双踪示波器、

数字万用表。

2. 元件：CC40194两片、

74HC125两片，

74LS20一片。

三、实验原理

1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下

依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图所示:

2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数

据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。

（1）环形计数器

把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示

(2）实现数据串、并转换

1、串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。下面是用两片74LS194构成的七位串行/并行转换电路。

2、并行/串行转换是指并行输入的数据，经过转换电路之后变成串行输出。对于中规模的集成移位寄存器，其位数往往以4

位居多，当所需要的位数多于4位时，可以把几片集成移位寄存器用级连的方法来扩展位数。

四、实验内容

1、按照以下实验电路图测试移位寄存器CC40194的逻辑功能。Q0~Q3接LED 显示，CP 接手动单次脉冲或1Hz 正方波，M1、M0接数据开关

实验得到的逻辑功能表为

2、参照上图组装移位寄存器。Q0~Q3接LED

显示，选单次手动脉冲或1Hz 正方波作为CP 输入，观察数据的循环过程。将CP 改为1kHz 的正方波，用示波器观察并记录CP 、Q0~Q3的波形。电路图如下

输入为1kHz 及输出端Q 0、Q 1 Q 2 Q 3波形的波形图：

（3）设计下图所示的串行移位器，然后组装、测试电路的逻辑功能，三态门74HC125的输

入端接数据开关（0001），CP选手动脉冲或1HZ正方波。观察0001这4位二进制数串行至CC40194的右端，并行的传输过程。

电路框图

通过测试得到的逻辑功能表为

波形图

五、实验数据处理

经观察以上电路设计均满足各自的计数设计要求，各设计方案正确。

六、实验注意事项

1、三态门74HC125的输出端与后，严禁两个或两个以上的三态门同时选通，即时序脉冲产生的脉冲不能同时出现。

2、用示波器观察多个波形时，最好采用外触发方式，并且选用频率最低的电压作为外触发电压，否则，示波器上波形不稳定。

移位寄存器及其应用

移位寄存器及其应用一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。二、原理说明 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。按代码的移位方向可分为左移、右移和可逆移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同又可分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图8-3-3-1所示。其中 D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输入 C为直接无条件清零端；端，S L为左移串行输入端；S1、S0为操作模式控制端；R CP为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。 S1、S0和R C端的控制作用如表8-3-3-1。图8-3-3-1 CC40194的逻辑符号及引脚功能表8-3-3－1 CC40194功能表

2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 (1)环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图8-3-3-2所示，把输出端 Q3和右移串行输入端S R 相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表10－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图8-3-3－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。其状态表如表8-3-3-2所示。表8-3-3－2 环形计数器状态表图 8-3-3－2 环形计数器如果将输出Q O与左移串行输入端S L相连接，即可达左移循环移位。 (2)实现数据串、并行转换 ①串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图8-3-3-3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。

线性反馈移位寄存器(LFSR)

最近一直在研究信道编码，发现在信道编码里面有一个电路比较重要也比较有趣，那就是线性反馈移位寄存器LFSR ，相信大家对LFSR 电路也不陌生了,在通信领域lfsr有着很广泛的应用,比如说M序列,扰码,信道编码,密码学这方面都有很广泛的应用,LFRS的结构一般如下图：其中他需要一个生成多项式为: 这个多项式是一个本原多项式，然后知道这个电路有一些有意思的性质，下面我以m = 3 来做个例子具体的电路图如下所示：假设开始的时候（D2，D1，D0 ）= （0，0，1），那么每过一个时钟周期会进行跳变一次，可以看到具体的跳变如下所示：

然后我们可以看到这个计数器循环起来了，很好玩吧，无论进入那样一个状态除了0之外，都可以循环着回来，其实这里就相当于了一个3bit的伪随机数，很有意思，不是所有的多项式都有这个特性，我们现在在从数学上面来看看这个问题,其实最上面的电路是可以看成是一个除法电路，在Galois域的一个除法电路。现在假设的是R（x）是寄存器中剩余的数据，M(x)是输入的码字多项式，然后数学公式可以表示成：然后我分别计算出了Ｍ（ｘ）的各种情况，

然后我们单独进行一下７次方的运算发现７次方的运算和０次的时候的余数是一样的然后我们发现其实在上面的电路中对多项式的除法也是可以循环起来的,可以验证的是

把这个记成上面的式子是可以循环的,然后我又想到了CRC的计算,CRC的计算也可以通过一个除法电路来实现, 假设码子多项式为生成多项式为那么CRC的码字为这样我们同样可以用LFSR电路来进行实现首先对M(x)乘以一个x的r次方,然后去去除G(x),在电路上的表现就是所以在输入码字以后还需要多输入r拍的0这样才能使最后的CRC码字数据. 同理这个电路也可以进行CRC校验，把生成的数据全部都依次输入进这个 Love is not a maybe thing. You know when you love someone.

8位移位寄存器的电路设计与版图实现

8位移位寄存器的电路设计与版图实现摘要电子设计自动化，缩写为EDA，主要是以计算机为主要工具，而Tanner EDA则是一种在计算机windows平台上完成集成电路设计的一种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等子软件，其S-Edit以及L-Edit为常用软件，前者主要实现电路设计，后者主要针对的是已知电路的版图绘制，而T-Spice主要可实现电路图及版图的仿真，可以用Tanner EDA实现电路的设计布局以及版图实现等一系列完整过程。本文用Tanner EDA工具主要设计的是8位移位寄存器，移位寄存器主要是用来实现数据的并行和串行之间的转换以及对数据进行运算或专业处理的工具，主要结构构成是触发器，触发器是具有储存功能的，可以用来储存多进制代码，一般N 位寄存器就是由N个触发器构成，移位寄存器工作原理主要是数据在其脉冲的作用下实现左移或者右移的效果，输入输出的方式表现为串行及并行自由组合，本设计就是在Tanner EDA的软件平台上进行对8位移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直至完成的结果和预期结果保持一致。关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit

8 bits shift register circuit design and layout Abstract Electronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-Edit，L-Edit and LVS and so on.S-Edit and L-Edit are commonly used software,S-Edit is primarily designed to achieve circuit,the latter is aimed primarily known circuit layout drawing,T-Spice can achieve schematic and layout simulation.We can achieve layout of the circuit design and a series of complete process layout used Tanner EDA tools.In this paper, Tanner EDA tools are mainly designed an 8-bit shift register.The shift register is mainly used for data conversion between parallel and serial, and the data processing tool operation or professional,its main structure is the trigger composition,flip-flop is a storage function,it can be used to store more hexadecimal code,In general N-bits register is composed of N trigger.Working principle of the shift register data under the action of the pulse, mainly the effect of the shift to the left or right,input and output of the way of serial and parallel free combination.This design is in Tanner on the EDA software platform to 8 bits shift register circuit design and simulation,then according to the circuit diagram on special L - Edit platform to complete the circuit layout implementation,until the finish is consistent with the results and expected results. Keywords：Tanner EDA；L-Edit；Shift register，S-Edit

作业参考答案级线性反馈移位寄存器在c=时可有种

第二章作业参考答案1．3级线性反馈移位寄存器在c3＝1时可有4种线性反馈函数，设其初始状态为 (a1,a2,a3)=(1,0,1)，求各线性反馈函数的输出序列及周期。解：此时线性反馈函数可表示为f(a1,a2,a3)=a1?c2a2?c1a3 当c1＝0，c2＝0时，f(a1,a2,a3)=a1?c2a2?c1a3＝a1，输出序列为101101…，周期＝3 当c1＝0，c2＝1时，f(a1,a2,a3)=a1?c2a2?c1a3＝a1?a2， …，周期＝7 当c1＝1，c2＝0时，f(a1,a2,a3)=a1?c2a2?c1a3＝a1?a3， …，周期＝7 当c1＝1，c2＝1时，f(a1,a2,a3)=a1?c2a2?c1a3＝a1?a2?a3，有输出序列为1010…，周期＝2 2．设n级线性反馈移位寄存器的特征多项式为p(x)，初始状态为(a1,a2,…,a n-1,a n)=(00…01)，证明输出序列的周期等于p(x)的阶证：设p(x)的阶为p，由定理2-3，由r|p，所以r?p 设A(x)为序列{a i}的生成函数，并设序列{a i}的周期为r，则显然有A(x)p(x)＝?(x) 又A(x)＝a1+a2x+…+a r x r-1+x r(a1+a2x+…+a r x r-1)+(x r)2(a1+a2x+…+a r x r-1)+… ＝a1+a2x+…+a r x r-1/(1-x r)＝a1+a2x+…+a r x r-1/(x r-1) 于是A(x)=(a1+a2x+…+a r x r-1)/(x r-1)＝?(x)/p(x) 又(a1,a2,…,a n-1,a n)=(00…01) 所以p(x)(a n x n-1+…+a r x r-1)=?(x)(x r-1)即p(x)x n-1(a n+…+a r x r-n)=?(x)(x r-1) 由于x n-1不能整除x r-1，所以必有x n-1|?(x)，而?(x)的次数小于n，所以必有?(x)＝x n-1 所以必有p(x)|(x r-1)，由p(x)的阶的定义知，阶p?r 综上所述：p＝r# 3．设n＝4，f(a1,a2,a3,a4)=a1?a4?1?a2a3，初始状态为(a1,a2,a3,a4)＝(1,1,0,1)，求此非线性反馈移位寄存器的输出序列及周期。解：由反馈函数和初始状态得状态输出表为 (a4 a3 a2 a1)输出(a4 a3 a2 a1)输出 1011111111 1101101111 1110010111（回到初始状态）所以此反馈序列输出为：11011…周期为5 4．设密钥流是由m＝2s级LFSR产生，其前m+2个比特是(01)s+1，即s＋1个01。问第m+3个比特有无可能是1，为什么？解：不能是1。可通过状态考察的方法证明以上结论。首先m级LFSR的状态是一个m维的向量，则前m个比特构成一个状态S0，可表示为(01)s，第m＋1个比特是0，所以S0的下一个状态是S1＝(10)s，第m＋2个比特是1，所以S1的下一个状态是S2＝(01)s＝S0，回到状态S0，所以下一个状态应是S3=S1＝(10)s，也即第m+3个比特应该为0。 5．设密钥流是由n级LFSR产生，其周期为2n－1，i是任一正整数，在密钥流中考虑以下比特对 (S i,S i+1),(S i+1,S i+2),…,(S i+2n－3,S i+2n－2),(S i+2n－2,S i+2n－1), 问有多少形如(S j,S j+1)＝(1,1)的比特对？证明你的结论。

EDA课程设计——移位寄存器的设计与实现

河南科技大学课程设计说明书课程名称 EDA技术与应用题目移位寄存器的设计与实现学院班级学生姓名指导教师日期

EDA技术课程设计任务书班级：姓名：学号：设计题目：移位寄存器的设计与实现一、设计目的进一步巩固理论知识，培养所学理论知识在实际中的应用能力；掌握EDA设计的一般方法；熟悉一种EDA软件，掌握一般EDA系统的调试方法；利用EDA软件设计一个电子技术综合问题，培养VHDL编程、书写技术报告的能力。为以后进行工程实际问题的研究打下设计基础。二、设计任务根据计算机组成原理中移位寄存器的相关知识，利用VHDL语言设计了三种不同的寄存器：双向移位寄存器、串入串出(SISO)移位寄存器、串入并出(SIPO)移位寄存器。三、设计要求（1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义及现状研究分析。（2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。（3）学习按要求编写课程设计报告书，能正确阐述设计和实验结果。（4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应文献以及实现，给出个人分析、设计以及实现。四、设计时间安排查找相关资料（1天）、设计并绘制系统原理图（2天）、编写VHDL程序（2天）、调试（2天）、编写设计报告（2天）和答辩（1天）。五、主要参考文献 [1] 江国强编著. EDA技术与实用(第三版). 北京：电子工业出版社，2011. [2] 曹昕燕，周凤臣.EDA技术实验与课程设计.北京：清华大学出版社,2006.5 [3] 阎石主编.数字电子技术基础.北京：高等教育出版社，2003. [4] Mark Zwolinski. Digital System Design with VHDL.北京：电子工业出版社，2008 [5] Alan B. Marcovitz Introduction to logic Design.北京：电子工业出版社，2003 指导教师签字：年月日

移位寄存器第三章答案

第三章习题参考答案 1．画出以1)(2 4 6 +++=x x x x f 为联接多项式的线性移位寄存器逻辑框图，及其对应的状态图。解：由1)(2 46+++=x x x x f ，得反馈函数为531621),,,(x x x x x x f ++=Λ，故（1）逻辑框图：（2）状态图：状态圈-1：状态圈-2：状态圈-3：状态圈-4：状态圈-5：状态圈-6：状态圈-7：状态圈-8：

状态圈-9：状态圈-10：状态圈-11：状态圈-12： 2．已知图3-2所示的7级线性反馈移位寄存器：图3-2 （1）绘出该移位寄存器的线性递推式，联接多项式及特征多项式。（2）给出状态转移矩阵。（3）设初态为（1 1 1 1 1 1 1），给出输出序列a 。解：(1)由逻辑框图得，递推式为： k k k k a a a a ++=+++357 ()0≥k 。联接多项式为：7 4 2 1)(x x x x f +++=。特征多项式为：7531)(~ x x x x f +++=

（2）状态转移矩阵：? ? ???? ? ?? ? ? ??0100000 101000000010001000100 000001000000011000000。（3）输出序列：)111111111(ΛΛ=- a 。 3．设5级线性反馈移位寄存器的联接多项式为1)(2 5 ++=x x x f ，初态为（10101）。求输出序列a 。解：由联接多项式得，反馈函数为：41521),,,(x x x x x f +=Λ。故以)10101(为初态的状态转移图为： 10101 01010001010001000001100000100000100100100100110100110100110100110100111100111100111101111101111001110001110001110000110010110110111110101110101110101110101→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→ 由此可得，输出序列为：=a 44444443444444421一个周期 0110100100000011111001010111011…。 4．证明：n 级线性反馈移位寄存器的状态转移变换是n 维线性空间n F 2上的线性变换。证明：设f T 为n 级线性移位寄存器的状态转移变换，对n F 2,∈?βα，令),,,(110-=n a a a Λα， ),,,(110-=n b b b Λβ，有： ),,,(),,,()(121110∑=--==n i i n i n f f a c a a a a a T T ΛΛα， ),,,(),,,()(1 21110∑=--==n i i n i n f f b c b b b b b T T ΛΛβ。 ) ()() ,,,(),,,() )(,,,() ,,,()(1 211 2112211111100βαβαf f i n n i i i n n i i n i i n i n i n n f f T T b c b b a c a a b a c b a b a b a b a b a T T +=+=+++=+++=+-=-==----∑∑∑ΛΛΛΛ 对 2F k ∈?， ))((),,,(),,,()(1 21110ααf i n n i i n f f T k a c k ka ka ka ka ka T k T ===-=-∑ΛΛ。故n 级线性反馈移位寄存器的状态转移变换是n 为线性空间n F 2上的线性变换。

实验五移位寄存器及其应用

实验五移位寄存器及其应用一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。二、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图10－1所示。图10－1 CC40194的逻辑符号及引脚功能其中 D 0、D 1 、D 2 、D 3 为并行输入端；Q 、Q 1 、Q 2 、Q 3 为并行输出端；S R 为右移串行输入端，S L 为左移串行输入端；S 1 、S 为操作模式控制端；R C为直接无条件清零端；CP为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q 0→Q 3 )，左移（方向由Q 3→Q ），保持及清零。 S 1、S 和R C端的控制作用如表10－1。

2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 (1)环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图10－2所示，把输出端 Q 3和右移串行输入端S R 相连接，设初始状态Q Q 1 Q 2 Q 3 ＝1000，则在时钟脉冲作用下Q 0Q 1 Q 2 Q 3 将依次变为0100→0010→0001→1000 →……，如表10－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图10－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。图 10－2环形计数器如果将输出Q O 与左移串行输入端S L 相连接，即可达左移循环移位。 (2)实现数据串、并行转换

实验十七、移位寄存器74164的逻辑功能测试

实验十七、移位寄存器74164的逻辑功能测试一、实验目的 1、掌握中规模8位移位寄存器逻辑功能。 2、认识74LS164及其引脚封装。二、实验预习要求 1、复习有关寄存器的内容。 2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排列。三、实验设备 1、+5V直流电源 2、单次脉冲源 3、逻辑电平开关 4、DM74LS164 四、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。既能左移又能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。根据移位寄存器取存信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所示。其中A、B为串行输入端；

CLR为异步清零端； QH—QA为输入端； CLK为移位脉冲输入端； 74164是一种串行输入、并行输出的器件，时钟高电平有效，没有时钟使能端，该器件用低电平复位图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表示移一位。移位寄存器应用很广，可构成移位寄存器型计数器；属虚脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换位并行数据，或把并行数据转换位串行数据等。五、实验内容 1、测试74LS164的逻辑功能按图所示接线，A、B、CLK分别接至逻辑电平显示输入端。QA—QH分别接至逻辑电平显示输出端。14脚接+5V电源、7脚接地。

作业参考答案3级线性反馈移位寄存器在c3=1时可有4种

第二章作业参考答案 1．3级线性反馈移位寄存器在c3＝1时可有4种线性反馈函数，设其初始状态为(a1,a2,a3)=(1,0,1)，求各线性反馈函数的输出序列及周期。解：此时线性反馈函数可表示为f(a1,a2,a3)=a1c2a2c1a3 当c1＝0，c2＝0时，f(a1,a2,a3)=a1c2a2c1a3＝a1，输出序列为101101…，周期＝3 当c1＝0，c2＝1时，f(a1,a2,a3)=a1c2a2c1a3＝a1a2，输出序列为10111001011100…，周期＝7 当c1＝1，c2＝0时，f(a1,a2,a3)=a1c2a2c1a3＝a1a3，输出序列为10100111010011…，周期＝7 当c1＝1，c2＝1时，f(a1,a2,a3)=a1c2a2c1a3＝a1a2a3，有输出序列为1010…，周期＝2 2．设n级线性反馈移位寄存器的特征多项式为p(x)，初始状态为(a1,a2, …,a n-1,a n)=(00…01)，证明输出序列的周期等于p(x)的阶证：设p(x)的阶为p，由定理2-3，由r|p，所以r p 设A(x)为序列{a i}的生成函数，并设序列{a i}的周期为r，则显然有A(x)p(x)＝(x) 又A(x)＝a1+a2x+…+a r x r-1+x r(a1+a2x+…+a r x r-1)+(x r)2(a1+a2x+…+a r x r-1)+… ＝a1+a2x+…+a r x r-1/(1-x r)＝a1+a2x+…+a r x r-1/(x r-1) 于是A(x)=(a1+a2x+…+a r x r-1)/(x r-1)＝(x)/p(x) 又(a1,a2, …,a n-1,a n)=(00…01) 所以p(x)(a n x n-1+…+a r x r-1)=(x)(x r-1) 即p(x)x n-1(a n+…+a r x r-n)=(x)(x r-1) 由于x n-1不能整除x r-1，所以必有x n-1|(x)，而(x)的次数小于n，所以必有(x)＝x n-1 所以必有p(x)|(x r-1)，由p(x)的阶的定义知，阶p r 综上所述：p＝r # 3．设n＝4，f(a1,a2,a3,a4)=a1a41a2a3，初始状态为(a1,a2,a3,a4)＝(1,1,0,1)，求此非线性反馈移位寄存器的输出序列及周期。解：由反馈函数和初始状态得状态输出表为 (a4 a3 a2 a1) 输出 (a4 a3 a2 a1) 输出 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 1（回到初始状态）所以此反馈序列输出为：11011…周期为5 4．设密钥流是由m＝2s级LFSR产生，其前m+2个比特是(01)s+1，即s＋1个01。问第m+3个比特有无可能是1，为什么？解：不能是1。可通过状态考察的方法证明以上结论。首先m级LFSR的状态是一个m维的向量，则前m个比特构成一个状态S0，可表示为(01)s，第m＋1个比特是0，所以S0的下一个状态是S1＝(10)s，第m＋2个比特是1，所以S1的下一个状态是S2＝(01)s＝S0，回到状态S0，所以下一个状态应是S3=S1＝(10)s，也即第m+3个比特应该为0。 5．设密钥流是由n级LFSR产生，其周期为2n－1，i是任一正整数，在密钥流中考虑以下比特对

(整理)实验-寄存器.

实验十一移位寄存器及其应用一、实验目的： 1、熟悉中规模4位双向移位寄存器的逻辑功能并掌握其使用方法； 2、熟悉移位寄存器的应用典例一——构成串行累加器和环形计数器。二、实验原理： 1、移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。根据存取信息的方式不同移位寄存器可分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同， S L为左移串行输入端；S1、S0为操作模式控制端；CR为异步清零端；CP为时钟脉冲输入端。 74LS194有5种不同操作模式：并行送数寄存，右移（方向由Q3至Q0），左移（方向由Q0至Q3），保持及清零。S1、S0和CR 端的控制作用如表11-1所示。表11-1

2、移位寄存器的应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验主要研究移位寄存器用作环形计数器和串行累加器的线路连接及其原理。（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图11-2所示，把输出端Q3和右移串行输入端S R相连接，设初始状态Q3Q2Q1Q0=1000，则在时钟脉冲的作用下Q3Q2Q1Q0将依次变为0100、0010、0001、1000-----，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图11-2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。（2）串行累加器累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存放在累加器中。图11-2 图11-3是由两个右向移位寄存器、一个全加器和一个进位触发器组成的串行累加器。设开始时，被加数A=A N-1.....A O和加数B=B N-1......B O已分别存入N+1位累加数移位寄存器和加数移位寄存器。再设进位触发器D已被清零。在第一个CP脉冲到来之前，全加器各输入、输出端的情况为：A N=A0，B N=B0，C N-1=0，S N=A0+B0+0=S0，C N=C0。当第一个CP脉冲到来后，S0存入累加和移位寄存器的最高位，C0存入进位触发器D端，且两个移位寄存器中的内容都向右移动一位。全加器输出为S N=A1+B1+C0=S1，C N=C1。

实验五移位寄存器及其应用共10页文档

实验五移位寄存器及其应用一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用 — 实现数据的串行、并行转换和构成环形计数器。二、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图10－1所示。图10－1 CC40194的逻辑符号及引脚功能其中 D 0、D 1 、D 2 、D 3为并行输入端；Q 0、Q 1、Q 2、Q 3为并行输出端；S R 为右移串行输入端，S L 为左移串行输入端；S 1、S 0 为操作模式控制端； R C 为直接无条件清零端；CP 为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q 0→Q 3)，左移（方向由Q 3→Q 0），保持及清零。 S 1、S 0和R C 端的控制作用如表10－1。表10－1

实验七移位寄存器及其应用

实验七移位寄存器及其应用一、实验目的 1. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2. 熟悉移位寄存器的应用——环形计数器。二、实验原理 1. 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又有右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同,可互换使用，其逻辑符号及引脚排列如图 1所示。图 1 74LS194的逻辑符号及其引脚排列其中D 3、D 2、D 1、D 0为并行输入端， Q 3、Q 2、Q 1、Q 0为并行输出端；S R 为右移串行输入端，S L 为左移串行输入端，S 1、S 0为操作模式控制端；CR 为直接无条件清零端；CP 为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q 3→Q 0），左移（方向由Q 0→Q 3），保持及清零。S 1、S 0和CR 端的控制作用如表 1所示。表 1

2．移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计致器和串行累加器的线路及其原理。 (1) 环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图2所示，把输出端Q 0和右移串行输入端S R 相连接，设初始状态Q 3 Q 2 Q 1 Q =1000，则在时钟脉冲作用下Q 3Q 2 Q 1 Q 将依次变为0100→0010→0001→1000→……，可见它是具有四个有效状态的计数器，这种类型的计效器通常称为环形计数器。图2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

计数器和移位寄存器设计仿真实验报告

实验四典型时序电路的功能测试与综合仿真报告张智博一．74LS290构成的24位计数器方法：第一片74290的Q3与第二片的INB相连，R01，R02相连，INA，R91,R92悬空构成24位计数器。50Hz，5v方波电压源提供时钟信号，用白炽灯显示输出信号。实验电路：实验现象：

输出由000000变为000001，000010，000011，000100，001000，001001，001010，001011，001100，010001，010000，010010，010011，010100，011000，011001，011010，011011，011100，100000，100001，100010，100011，100100，最终又回到000000，实现一次进位。二．74LS161构成的24位计数器方法：运用多次置零法用两片74LS161构成了24位计数器，两片计数器的时钟信号都由方波电压源提供，第一片芯片的Q3和第二片芯片的Q0通过与非门，构成两个74LS161的LOAD信号，第一片的CO接第二片的ENT，其他ENT和ENP接Vcc（5v）。输出接白炽灯。电路图：

实验现象：以下为1—24的计数过程

三．74LS194构成的8位双向移位寄存器方法：通过两片194级联，控制MA,MB 的值，来控制左右移动实验电路由两片74LS194芯片构成。两个Ma 接在一起，两个Mb 接在一起，第一片的

Dr，第二片的Dl，分别通过开关接到Vcc（5v）上。第一片的Q3接到第二片的Dr，第二片的Q0接到第一片的Dl。8个输出端分别接白炽灯。实验电路：实验现象：右移：接通Ma，Dr后，D0到D7全部为0，白炽灯从00000000变为，，，，，，，，实现右移功能。

实验五移位寄存器

实验五、移位寄存器的设计一、实验目的设计并实现一个异步清零同步置数8位并入并出双向移位寄存器电路。二、实验原理在数字电路中，用来存放二进制数据或代码的电路成为寄存器。寄存器按功能可分为：基本寄存器和移位寄存器。移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。下面是一个并入串出的8位左移寄存器的VHDL描述： library ieee; use ieee.std_logic_1164.all; port(data_in: in std_logic_vector(7 downto 0); clk: in std_logic; load: in std_logic; data_out:out std_logic); end; architecture one of left8 is signal q: std_logic_vector(7 downto 0); begin process(load,clk) begin if load='1' then q<=data_in; data_out<='Z'; elsif clk'event and clk='1' then for I in 1 to 7 loop 图5-1 q(i)<=q(i-1); end loop; data_out<=q(7); end if; end process; end one; 异步清零同步置数8位并入并出双向移位寄存器电路结构图如图5-1所示。三、实验要求输入信号有D[0]~D[7]、DIL、DIR、S、LOAD、CLK和CLR，其中CLK接时钟，其余接拨码开关，输出信号有Q[0]~Q[7]，接发光二极管。改变拨码开关的状态，观察实验结果。实验工程项目命名为rlshift，源程序命名为rlshift8.vhd。四、实验记录对比较器实验结果造表，得到其真值表。五、实验报告要求

{JZ}作业参考答案3级线性反馈移位寄存器在c3=时可有种231

第二章作业参考答案．级线性反馈移位寄存器在＝时可有种线性反馈函数，设其初始状态为()()，求各线性反馈函数的输出序列及周期。解：此时线性反馈函数可表示为()⊕⊕ 当＝，＝时，()⊕⊕＝，输出序列为…，周期＝当＝，＝时，()⊕⊕＝⊕，输出序列为…，周期＝当＝，＝时，()⊕⊕＝⊕，输出序列为…，周期＝当＝，＝时，()⊕⊕＝⊕⊕，有输出序列为…，周期＝．设级线性反馈移位寄存器的特征多项式为()，初始状态为(,…)(…)，证明输出序列的周期等于()的阶证：设()的阶为，由定理，由，所以≤ 设()为序列{}的生成函数，并设序列{}的周期为，则显然有()()＝φ() 又()＝…(…)()(…)… ＝…()＝…() 于是()(…)()＝φ()() 又(, …)(…) 所以()(…)φ()() 即()(…)φ()() 由于不能整除，所以必有φ()，而φ()的次数小于，所以必有φ()＝所以必有()()，由()的阶的定义知，阶≤ 综上所述：＝．设＝，()⊕⊕⊕，初始状态为()＝()，求此非线性反馈移位寄存器的输出序列及周期。解：由反馈函数和初始状态得状态输出表为 () 输出() 输出（回到初始状态）所以此反馈序列输出为：…周期为．设密钥流是由＝级产生，其前个比特是()，即＋个。问第个比特有无可能是，为什么？解：不能是。可通过状态考察的方法证明以上结论。第一步级的状态是一个维的向量，则前个比特构成一个状态，可表示为()，第＋个比特是，所以的下一个状态是＝()，第＋个比特是，所以的下一个状态是＝()＝，回到状态，所以下一个状态应是＝()，也即第个比特应该为。．设密钥流是由级产生，其周期为－，是任一正整数，在密钥流中考虑以下比特对 (, ), (, ), …, (－, －), (－, －), 问有多少形如(, )＝()的比特对？证明你的结论。答：共有() 证明：证明方法一：由于产生的密钥流周期为－，且的级数为，所以是序列以上比特对刚好是个周期上，两两相邻的所有比特对，其中等于()的比特对包含在所有大于等于的游程中。由序列的性质，所有长为的游程(≤≤)有个，没有长为－的游程，有个长为的游程。长为(>)的游程可以产生个()比特对，

7.3.3移位寄存器及其应用

7.3.3移位寄存器及其应用一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用——实现数据的串行、并行转换和构成环形计数器。二、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图10－1所示。 2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 (1)环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图10－2所示，把输出端 Q3和右移串行输入端S R 相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表7-29所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图7-52 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。如果将输出Q O与左移串行输入端S L相连接，即可达左移循环移位。表

图 7-52 环形计数器 (2)实现数据串、并行转换第一串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图10－3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q7＝1时，S1为0，使之成为S1S0＝01的串入右移工作方式，当Q7＝0时，S1＝1，有S1S0＝10，则串行送数结束，标志着串行输入的数据已图10－3 七位串行 / 并行转换器串行/并行转换的具体过程如下：转换前，R C端加低电平，使1、2两片寄存器的内容清0，此时S1S0＝11，寄存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0～Q7为01111111，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由1片的S R端加入。随着CP 脉冲的依次加入，输出状态的变化可列成表10-3所示。表10－3 由表10－3可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。第二，并行/串行转换器，并行/串行转换器是指并行输入的数码经转换电路之后，换成串行输出。图10－4是用两片CC40194（74LS194）组成的七位并行/串行转换电路，它比图10－3多了两只与非门G1和G2，电路工作方式同样为右移。

移位寄存器及其应用

移位寄存器及其应用

线性反馈移位寄存器(LFSR)

8位移位寄存器的电路设计与版图实现

作业参考答案级线性反馈移位寄存器在c=时可有种

EDA课程设计——移位寄存器的设计与实现

移位寄存器 第三章答案

实验五移位寄存器及其应用

实验十七、移位寄存器74164的逻辑功能测 试

作业参考答案3级线性反馈移位寄存器在c3=1时可有4种

(整理)实验-寄存器.

实验五移位寄存器及其应用共10页文档

实验七 移位寄存器及其应用

计数器和移位寄存器设计仿真实验报告

实验五 移位寄存器

{JZ}作业参考答案3级线性反馈移位寄存器在c3=时可有种231

最新实验6-移位寄存器功能测试及应用-(实验报告要求)

7.3.3移位寄存器及其应用

移位寄存器第三章答案

实验十七、移位寄存器74164的逻辑功能测试

实验七移位寄存器及其应用

实验五移位寄存器