数字电路及其应用
第四章数字电路及其应用
课程目标
1 掌握基本逻辑代数和基本逻辑门电路的逻辑功能
2 掌握常用复合门电路的逻辑功能和应用
3 掌握组合逻辑电路的分析和设计方法及应用，常用组合逻辑部件的应用
4 掌握常用触发器的逻辑功能及应用
5 掌握时序逻辑电路的分析应用
6 实验技能：与非门逻辑功能测试，触发器逻辑功能测试；EWB软件的应用。
课程内容
1 逻辑代数知识
2 基本逻辑门及常用逻辑门的功能及符号
3 组合逻辑电路的分析与应用
4 常用组合逻辑部件的功能和应用
5 触发器结构、功能
6 数字逻辑电路的分析应用
7与非门逻辑功能测试
8触发器逻辑功能测试
9 555电路的应用及仿真
学习方法
从通过掌握逻辑代数、基本门电路逻辑关系出发，掌握组合逻辑电路的分析和应用及常用组合逻辑部件的应用，掌握触发器的功能应用及时序逻辑电路的分析应用，从而掌握数字电路分析应用的方法，通过数字电路的实验实训仿真，掌握常用数字部件的应用，故障诊断与排除。
课后思考
1 二进制、十进制以及十六进制之间相互转换的方法？
2 BCD码的含义和种类？
3 用与非门与其他逻辑门之间的转换方法？
4 组合逻辑电路分析应用的方法是什么？
5 编码器与译码器的含义及之间的区别？
6 JK触发器的功能以及与D触发器之间转换的方法？
7 时序逻辑电路的特点？
逻辑代数知识
一、数制
所谓数制就是计数的方法。在日常生活中最常用的是十进制，它有0、1、2、3、4、5、6、7、8、9十个数码，用来组成不同的数。在数字电路中采用二进制，还有八进制、十六进制。下面介绍常用的二进制和十六进制。
1．二进制
二进制有两个数码0和1，它们与电路的两个状态(开和关、高电平和低电平等)直接对应，使用比较方便。
二进制与十进制的进位规则不同。十进制是“逢十进一”，即9+1=10，可写成10=1*101+0*100，10为基数。如325可写成：
325=3*102+2*101+5*100
二进制是“逢二进一”，即1+1=10，可写成10=1*21+0*20，也就是说，二进制以2为基数，如：
(11011)2=1*24+1*23+0*22+1*21+1*20=(27)10
这样可把任意一个二进制数转换为十进制数。若要将十进制数转换为二进制数怎么办呢？
由上式可见：
(27)10=d4*24+d3*23+d2*22+d1*21+d0*20=( d4d3d2d1d0)2
式中d4~ d0分别为相就的二进制数码1或0。它们可用下法求得：27除2的余数是1，其商除2的余数为1，这样除下去，直到商为0为止：
2|27……余1（d0）
2|13……余1（d1）
2|6……..余0(d2)
2|3……..余1(d3)
2|1……..余1(d4)
所以
（27）10＝（d4d3d2d1d0）2＝（11011）2
2．十六进制
十六进制有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六个数码，其中A~F分别代表十进制的10~15。为与十进制区别，规定十六进制数注有下标16或H。十六进制是“逢十六进一”，即F+1=10，可写成10=1*161+0*160，其基数为16，如：
(4E6)16=(4E6)11=4*162+14*161+6*160=(1254)10
这就是十六进制数转换为十进制数的方法。反过来，要将十进制数转换为十六进制数，可先转换为二进制数，再由二进制数转换为十六进制数。因为每一个十六进制数码都可以用4位二进制数来表示，如(1011)2表示十六进制的B；(0101)2表示十六进制的5等。故可将二进制数从低位开始，每4位为一组写出其值，从高位到低位，就是十六进制数。如：
（27）10=（0011011）2=（1B）16
下面比较一下上面三种数制的数码：
十进制二进制十六进制十进制二进制十六进制
0 000 0 8 1000 8
1 001 1 9 1001 9
2 010 2 10 1010 A
3 011 3 11 1011 B
4 100 4 12 1100 C
5 101 5 13 1101 D
6 110 6 14 1110 E
7 111 7 15 1111 F
二、编码
所谓编码，就是用数字或某种文字和符号来表示某一对象或信号的过程。十进制编码或某种文字和符号的编码难于用电路来实现，在数字电路中一般采用二进制数。用二进制数表示十进制数的编码方法称二—十进制编码，即BCD码。常用的BCD码有8421码、5421码、2421码等编码方式。以8421码为例，8421分别代表对应二进制位的权，即当那一位二进制位为1时代表10进制的数相应的权数。看一看与十进制码的对照关系：
十进制数码8421码十进制数码8421码
0 0000 5 0101
1 0001 6 0110
2 0010 7 0111
3 0011 8 1000
4 0100 9 1001
此外还有其他一些编码方式，读者可根据需要查阅有关书籍和手册，这里不一一介绍。
三、逻辑代数及应用
1．逻辑代数及其基本运算
逻辑代数也称布尔代数，它是分析和设计逻辑电路的一种数学工具，用来描述数字电路和数字系统的结构和特性。
逻辑代数有1和0两种逻辑值，它们并不表示数量的大小，而是表示两种对立的逻辑状态，例如电平的高低，晶体管的导通和截止，脉冲信号的有无，事物的是非等。所以，逻辑1和逻辑0与自然数的1和0有本质的区别。
在逻辑代数中，反映输出逻辑变量和输入逻辑变量的关系，叫逻辑函数，可表示为
F=f (A,B,C…)
其中，A，B，C…输入逻辑变量，F为逻辑函数。下面介绍基本逻辑运算。
1）逻辑乘
逻辑乘是描述与逻辑关系的，又称与运算。逻辑表达式为
F=A·B
其意义是仅当决定事件发生的所有条件A、B均具备时，事件F才能发生。例如把两只开关和一盏电灯串联接到电源上，只有当两只开关均闭合时灯才能亮。两个开关中有一个不闭合灯就不能亮。在A和B分别取0或1值时，F的逻辑状态列于表4.1，称为真值表。
2）逻辑加
逻辑加是描述或逻辑关系的，也称或运算。逻辑表达式为
F=A+B
其意义是当决定事件发生的各种条件A、B中，只要有一个或一个以上的条件具备，事件F 就发生。仍以上述的灯的情况为例，把两只开关并连与一盏电灯串联接到电源上，当两只开关中有一个或一个以上闭合时灯均能亮。只有两个开关断开灯才不亮。当A和B分别取0或1值时，F的逻辑状态列于真值表4.2。
3）逻辑非
逻辑非是对一个逻辑变量的否定，也称非运算。逻辑表达式为
F
A
其意义是当条件A为真，事件发生出现的结果必然是这种条件相反的结果。
当A取0或1值时，F的逻辑状态列于真值表4.3。
表4.1 表4.2 表4.3
2．逻辑代数的运算法则
（1）基本运算法则
0·A=0
1·A=A
A ·0=A A·A=A 0+A=A 1+A=1
A +1=A A+A=A
（2） 交换律 A·B=B·A A+B=B+A
（3）结合律
ABC=(AB)C=A(BC)
A+B+C=A+(B+C)=(A+B)+C
（4）分配律
A(B+C)=AB+AC A+BC=(A+B)(A+C)
（5） 吸收律 A(A+B)=A
AB B A A =+)(
A+AB=A
A+A B=A+B AB+A B =A （A+B ）（A+B ）=A
（6）反演律（摩根定律）
A B A =+·B B A AB +=
基本逻辑门及常用逻辑门的功能及符号在集成技术迅速发展和广泛运用的今天，分立元件门电路已经很少有人用了，但不管功能多么强，结构多么复杂的集成门电路，都是以分立元件门电路为基础，经过改造演变过来的，了解分立元件门电路的工作原理，有助于学习和掌握集成门电路。分立元件门电路包括二极管门电路和三极管门电路两类。
一、二极管门电路
1．二极管与门
图4.2.1
二极管与门电路如图4.2.1（a）所示。由图可知，在输入A、B中只有一个（或一个以上）为低电平，则与输入端相连的二极管必然获得正偏电压而导通，使输出F为低电平，只有所有输入（A,B…）同时为高电平，输出F才是高电平。可见，输入对输出呈现与逻辑关系，即F=A·B，其逻辑符号如图4.2.1（b）所示，其真值表如表4.4。输入端的个数当然可以多于两个，有几个输入端就有几个二极管。
2．二极管或门
二极管或门电路如图4.2.2(a)，只要输入A、B中有高电平，相应的二极管就会导通，输出F就是高电平；只有输入A、B同时为低电平，F才是低电平。显然F和A，B间呈现或逻辑关系，
图4.2.2
逻辑式为F=A+B。图形符号如图4.2.2(b)。其真值表如表4.5所示。
二、三极管门电路
1．三极管非门
对图4.2.3 (a)的三极管开关电路分析可知，当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平，所以输出与输入就呈现非逻辑关系，是一个非门，也称为反相器。
在实际电路中，为了使输入低电平时三极管开关能可知的截止，一般采用图4.2.3(a)所示的电路形式。只要电阻R1、R2和负电源—V ss参数配合适当，则当输入低电平信号时，三极管的基极就可以是负电位，发射结反偏，三极管将可靠截止，输出为高电平，实现非运算。非运算的逻辑符号如图4.2.3(b)。表4.6为其真值表。
图4.2.3
2．三极管与非门
将二极管与门和反相器连接起来，就可以构成图4.2.4(a)所示的与非门。从前述对与门和非门的分析，不难得出与非门电路的真值表，见表4.7。其逻辑式为F=AB，逻辑符号如图4.2.4(b)所示。
图4.2.4
3．三极管或非门
将二极管或门和反相器连接起来，就构成了如图 4.2.5(a)所示的或非门。其逻辑式为
A ，逻辑符号如图4.2.5(b)，真值表列于表4.8。F=B
图4.2.5
组合逻辑电路的分析与应用
一、组合逻辑电路的分析
组合逻辑电路分析的步骤大致如下：
已知逻辑图→根据逻辑图写逻辑函数表达式→运用布尔（逻辑）代数化简或变换→列逻辑状态表→分析逻辑功能。
下面通过一个例子说明组合逻辑电路的分析方法。
[例]分析图4.3.1所示的组合逻辑逻辑电路。
图4.3.1
解：（1）由逻辑图写出逻辑函数表达式。
从每个器件的输入端到输出端，依次写出各个逻辑门的逻辑函数表达式，最后写出输出与各输入量之间的逻辑函数表达式：
=
X?
B
A
=
=
Y?
AX
AB
A
=
Z?
=
AB
BX
B
?
=
+
+
+
=
+
F+
?
?
(
)
(
=)
=
?
?
=
B
A
B
B
B
A
A
B
B YZ
A
AB
AB
A
A
A
AB
AB
B
（2）由逻辑函数表达式列出逻辑状态表（表4.9）。
（3）分析逻辑功能。
由逻辑函数表达式和逻辑状态表可知，图4.3.1是由四个与非门组成的异或门，其逻辑式也可写成
F⊕
=
A
=
+
B
A
A
B
B
二、组合逻辑电路的设计
组合逻辑电路设计的步骤如下：
已知逻辑要求→列逻辑状态表→写逻辑式→运用逻辑代数化简成与或式→画逻辑图。
下面通过一个例子说明如何进行组合逻辑电路的设计：
[例]设计一个三人（A，B，C）表决电路，赞成为1，不赞成为0，多数赞成为通过，即
F=1，反之F=0。
解：（1）由题意列出逻辑状态表，如表4.10
（2）由逻辑状态表写出逻辑表达式。
AB
F+
=
C
+
+
ABC
BC
A
A
C
B
列表达式的方法，找到F=1的那些项，各输入项为1的用该项的字母表示，为0的用该字母的非状态表示，然后把各项求和，即可得到需要的表达式。
（3）变换和化简。
F+
AB
+
C
=
+
+
+
ABC
ABC
A
BC
ABC
C
B
A
C
C
BC
AB+
=
+
+
+
+
A
)
(
A
(
)
)
CA
B
(B
=
+
BC
CA
AB+
（4）由逻辑式画逻辑图如图4.3.2。
图4.3.2
常用组合逻辑部件的功能和应用
有一些组合逻辑电路在各类数字系统中经常大量地被使用。为了方便，目前已将这些电路的设计标准化，并由厂家制成了中、小规模单片集成电路产品，其中包括编码器、译码器、数据选择器、运算器、比较器、奇偶校验器/发生器等。这些集成电路具有通用性强、兼容性好、功耗小、工作稳定等优点，所以被广泛采用。应当了解其工作原理，掌握其功能和使用方法。
一、编码器
（1）编码器的含义
一般地说，用文字、符号或者数码表示特定信息的过程称为编码，能够实现编码功能的电路称为编码器。
在数字系统中，是采用若干个二进制码0和1来进行编码的，要表示的信息越多，二进制代码的位数越多。N 位二进制代码有2n 个状态，可以表示2n 个信息，对N 个信号进行编码时，应按公式2n >=N 来确定需要使用的二进制代码的位数n 。
用的编码器有二进制编码器、二—十进制编码器、优先编码器等。 （2）二进制编码器
二进制编码器是由n 位二进制数表示2n 个信号的编码电路，以图4.3.3所示的8线—3线编码器为例说明其工作原理。八个输入端0I ~7I 为低电平有效，其真值表如表4.11所示。Y 0~ Y 2为输出端，当某一个输入端为低电平时，就输出该相对应的代码。
图4.3.3中三个输出信号的逻辑函数
76522I I I I Y =
76321I I I I Y =
75310I I I I Y =
八个被编码的对象可以是十进制数码中的八个，也可以是任意出口开关量。如果用三个与门来实现8线—3线编码，输入量应是高电平有效。
图4.3.3
二、译码器 （1）译码的含义 译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，完成这种功能的电路称为译码器。译码器是多输入、多输入出的组合逻辑电路。 （2）二极管译码器
这是一种由二极管矩阵构成的较为简单的译码电路。3位二进制二极管译码器电路如图4.3.4所示，其输入端为3位二进制代码A2 A1 A0，代码为000~111八种组合，输出线有Y0~ Y7 8条。
当代码A2 A1 A0=000时，012A A A =111，由012A A A 作输入端的与门的输出线为1，其他依次类推。二极管与门译码器的主要优点是电路简单，但由于存在输入阻抗低，输出阻抗高、输出电平发生偏移等缺点，目前已很少采用。
图4.3.4
（3）中规模通用译码器
这种译码器是由集成逻辑门构成的。如3位二进制3线—8线译码器，以74LS138为例，其逻辑图如图4.3.5所示，它除了有三个代码输入端之外，还有三个控制输入端C B A S T S T S T ，这三个输入端也称为片选端，作为扩展功能或级联使用，其功能表（真值表）如表4.12所示，该译码器有效输出电平为低电平。
图4.3.5
由表4.12可知，片选控制端ST B =ST C =1，ST A =0时,译码器停止译码,输出端全部为高电平, ST A ==ST B =1时译码器也不工作;只有当ST A =1, ST B =ST C =0时,译码器才进行译码。 有了ST A ，B ST ，C ST 这三个片选输入端，可以将译码器当做数据分配器来使用，这就是一种功能的扩展。使用方法是S T S T B =0，A 2 A 1 A 0作为“地
址”输入端（A 2 A 1 A 0称为地址输入），则从ST A 端输入的数据只能通过由A 2 A 1 A 0二进制代码所指定的一根输出线送出去，例A 2 A 1 A 0=110，除了门G8送出的信号以外，只有门G6的三根输入线全1，因此，ST A 端输入的数据以电平后的形式出现在6Y 的输出端，其他输出端不受ST A 控制，即与ST A 无关，ST A 是从6Y 送出的。这种数据分配的功能相当于波段开关，如图4.3.6所示，而波段开关位置由A 2 A 1 A 0的地址译码控制。
图4.3.6
（4）BCD代码译码器
这种译码器的代表是4线—10线译码器，它的功能是将8421BCD码译为十个对象，所以也称二—十进制译码器，如CT5442，CT5443等。它的原理与3线—8线译码器类同，只不过它有四个输入端，十个输出端，可以输出十个独立的高、低电平号。4位输入代码共有十六个组合状态，其中有六个没有与其对应的输出端，这六组代码称为伪码，伪码输入时，十个输出均处于无效状态（一般是低电平有效，此时输出均为高电平）。
(5)BCD七段译码器
在数字系统的某些终端，往往需要直接观察十进制数字，BCD七段译码器的功能，就是把机器中运行的二—十进制BCD码直接译成显示十进制数的代码，并通过显示器显示出来。其显示器件有荧光数码管、半导体数码管、液晶显示器等。七段显示器通过七段字划（笔画）亮灭的不同组合来实现对0~9十个十进制字符的显示。七段数码管显示器字划如图4.3.7所示。图4.3.7(a)是共阴极连接，图4.3.7(b)是共阳极连接。半导体数码管在前面半导体元件一章中已经做了介绍。还有一种把计数器、译码器、驱动器、数码管组合在一起的集成器件，
称为四合一数码显示器。
图4.3.7
触发器结构、功能
一、基本R —S 触发器
基本R —S 触发器可用两个与非门交叉联接而成，如图4.4.1(a)所示，图(b)是它的图形符号。Q 与Q 是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。这种触发器有两种稳定状态：一种状态是Q=1，Q =0，称为置位状态(1态)；另一种状态是Q=0，
Q =1，称为复位状态(0态)。相应的输入端分别称为直接置位端或者直接置1端(D S )和直接复位端或直接置0端(D R )，下面分四种情况来分析基本R-S 触发嚣输出与输入的逻辑关系。 （1）D S =1， D R =0
所谓D S =1，就是将D S 端保持高电位，而D R =0，就是D R 端加一负脉冲。设触发器的初始状态为1态，即Q =1， Q =0，D S =1，D R =1。这时与非门G A 有一个输入为0，其输出Q 则为1;而G B 的两个输入全为1，其输出Q 则为1。因此，在D R 端加负脉冲后，触发
嚣就由1态翻转为0态。如果它的初始状态为0态。触发器仍保持0态不变。 （2）D S =0， D R =1
设触发器的初始状态为0态，即Q =0，Q =1，D S =1，D R =1。这时与非门G B 有一个输入为0，其Q 则为1；而G A 的两个输入为1，其输出Q 则为0。因此，在D S 端加负脉冲后，触发器就由0态翻转为1态。触发器仍保持1态不变。 （3）D S =1，D R =1
假如在(1)中D R 由0变为1(即除去负脉冲)。或在(2)中D S 由0变为1，这样，D S =D R =1，则触发器保持原状态不变。这就是它具有存储或记忆的功能。
为什么能保持原有状态不变呢？例如在(1)的情况，触发器处于0态，即Q =0，Q =1，这时G B 门的两个输入均为0，其输出Q 为1，将此1电平反馈到G A 门的输入端，使它的两个输入都为1，因而保证G A 门的输出Q 为0，当输入D R 由0变为1时，G B 门的另一输入端仍为0，所以触发器能保持0态不变。(2)的情况读者可自己分析。 （4）D S =0，D R =0
当D S 端和D R 端同时加负脉冲时，无论初始什么状态，两个与非门的输出端都会变为1，这时已不符合Q 与Q 相反的逻辑状态。因此这种情况应在使用中禁止出现。
从上述分析可知，基本R-S 触发器有两个状态，它可以直接置位或复位，并具有存储和记忆的功能。在直接置位端加负脉冲(D S =0)即可置位，在直接复位加负脉冲(D R =0)即可复位。负脉冲除去以后，直接置位端和复位端都处于高电平(平时固定接高电平)，此时触发器保持相应负脉冲去掉前的状态，实现存储或记忆功能。但要注意负脉冲不可同时加在直接置位端和直接复位端。基本R-S 触发器的各种状态列于表4.13。 图4.4.1(b)是基本R-S 触发器的图形符号，图中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲(0电平)来置位或复位，即低电平有效。图4.4.2是基本R-S 触发器的工作波形。
图4.4.1 图4.4.2
二、可控R-S 触发器
上面介绍的基本触发器是各种双稳态触发器的共同部分。除此之外，一般触发器还有引导门电路(或称控制电路)，通常由它把输入信号引导到基本触发器。图4.4.3(a)是可控R-S 触发器的逻辑图，图(b)是它的图形符号。图4.4.3(a)中，与非门G A 和G B 构成基本触发器，
与非门G C 和
表4.14
图4.4.3
G D 构成引导电路，D S 直接置位端, D R 直接复置位端，R 和S 是置0和置1信号输入端。CP 是时钟脉冲输入端，在脉冲数字电路中所使用的触发器往往用一种正脉冲来控制触发器的翻转时刻，这种正脉冲就称为时钟脉冲，它也是一种控制命令。通过引导电路来实现时钟脉冲对输入端R 和S 的控制，故称可控R-S 触发器。当时钟脉冲来到之前，即CP=0时，无论R 和S 端的电平如何变化，G C 门和G D 门的输出均为1，基本触发器保持原状态不变。只有时钟脉冲来到之后，即CP=1时，触发器才按R 、S 端的输入状态来决定其输出状态。时钟脉冲过去后，输出状态保持时钟脉冲为高电平时的状态不变。
D S 和D R 是直接置位和直接复位，就是不受时钟脉冲CP 的控制可以对基本触发器的
输出端置0或置1。主要用于在工作之初，预先使触发器处于某一给定状态，在工作过程中不用它们，让它们处于1态(高电平)。
可控RS 触发器的输出状态与R 、S 输入状态的关系列于表4.14。n
Q 表示时钟到来之前触发器的输出状态，1
n Q +表示时钟脉冲到来之后的状态。现对其工作过程分析如下;
当时钟脉冲(正脉冲)来到之后，CP 变为1，R 和S 的状态开始起作用。
（1）如果S=1，R=0，则G D 门输出仍保持1，G C 门输出将变为0，而向G A 门送一个置1的负脉冲，触发器的输出端无论原来是什么状态为1态，即Q =1。
（2）如果S=0，R=1，则G C 门输出仍保持1，G D 将向G B 门送置0的负脉冲，输出将变为0态。即Q =0。
（3）如果R=0，S=0，则G C 门和G B 门均保持1态，均不会向基本触发器送负脉冲，所以输出将保持原来的状态。
（4）上述几种情况，当时钟脉冲过去后输出端的状态1
n Q +将保持时钟脉冲为高电平时的状态。
（5）如果时钟脉冲为高电平时R=S=1，则G C 和G D 都将向基本触发器送负脉冲，使
G A 和G B 门输出端都为1，这就会使Q与Q都为1。当时钟脉冲过去以后，G A 和G B 门的输出端哪一个将处于1态是由偶然因素确定的，所以输出也就没有固定的状态。这种不正常的情况应避免出现。
图4.4.4是可控R-S触发器的工作波形。可控R-S触发器的逻辑功能比基本触发器多一些，它不但可以实现记忆和存储，还具有计数功能。
如果将可控R-S触发器的Q端连到S，Q端联到R端，在时钟脉冲端CP加上计数脉冲，如图4.4.5所示。这样的触发器具有计数的功能，来一个计数脉冲它能翻转一次，翻转的次数等于脉冲的数目，所以可以用它来构成计数器。
如在Q=0，Q=1的状态下，在计数脉冲(正脉冲)的作用下将使触发器翻转到Q=1，Q=0的状态。若触发脉冲能及时撤走，输出将保持这种状态，当再来一个触发脉冲时，又会使触发器翻转到Q=0，Q=1的状态，可控R-S触发器似乎能正确地对计数脉冲实现计数，即以使触发器适时地翻转。但实际上，这是有条件的，要求在触发器翻转之后，计数正脉冲的高电平及时降下来，也就是说，要求计数脉冲宽度恰好合适。如果宽了，触发器会再次翻转，使触发器的翻转次数与触发脉冲的个数不相同，即在一个计数脉冲的作用下可能引起触发器一次以上翻转，产生所谓“空翻”现象。因此，可控R-S触发器并不能作为实际的计数器使用，为避免空翻，计数器一般采用主从型触发器和维持阻塞型触发器构成。
图4.4.4
图4.4.5
三、J-K触发器
图4.4.6(a)所示的是主从型J-K触发器的逻辑图，图(b)是它的图形符号。它由两个可控R-S触发器组成，两者分别称为主触发器和从触发器。此外，还通过一个非门将两个触发器的时钟脉冲端连接起来。这就是触发器的主从型结构。时钟脉冲前沿使主触发器翻转，而时钟时钟脉冲的后沿使从触发器翻转，主从之名由此而来。J-K触发器的状态见真值表4.15。
图4.4.6
其工作原理是，当时钟脉冲来后，即CP=1，与非门的输出为0，故从触发器的状态保持不变，这时主触发器是否翻转，要看它在时钟脉冲为低电平时的状态(图中S=Q，R=Q)以及J、K输入端的状态而定。当CP从1下跳变为0时，主触发器的输出状态不变。这时非门的输出为1，主触发器把CP从1下跳变为0前一瞬间的输出状态送到从触发器，使两者状态一致。例如主触发器为1态，当非门的输出上跳为1时，由于从触发器的S=1和R=0，故使它也处于1态。
这种触发器不会出现“空翻”现象，因为CP=1期间，从触发器的状态不会改变；而等到CP下跳为0时，从触发器翻转或保持原态，但主触发器的状态又不会改变，所以不会出“空翻”的情况。
（1）J=1，K=1
设时钟脉冲到来之前，即CP=0时，触发器的初始状态为0态，这时主触发器的S=Q=1，R=Q=0，当时钟脉冲到来后，即CP=1时，由于主触发器的J=1和K=0，故翻转为1态，当CP从1下跳为0时，由于这时从触发器的J=1和K=0，它也就翻转为1态。反之设主触发器的J=0和K=1，当CP=1时，它翻转为0态，当CP下跳为0时，从触发器也翻转为0态。
可见J—K触发器在J=K=1的情况下，来一个时钟脉冲，就使它翻转一次，这表明，在这种情况下，触发器具有计数功能。
图4.4.7是主从型J—K触发器在J=K=1的情况下的输出波形。
图4.4.7
（2）J=0，K=0
设触发器的初始状态为0态。这时主触发器当CP=1时，由于主触发器的J=0和K=0它的状态保持不变，当CP下跳时，由于主触发器的J=0和K=1，也保持原状态不变。如果初始状态为1，也保持原状态不变。
（3）J=1，K=0
设触发器的初始状态为0态，这时主触发器当CP=1时，由于主触发器的J=1和K=0故翻转为1态，当CP下跳时，由于从触发器的S=1和R=0，故也翻转为1态。如果初始状态为1态，主触发器由于S=0和R=0，当CP=1时保持原状态不变；从触发器由于S=1和R=0，当CP下跳时也保持1态不变。
（4）J=0，K=1
无论触发器原来处于什么状态，下一个状态一定是0态。请读者自行分析。
由上述可知，主从型触发器在CP=1时，把输入信号暂时存储在主触发器中，为从触发器的翻转或保持原状态做好准备；到CP下跳为0时，存储的信号起作用，或者触发从触发器使之翻转，或者使之保持原状态，此外，主从型触发器具有在CP从1下跳为0时翻转的特点，也就是具有时钟脉冲后沿触发的特点。后沿触发在图形符号中在CP输入端靠近方框处用一小圆圈表示，如图4.4.6(b)所示。
四、D触发器
图4.4.8是维持－阻塞型D
4.16。它的逻辑功能是当D＝0时，在时钟脉冲CP上升沿到来后，输出端的状态将变成Q n+1=0；而当D＝1时则在C上升沿到来后，输出状态将变成Q n+1=1,可见，D触发器铁输出端状态仅决定于C到达前D输入端的状态，而与触发器现态无关，即
Q n+1=D
当把D触发器的D输入端与Q输出端连接在一起时，就构成了计数器，见图4.4.9。但在其时钟输入端加计数脉冲时，它的作用就与J－K触发器的计数功能相同，所不同的是它
是由时钟脉冲的前沿触发。工作波形见图4.4.10。
图4.4.8图4.4.9 图4.4.10
数字逻辑电路的分析应用
一、交通信号灯故障检测电路
交通信号灯在正常情况下：红灯（R ）亮――停车；黄灯（Y ）亮――准备；绿灯（G ）亮――通行；正常时只有一个灯亮。如果灯全不亮或两个灯同时亮，都是故障。
输入变量为1，表示灯亮；输入变量为0表示不亮。有故障时输出为1，正常时输出为0。
由此，可列出逻辑状态表4.17。
化简上式，得
为了减少所用门数，将上式变换为
YG G Y R G Y R F +++??=)( =YG )G Y (R G Y R +++++
由此可画出交通信号灯故障检查电路，如图4.4.11所示。发生故障时，晶体管导通，继电器KA 通电，其触点闭合，故障指示灯亮。
图4.4.11
二、两地控制一灯的电路
图4.4.12是在A ，B 两地控制一个照明灯的电路。当Y ＝1时，灯亮；反之则灭。
RY YG RG RYG Y +++=
数字电路及其应用(一)
数字电路及其应用(一) 编者的话当今时代，数字电路已广泛地应用于各个领域。本报将 在“电路与制作”栏里，刊登系列文章介绍数字电路的基本知识和应用实例。 在介绍基本知识时，我们将以集成数字电路为主，该电路又分TTL和CMOS 两种类型，这里又以CMOS集成数字电路为主，因它功耗低、工作电压范围宽、扇出能力强和售价低等，很适合电子爱好者选用。介绍应用时，以实 用为主，特别介绍一些家电产品和娱乐产品中的数字电路。这样可使刚入门的 电子爱好者尽快学会和使用数字电路。一、基本逻辑电路 1.数字电路 的特点 在电子设备中，通常把电路分为模拟电路和数字电路两类，前者涉及模 拟信号，即连续变化的物理量，例如在24小时内某室内温度的变化量；后者 涉及数字信号，即断续变化的物理量，如图1所示。当把图1的开关K快速通、断时，在电阻R上就产生一连串的脉冲(电压)，这就是数字信号。人们把用来 传输、控制或变换数字信号的电子电路称为数字电路。数字电路工作 时通常只有两种状态：高电位(又称高电平)或低电位(又称低电平)。通常把高电 位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”(按正逻 辑定义的)。注意：有关产品手册中常用“H”代表“1”、“L”代表“0”。实际的数字 电路中，到底要求多高或多低的电位才能表示“1”或“0”，这要由具体的数字电 路来定。例如一些TTL数字电路的输出电压等于或小于0.2V，均可认为是逻 辑“0”，等于或者大于3V，均可认为是逻辑“1”(即电路技术指标)。CMOS数字 电路的逻辑“0”或“1”的电位值是与工作电压有关的。讨论数字电路问 题时，也常用代码“0”和“1”表示某些器件工作时的两种状态，例如开关断开代 表“0”状态、接通代表“1”状态。 2.三种基本逻辑电路
74系列芯片数据手册大全
74系列芯片数据手册大全 74系列集成电路名称与功能常用74系列标准数字电路的中文名称资料7400 TTL四2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压缓冲驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发器 74109 TTL 带预置清除正触发双J-K触发器 7411 TTL 3输入端3与门 74112 TTL 带预置清除负触发双J-K触发器 7412 TTL 开路输出3输入端三与非门 74121 TTL 单稳态多谐振荡器 74122 TTL 可再触发单稳态多谐振荡器 74123 TTL 双可再触发单稳态多谐振荡器 74125 TTL 三态输出高有效四总线缓冲门 74126 TTL 三态输出低有效四总线缓冲门 7413 TTL 4输入端双与非施密特触发器 74132 TTL 2输入端四与非施密特触发器 74133 TTL 13输入端与非门 74136 TTL 四异或门 74138 TTL 3-8线译码器/复工器 74139 TTL 双2-4线译码器/复工器 7414 TTL 六反相施密特触发器 74145 TTL BCD—十进制译码/驱动器 7415 TTL 开路输出3输入端三与门 74150 TTL 16选1数据选择/多路开关 74151 TTL 8选1数据选择器 74153 TTL 双4选1数据选择器 74154 TTL 4线—16线译码器 74155 TTL 图腾柱输出译码器/分配器 74156 TTL 开路输出译码器/分配器 74157 TTL 同相输出四2选1数据选择器 74158 TTL 反相输出四2选1数据选择器 7416 TTL 开路输出六反相缓冲/驱动器 74160 TTL 可预置BCD异步清除计数器 74161 TTL 可予制四位二进制异步清除计数器
数字电路设计实例
数字电路综合设计案例 8.1 十字路口交通管理器 一、要求 设计一个十字路口交通管理器，该管理器自动控制十字路口两组红、黄、绿三色交通灯，指挥各种车辆和行人安全通过。 二、技术指标 1、交通管理器应能有效操纵路口两组红、黄、绿灯，使两条交叉道路上的车辆交替通行，每次通行时间按需要和实际情况设定。 2、在某条道路上有老人、孩子或者残疾人需要横穿马路时，他们可以举旗示意， 执勤人员按动路口设置的开关，交通管理器接受信号，在路口的通行方向发生转换时，响应上述请求信号，让人们横穿马路，这条道上的车辆禁止通行，即管理这条道路的红灯亮。 3、横穿马路的请求结束后，管理器使道口交通恢复交替通行的正常状态。 三、设计原理和过程： 本课题采用自上而下的方法进行设计。 1．确定交通管理器逻辑功能 ⑴、十字路口每条道路各有一组红、黄、绿灯，用以指挥车辆和行人有序地通行。其中红灯亮表示该条道路禁止通行；黄灯亮表示停车；绿灯亮表示通行。因此，十字路口车辆运行情况有以下几种可能： ①甲道通行，乙道禁止通行； ②甲道停车线以外的车辆禁止通行（必须停车），乙道仍然禁止通行，以便让甲道停车线以内的车辆安全通过； ③甲道禁止通行，乙道通行； ④甲道仍然不通行，乙道停车线以外的车辆必须停车，停车线以内的车辆顺利通行。 ⑵、每条道路的通车时间（也可看作禁止通行时间）为30秒~2分钟，可视需要和实际情况调整，而每条道路的停车时间即黄灯亮的时间为5秒~10秒，且也可调整。 ⑶、响应老人、孩子或残疾人特殊请求信号时，必须在一次通行—禁止情况完毕后， 阻止要求横穿的那条马路上车辆的通行。换句话说，使另一条道路增加若干通行时间。 设S1和S2分别为请求横穿甲道和乙道的手控开关，那么，响应S1或S2的时间必定在甲道通乙道禁止或甲道禁止乙道通两种情况结束时，且不必过黄灯的转换。这种规定是为了简化设计。 由上述逻辑功能，画出交通管理器的示意图如图8-1所示，它的简单逻辑流程图如图8-2所示。示意图中甲道的红、黄、绿灯分别用R、Y、G表示，而乙道的红、黄、绿灯分别用r、y、g表示。简单逻辑流程图中设定通行（禁止）时间为60秒，停车时间为10秒。
数字电路及其应用
第四章数字电路及其应用 课程目标 1 掌握基本逻辑代数和基本逻辑门电路的逻辑功能 2 掌握常用复合门电路的逻辑功能和应用 3 掌握组合逻辑电路的分析和设计方法及应用，常用组合逻辑部件的应用 4 掌握常用触发器的逻辑功能及应用 5 掌握时序逻辑电路的分析应用 6 实验技能：与非门逻辑功能测试，触发器逻辑功能测试；EWB软件的应用。 课程内容 1 逻辑代数知识 2 基本逻辑门及常用逻辑门的功能及符号 3 组合逻辑电路的分析与应用 4 常用组合逻辑部件的功能和应用 5 触发器结构、功能 6 数字逻辑电路的分析应用 7与非门逻辑功能测试 8触发器逻辑功能测试 9 555电路的应用及仿真 学习方法 从通过掌握逻辑代数、基本门电路逻辑关系出发，掌握组合逻辑电路的分析和应用及常用组合逻辑部件的应用，掌握触发器的功能应用及时序逻辑电路的分析应用，从而掌握数字电路分析应用的方法，通过数字电路的实验实训仿真，掌握常用数字部件的应用，故障诊断与排除。 课后思考 1 二进制、十进制以及十六进制之间相互转换的方法？ 2 BCD码的含义和种类？ 3 用与非门与其他逻辑门之间的转换方法？ 4 组合逻辑电路分析应用的方法是什么？ 5 编码器与译码器的含义及之间的区别？ 6 JK触发器的功能以及与D触发器之间转换的方法？ 7 时序逻辑电路的特点？
逻辑代数知识 一、数制 所谓数制就是计数的方法。在日常生活中最常用的是十进制，它有0、1、2、3、4、5、6、7、8、9十个数码，用来组成不同的数。在数字电路中采用二进制，还有八进制、十六进制。下面介绍常用的二进制和十六进制。 1．二进制 二进制有两个数码0和1，它们与电路的两个状态(开和关、高电平和低电平等)直接对应，使用比较方便。 二进制与十进制的进位规则不同。十进制是“逢十进一”，即9+1=10，可写成10=1*101+0*100，10为基数。如325可写成： 325=3*102+2*101+5*100 二进制是“逢二进一”，即1+1=10，可写成10=1*21+0*20，也就是说，二进制以2为基数，如： (11011)2=1*24+1*23+0*22+1*21+1*20=(27)10 这样可把任意一个二进制数转换为十进制数。若要将十进制数转换为二进制数怎么办呢？ 由上式可见： (27)10=d4*24+d3*23+d2*22+d1*21+d0*20=( d4d3d2d1d0)2 式中d4~ d0分别为相就的二进制数码1或0。它们可用下法求得：27除2的余数是1，其商除2的余数为1，这样除下去，直到商为0为止： 2|27……余1（d0） 2|13……余1（d1） 2|6……..余0(d2) 2|3……..余1(d3) 2|1……..余1(d4) 所以 （27）10＝（d4d3d2d1d0）2＝（11011）2 2．十六进制 十六进制有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六个数码，其中A~F分别代表十进制的10~15。为与十进制区别，规定十六进制数注有下标16或H。十六进制是“逢十六进一”，即F+1=10，可写成10=1*161+0*160，其基数为16，如： (4E6)16=(4E6)11=4*162+14*161+6*160=(1254)10 这就是十六进制数转换为十进制数的方法。反过来，要将十进制数转换为十六进制数，可先转换为二进制数，再由二进制数转换为十六进制数。因为每一个十六进制数码都可以用4位二进制数来表示，如(1011)2表示十六进制的B；(0101)2表示十六进制的5等。故可将二进制数从低位开始，每4位为一组写出其值，从高位到低位，就是十六进制数。如： （27）10=（0011011）2=（1B）16 下面比较一下上面三种数制的数码： 十进制二进制十六进制十进制二进制十六进制 0 000 0 8 1000 8 1 001 1 9 1001 9 2 010 2 10 1010 A 3 011 3 11 1011 B 4 100 4 12 1100 C 5 101 5 13 1101 D 6 110 6 14 1110 E 7 111 7 15 1111 F 二、编码
数字电路芯片大全资料
芯片大全 -- 74系列芯片资料（还算可以）！ 74系列芯片资料 反相器驱动器 LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门 LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器 LS86 译码器 LS138 LS139 寄存器 LS74 LS175 LS373 反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门74LS04 ┌┴─┴─┴─┴─┴─┴─┴┐六非门(OC门) 74LS05 _ │1413 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴─┴─┴─┴─┴─┴─┴┐ │1413 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ _ │1413 12 11 10 9 8│
Y =A+C ）│四总线三态门 74LS125 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴─┴─┴─┴─┴─┴─┴─┴─┴─┴┐8位总线驱动器 74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│DIR =1 A=>B │ 1 2 3 4 5 6 7 8 9 10│DIR=0 B=>A └┬─┬─┬─┬─┬─┬─┬─┬─┬─┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器 正逻辑与门,与非门: Vcc 4B 4A 4Y 3B 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ │1413 12 11 10 9 8│ Y = AB ）│2输入四正与门 74LS08 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 4B 4A 4Y 3B 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ __ │1413 12 11 10 9 8│ Y = AB ）│2输入四正与非门 74LS00 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 1C 1Y 3C 3B 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ ___ │1413 12 11 10 9 8│ Y = ABC ）│3输入三正与非门 74LS10 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1B 2A 2B 2C 2Y GND Vcc H G Y
数字逻辑电路设计及应用
数字逻辑电路设计及应用 C程序设计报告（1） [问题]： 设计一个C程序实现任意十进制数到二进制数的转换，二进制精度为11位。 [思路]： 1.十进制数转二进制数对整数和小数的处理时不一样的。所以设计程序时，也应该对读入 的整数和小数的数据分开处理。（分开的办法可以先直接对浮点数强制类型转换，即可得到整数部分，再用浮点数减整数部分，即可得到小数部分）。 2.对于整数部分，采用的是“除2法”（不知道是不是这个名字……）。即，每次将该数除 以2，得到的余数作为该位的二进制数，商作为下一次的除数，依此类推，直到商为1或0为止。 3.对于小数部分，采用的是“乘2法”（依然不知道是不是这个名字）。即，每次将小数部 分乘2，得到的整数部分即为该位的二进制数，小数部分为下一次的乘数。依此类推，这样做下去是一个无限不循环的小数，所以一般会要求二进制数中小数的精度，本题目要求的是11位。 4.在实际程序设计过程中，我发现了这样一个问题，当小数部分二进制码采用浮点型数据 时，单独输出准确无误，但与整形的整数部分二进制码结合在一起后，最后3位总是不准确的，怀疑是在相加的过程中产生了“大数吃小数”的问题。按照一般思维，此时应提高精度，采用long double型变量，但是我采用的编译器是采用Windows C的运行库（MS C编译器）的MinGW，其对printf函数不支持long double型。无奈之下，我只能把小数部分存为一个11位长的数组，再对其输出。 [流程]： [程序]：
/******************************************************************** /* this is a program to transform decimal nubers to binary nubers. /* Huang Bohao /* 将小数部分用数组形式存储，避免了整数部分与小数部分相加而出现的 /*大数吃小数的情况 ********************************************************************/ #include <> int Integer2Binary(int integer); ,Bina ryInt); for(i = 0; i < 11; i++) printf("%d",BinaryFraction[i]); printf("\n"); } /******************************************************************** /* function name: Integer2Binary /* input parameter: int integer (integer waiting to be transformed) /* output parameter: int output (transformed integer) ********************************************************************/ int Integer2Binary(int integer) { int B,Y,output,flag; //B被除数，Y为余数，output为输出数据,flag为位置标记位
数字逻辑与数字系统应用案例、实例
数字逻辑与数字系统 （1）多路彩灯控制器的设计 一、实验目的 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．作为课程实验与毕业设计的过度，课程设计为两者提供了一个桥梁。二、任务和要求 实现彩灯控制的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成大型彩灯控制系统。因为本次实习要求设计的彩灯路数较少，且花型变换较为简单，故采用移位寄存器型彩灯控制电路。 （1）彩灯控制器设计要求 设计一个8路移存型彩灯控制器，要求： 1. 彩灯实现快慢两种节拍的变换； 2. 8路彩灯能演示三种花型（花型自拟）； 3. 彩灯用发光二极管LED模拟； 4. 选做：用EPROM实现8路彩灯控制器，要求同上面的三点。 （2）课程设计的总体要求 1．设计电路实现题目要求； 2．电路在功能相当的情况下设计越简单越好；
3. 注意布线，要直角连接，选最短路径，不要相互交叉； 4. 注意用电安全，所加电压不能太高，以免烧坏芯片和面包板。 三、设计方案 （1）总体方案的设计 针对题目设计要求，经过分析与思考，拟定以下二种方案： 方案一：总体电路共分三大块。第一块实现花型的演示；第二块实现花型的控制及节拍控制；第三块实现时钟信号的产生。 主体框图如下： 方案二：在方案一的基础上将整体电路分为四块。第一块实现花型的演示； 第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。 并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。 主体框图如下： （2）总体方案的选择 方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。这样设计，其优点在于：设计思想比较简单。元件种类使用少，且
数字电路的应用
数字电路的应用 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。 数字电路是以二值数字逻辑为基础的，其工作信号是离散的数字信号。电路中的电子晶体管工作于开关状态，时而导通，时而截止。数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。但其发展比模拟电路发展的更快。从60年代开始，数字集成器件以双极型工艺制成了小规模逻辑器件。随后发展到中规模逻辑器件；70年代末，微处理器的出现，使数字集成电路的性能产生质的飞跃。 数字集成器件所用的材料以硅材料为主，在高速电路中，也使用化合物半导体材料，例如砷化镓等。逻辑门是数字电路中一种重要的逻辑单元电路。TTL 逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的基本逻辑器件之一。随着CMOS工艺的发展，TTL的主导地位受到了动摇，有被CMOS器件所取代的趋势。近几年来，可编程逻辑器件PLD特别是现场可编程门阵列FPGA的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。数字电路或数字集成电路是由许多的逻辑门组成的复杂电路。与模拟电路相比，它主要进行数字信号的处理（即信号以0与1 两个状态表示），因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。一个数字系统一般由控制部件和运算部件组成，在时脉的驱动下，控制部件控制运算部件完成所要执行的动作。通过模拟数字转换器、数字模拟转换器，数字电路可以和模拟电路互相连接。 分类 按功能来分： 1、组合逻辑电路 简称组合电路，它由最基本的逻辑门电路组合而成。特点是：输出值只与当时的输入值有关，即输出惟一地由当时的输入值决定。电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。 2、时序逻辑电路 简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。时
确定版的50个典型经典应用电路实例分析
电路1简单电感量测量装置 在电子制作和设计，经常会用到不同参数的电感线圈，这些线圈的电感量不像电阻那么容易测量，有些数字万用表虽有电感测量挡，但测量范围很有限。该电路以谐振方法测量电感值，测量下限可达10nH，测量范围很宽，能满足正常情况下的电感量测量，电路结构简单，工作可靠稳定，适合于爱好者制作。 一、电路工作原理 电路原理如图1（a）所示。 图1简单电感测量装置电路图 该电路的核心器件是集成压控振荡器芯片MC1648，利用其压控特性在输出3脚产生频 值，测量精度极高。 率信号，可间接测量待测电感L X BB809是变容二极管，图中电位器VR1对+15V进行分压，调节该电位器可获得不同的电压输出，该电压通过R1加到变容二极管BB809上可获得不同的电容量。测量被测电感L X 时，只需将L X接到图中A、B两点中，然后调节电位器VR1使电路谐振，在MC1648的3脚会输出一定频率的振荡信号，用频率计测量C点的频率值，就可通过计算得出L 值。 X 电路谐振频率：f0=1/2π所以L X=1/4π2f02C LxC 式中谐振频率f0即为MC1648的3脚输出频率值，C是电位器VR1调定的变容二极管的电容值，可见要计算L X的值还需先知道C值。为此需要对电位器VR1刻度与变容二极管的对应值作出校准。 为了校准变容二极管与电位器之间的电容量，我们要再自制一个标准的方形RF（射频）电感线圈L0。如图6—7(b)所示，该标准线圈电感量为0.44μH。校准时，将RF线圈L0接在图（a）的A、B两端，调节电位器VR1至不同的刻度位置，在C点可测量出相对应的测量值，再根据上面谐振公式可算出变容二极管在电位器VR1刻度盘不同刻度的电容量。附表给出了实测取样对应关系。 附表振荡频率（MHz）98766253433834
数字电子技术的应用
龙源期刊网 https://www.wendangku.net/doc/172091265.html, 数字电子技术的应用 作者：尹润翔 来源：《电子技术与软件工程》2017年第10期 数字电路中逻辑门电路是最基本的电路逻辑元件。所谓“门”就是一种开关，它能按照某些条件去控制电子信号的通过或不通过。门电路的信号输入和信号输出之间存在一定的逻辑关系（因果关系），所以门电路又称为逻辑门电路。门电路的基本逻辑关系为“与”、“或”、“非”三种。通过这三种关系，可以实现多种多样的功能。而对于传统的机械手表来说，它的功能单一。所以可以通过数字电子技术是它的功能更加丰富，更符合人们生活的需要。例如，除了传统机械手表的功能；显示时间之外，还可以增加显示日期，秒表计时，定时闹钟等功能。 【关键词】高电平低电平输入端输出端 1 数字电子技术 在2016年夏天，我去表哥家玩，在他的书桌上放着一本有关数字电子技术的书，出于好奇心，于是我就翻看了几页，然后我就喜欢上了数字电子技术这门课。以下是我对数字电子技术的认识。核心内容就是把一系列连续的信息数字化，或者说是不连续化。在电子技术中，信号可以根据是否连续分为两大类：一类信号是连续的模拟信号，这类信号的特征是，无论从时间上还是从信号的大小上都是连续变化的，用于传递、加工和处理模拟信号的技术叫做模拟技术，处理模拟信号的电路称为模拟电路。常用的有整流电路、放大电路等，而且研究的是输入和输出信号间的大小及相位关系；另一类信号是不连续的数字信号，数字信号的特征是，无论从时间上或是大小上都是离散的，或者说都是不连续的，传递、加工和处理数码信号的叫做数字技术。处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系而非大小和相位的关系。“门”电路是数字电路中最基本的逻辑元件。所谓“门”就是一种开关，它能按照特点的的条件去控制电路信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系（因果关系），所以“门”电路又称为逻辑门电路。基本逻辑关系为“与”、“或”、“非”三种。数字技术有以下特点： （1）在数字技术中采用二进制，因此凡元件具有的两个稳定状态都可用来表示二进制，（例如“高电平”和“低电平”），所以其基本单元电路简单，电路中各元件对精度要求不严格，允许基本参数有较大的偏差，只要能区分两种截然不同的状态即可。这一特点，降低了数字电路对元件的要求，降低了数字电路的成本，对实现数字电路集成化是十分有利的。 （2）抗干扰能力强、精度高。采用二进制的数字技术传递加工和处理的是二值信息，不易受外界的干扰，抗干扰能力强。另外它可用增加二进制数的数位提高精度。 （3）数字信号便于长期存贮，使大量可贵的信息资源得以保存。
74系列芯片数据手册大全2017
74系列芯片数据手册大全【强烈推荐】 74系列集成电路名称与功能常用74系列标准数字电路的中文名称资料7400 TTL四2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压缓冲驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发器 74109 TTL 带预置清除正触发双J-K触发器 7411 TTL 3输入端3与门 74112 TTL 带预置清除负触发双J-K触发器 7412 TTL 开路输出3输入端三与非门 74121 TTL 单稳态多谐振荡器 74122 TTL 可再触发单稳态多谐振荡器 74123 TTL 双可再触发单稳态多谐振荡器 74125 TTL 三态输出高有效四总线缓冲门 74126 TTL 三态输出低有效四总线缓冲门 7413 TTL 4输入端双与非施密特触发器 74132 TTL 2输入端四与非施密特触发器 74133 TTL 13输入端与非门 74136 TTL 四异或门 74138 TTL 3-8线译码器/复工器 74139 TTL 双2-4线译码器/复工器 7414 TTL 六反相施密特触发器 74145 TTL BCD—十进制译码/驱动器 7415 TTL 开路输出3输入端三与门 74150 TTL 16选1数据选择/多路开关 74151 TTL 8选1数据选择器 74153 TTL 双4选1数据选择器 74154 TTL 4线—16线译码器 74155 TTL 图腾柱输出译码器/分配器 74156 TTL 开路输出译码器/分配器 74157 TTL 同相输出四2选1数据选择器 74158 TTL 反相输出四2选1数据选择器 7416 TTL 开路输出六反相缓冲/驱动器 74160 TTL 可预置BCD异步清除计数器 74161 TTL 可予制四位二进制异步清除计数器
数字电路常用芯片应用设计
74ls138 摘要： 74LS138 为3 －8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其中LS是指采用低功耗肖特基电路. 引脚图： 工作原理： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 内部电路结构：
功能表真值表： 简单应用： 74ls139： 74LS139功能: 54/74LS139为2 线－4 线译码器,也可作数据分配器。其主要电特性的典型值如下：型号 54LS139/74LS139 传递延迟时间22ns 功耗34mW 当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139 还可作数据分配器。 74ls139引脚图：
引出端符号： A、B：译码地址输入端 G1、G2 ：选通端（低电平有效） Y0～Y3：译码输出端（低电平有效74LS139内部逻辑图: 74LS139真值表：
74ls164: 164 为8 位移位寄存器,其主要电特性的典型值如下：54/74164 185mW 54/74LS164 80mW当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。串行数据输入端（A，B）可控制数据。当A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。 引脚功能： CLOCK ：时钟输入端CLEAR：同步清除输入端（低电平有效）A，B ：串行数据输入端QA－QH：输出端 (图1 74LS164封装图) (图2 74LS164 内部逻辑图)
74系列元件引脚图
反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS24 5 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373 反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│
Y =A+C ）│四总线三态门74LS125 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器 正逻辑与门,与非门: Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与门74LS08 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ __ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与非门74LS00 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 1C 1Y 3C 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ ___ │14 13 12 11 10 9 8│ Y = ABC ）│ 3输入三正与非门74LS10 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 2A 2B 2C 2Y GND
数字电子技术的应用及发展趋势探析
数字电子技术的应用及发展趋势探析 摘要：随着电子设备的普及，数字电子技术应用到 各个领域，发展前景良好。数字电子作为一种具有高科技效力的技术，它的应用与发展对我国各个行业来说都是尤为重要的。本文主要分析数字电子技术数字电子技术的应用领域，并在此基础上探析了其未来的发展趋势。 关键词：数字电子技术；应用；发展趋势数字电子技术是当前发展最快的学科之一。近年来，数字电子技术作为电子技术领域中的一项新兴科技，越来越受到关注，尤其是数字电子技术在各行各业的广泛应用，更使它拥有了广阔的发展前景。 1、数字电子技术概述 1.1数字电子技术的概念 数字电子技术属于信息电子学科，集成电路、发光二极管等都是数字电子技术具体的物质体现，它以集成芯片、电路、逻辑门电路为研究对象，伴随信息技术的发展，其电路对于信号处理显示出了明显的优势。以处理信号为例，信号处理过程中，按照一定比例在数字电路上，把模拟信号转换成数字信号，再经数字电路将数字信号进行处理，完成处理之后，根据需要反复转化成模拟信号。
1.2电子技术的分类 电子技术包括数字电子技术和模拟电子技术两大类。这两大类技术有着相辅相成的联系，其中最明显和被广泛使用的就是数字电路信号的处理，即模拟信号（“0101”信号） 与数字信号的相互转换。但这两者之间也存在着一些不同之处。首先，与模拟信号相比，数字信号波形更简单易识，没有太多的变化，只有高电平和低电平两种，出现误差的几率很小，这无疑也给信号的接收和处理方面提供了更加便捷的条件，这一点本文将在后文进行详细的论述。其次，因为数字电子技术的诸多优点，例如稳定性强、可靠性高等，很多模拟信息被电子信息所取代，其中最明显的就是在声音和图像的存储方式上，过去声音和图像是由模拟信号组成的磁带、磁盘来储存，而现在这些都变成了光盘存储，无疑更加便捷也更易保存。 1.3数字电子技术的优势 数字电子技术作为一种具有重要作用的新兴技术，在我国电子信息化的进程中发挥着巨大的推动作用。近年来，数字电子技术以其波形简单、精确度高、抗感染能力强等多重优势，在多种方面的应用中发挥了重要的作用，为我国经济社会和信息产业的发展作出了巨大的贡献。 2、数字电子技术的应用 2.1在雷达接收机中的应用
数字电路CD4017的原理及应用电路
数字电路CD4017得原理及应用电路 数字电路CD4017就是十进制计数／分频器,它得内部由计数器及译码器两部分组成,由译码输出实现对脉冲信号得分配,整个输出时序就就是Q0、Q1、Q2、…、Q9依次出现与时钟同步得高电平,宽度等于时钟周期。 CD4017有10个输出端(Q0～Q9)与1个进位输出端～Q5-9。每输入10个计数脉冲,～Q5-9就可得到1个进位正脉冲,该进位输出信号可作为下一级得时钟信号。 CD4017有3个输(MR、CP0与~CP1),MR为清零端,当在MR端上加高电平或正脉冲时其输出Q0为高电平,其余输出端(Q1～Q9)均为低电平。CP0与～CPl 就是2个时钟输入端,若要用上升沿来计数,则信号由CP0端输入;若要用下降沿来计数,则信号由～CPl端输入。设置2个时钟输入端,级联时比较方便,可驱动更多二极管发光。由此可见,当CD4017有连续脉冲输入时,其对应得输出端依次变为高电平状态,故可直接用作顺序脉冲发生器。 CD4017有两个时钟端 CP 与 EN,若用时钟脉冲得上沿计数,则信号从 CP 端输入;若用下降沿计数,则信号从 EN 端输入。设置两个时钟端就是为了级联方便。 CD4017 与 CD4022 就是一对姊妹产品,主要区别就是 CD4022 就是八进制得,所以译码输出仅有 Y0～Y7,每输入 8 个脉冲周期,就可得到一个进位输出,它们得管脚相同,不过 CD4022 得 6、9 脚就是空脚。 cd4017方框图cd4017引脚图 一、用一个CD4017制成得彩灯电路 1、用一个CD4017制作得彩灯电路如图1 所示。
cd4017电路图 2、电路工作原理 CD4017输出高电平得顺序分别就是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚,故③、②、④、⑦、⑩、①脚得高电平使6串彩灯向右顺序发光,⑤、⑥、③脚得高电平使6串彩灯由中心向两边散开发光。各种发光方式可按自己得需要进行具体得组合,若要改变彩灯得闪光速度,可改变电容C1得大小。 二、用三个CD4O17彩灯电路图 CD4017得级连,如图2所示。 cd4017级联原理图 CD4017级连后可以顺序输出24个高电平,同上理可组合出各种不同得发光方式,见图3,可使6串彩灯向右流水发光,再向左流水发光,中心向两边散开后再向中心靠拢发光,1、3、5、2、4、6串间隔发光等等 CD4511就是一个用于驱动共阴极 LED (数码管)显示器得 BCD 码—七段码译码器,特点:具有BCD转换、消隐与锁存控制、七段译码及驱动功能得CMOS电路能
74系列单片机大全
，7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器7407 TTL 集电极开路六正相高压驱动器7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发器74109 TTL 带预置清除正触发双J-K触发器7411 TTL 3输入端3与门 74112 TTL 带预置清除负触发双J-K触发器7412 TTL 开路输出3输入端三与非门74121 TTL 单稳态多谐振荡器 74122 TTL 可再触发单稳态多谐振荡器74123 TTL 双可再触发单稳态多谐振荡器74125 TTL 三态输出高有效四总线缓冲门74126 TTL 三态输出低有效四总线缓冲门7413 TTL 4输入端双与非施密特触发器74132 TTL 2输入端四与非施密特触发器74133 TTL 13输入端与非门 74136 TTL 四异或门 74138 TTL 3-8线译码器/复工器 74139 TTL 双2-4线译码器/复工器 7414 TTL 六反相施密特触发器 74145 TTL BCD—十进制译码/驱动器7415 TTL 开路输出3输入端三与门
74150 TTL 16选1数据选择/多路开关 74151 TTL 8选1数据选择器 74153 TTL 双4选1数据选择器 74154 TTL 4线—16线译码器 74155 TTL 图腾柱输出译码器/分配器 74156 TTL 开路输出译码器/分配器 74157 TTL 同相输出四2选1数据选择器74158 TTL 反相输出四2选1数据选择器 7416 TTL 开路输出六反相缓冲/驱动器 74160 TTL 可预置BCD异步清除计数器 74161 TTL 可予制四位二进制异步清除计数器74162 TTL 可预置BCD同步清除计数器 74163 TTL 可予制四位二进制同步清除计数器74164 TTL 八位串行入/并行输出移位寄存器74165 TTL 八位并行入/串行输出移位寄存器74166 TTL 八位并入/串出移位寄存器 74169 TTL 二进制四位加/减同步计数器 7417 TTL 开路输出六同相缓冲/驱动器 74170 TTL 开路输出4×4寄存器堆 74173 TTL 三态输出四位D型寄存器 74174 TTL 带公共时钟和复位六D触发器74175 TTL 带公共时钟和复位四D触发器74180 TTL 9位奇数/偶数发生器/校验器 74181 TTL 算术逻辑单元/函数发生器 74185 TTL 二进制—BCD代码转换器 74190 TTL BCD同步加/减计数器 74191 TTL 二进制同步可逆计数器 74192 TTL 可预置BCD双时钟可逆计数器74193 TTL 可预置四位二进制双时钟可逆计数器74194 TTL 四位双向通用移位寄存器
数字电路中元器件的应用
第一部分：硬件知识 一、数字信号 1、TTL和带缓冲的TTL信号 2、RS232和定义 3、RS485/422（平衡信号） 4、干接点信号 二、模拟信号视频 1、非平衡信号 2、平衡信号 三、芯片 1、封装 2、7407 3、7404 4、7400 5、74LS573 6、ULN2003 7、74LS244 8、74LS240 9、74LS245 10、74LS138/238 11、CPLD(EPM7128) 12、1161 13、max691 14、max485/75176 15、mc1489 16、mc1488 17、ICL232/max232 18、89C51 四、分立器件 1、封装 2、电阻：功耗和容值 3、电容 1) 独石电容 2) 瓷片电容 3) 电解电容 4、电感 5、电源转换模块 6、接线端子
7、LED发光管 8、8字（共阳和共阴） 9、三极管2N5551 10、蜂鸣器 五、单片机最小系统 1、单片机 2、看门狗和上电复位电路 3、晶振和瓷片电容 六、串行接口芯片 1、eeprom 2、串行I/O接口芯片 3、串行AD、DA 4、串行LED驱动、max7129 七、电源设计 1、开关电源：器件的选择 2、线性电源： 1) 变压器 2) 桥 3) 电解电容 3、电源的保护 1) 桥的保护 2) 单二极管保护 八、维修 1、电源 2、看门狗 3、信号 九、设计思路 1、电源：电压和电流 2、接口：串口、开关量输入、开关量输出 3、开关量信号输出调理 1) TTL―>继电器 2) TTL―>继电器（反向逻辑） 3) TTL―>固态继电器 4) TTL―>LED（8字） 5) 继电器―>继电器 6) 继电器―>固态继电器 4、开关量信号输入调理 1) 干接点―>光耦