脚图 STC89C52RC引脚功能说明

脚图STC89C52RC引脚功能说明

VCC（40引脚）：电源电压VSS（20引脚）：接地P0端口（P0.0～P0.7，39～32引脚）：P0口是一个漏极开路的8位双向I/O口。作为输出端口，每个引脚能驱动8个TTL负载，对端口P0写入“1”时，可以作为高阻抗输入。在访问外部程序和数据存储器时，P0口也可以提供低8位地址和8位数据的复用总线。此时，P0口内部上拉电阻有效。在FlashROM编程时，P0端口接收指令字节；而在校验程序时，则输出指令字节。验证时，要求外接上拉电阻。

P1端口（P1.0～P1.7，1～8引脚）：P1口是一个带内部上拉电阻的8位双向I/O口。P1的输出缓冲器可驱动（吸收或者输出电流方式）4个TTL输入。对端口写入1时，通过内部的上拉电阻把端口拉到高电位，这是可用作输入口。P1口作输入口使用时，因为有内部上拉电阻，那些被外部拉低的引脚会输出一个电流（）。此外，P1.0和P1.1还可以作为定时器/计数器2的外部技术输入（P1.0/T2）和定时器/计数器2的触发输入（P1.1/T2EX），具体参见下表。

在对FlashROM编程和程序校验时，P1接收低8位地..

P2端口（P2.0～P2.7，21～28引脚）：P2口是一个带内部上拉电阻的8位双向I/O端口。P2的输出缓冲器可以驱动（吸收或输出电流方式）4个TTL输入。对端口写入1时，通过内部的上拉电阻把端口拉到高电平，这时可用作输入口。P2作为输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流（）。在访问外部程序存储器和16位地址的外部数据存储器（如执行“MOVX@DPTR”指令）时，P2送出高8位地址。在访问8位地址的外部数据存储器（如执行“MOVX@R1”指令）时，P2口引脚上的内容（就是专用寄存器（SFR）区中的P2寄存器的内容），在整个访问期间不会改变。在对FlashROM编程和程序校验期间，P2也接收高位地址和一些控制信号。P3端口（P3.0～P3.7，10～17引脚）：P3是一个带内部上拉电阻的8位双向I/O端口。P3的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。对端口写入1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。P3做输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输入一个电流（）。

在对FlashROM编程或程序校验时，P3还接收一些控制信号。P3口除作为一般I/O口外，还有其他一些复用功能，如下表所示：

RST（9引脚）：复位输入。当输入连续两个机器周期以上高电平时为有效，用来完成单片机单片机的复位初始化操作。看门狗计时完成后，RST引脚输出96个晶振周期的高电平。特殊寄存器AUXR（地址8EH）上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。ALE/（30引脚）：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8位地址的输出脉冲。在Flash编程时，此引脚（）也用作编程输入脉冲。在一般情况下，ALE以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址位8EH的

SFR的第0位置“1”，ALE操作将无效。这一位置“1”，ALE仅在执行MOVX或MOV指令时有效。否则，ALE将被微弱拉高。这个ALE使能标志位（地址位8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。（29引脚）：外部程序存储器选通信号（）是外部程序存储器选通信号。当AT89C51RC从外部程序存储器执行外部代码时，在每个机器周期被激活两次，而访问外部数据存储器时，将不被激活。

/VPP（31引脚）：访问外部程序存储器控制信号。为使能从0000H到FFFFH的外部程序存储器读取指令，必须接GND。注意加密方式1时，将内部锁定位RESET。为了执行内部程序指令，应该接VCC。在Flash编程期间，也接收12伏VPP电压。

XTAL1（19引脚）：振荡器反相放大器和内部时钟发生电路的输入端。XTAL2（18引脚）：振荡器反相放大器的输入端。特殊功能寄存器在STC89C52RC片内存储器中，80H～FFH共128个单元位特殊功能寄存器（SFR），SFR的地址空间如下表1所示。并非所有的地址都被定义，从80H～FFH共128个字节只有一部分被定义。还有相当一部分没有定义。对没有定义的单元读写将是无效的，读出的数值将不确定，而写入的数据也将丢失。不应将“1”写入未定义的单元，由于这些单元在将来的产品中可能赋予新的功能，在这种情况下，复位后这些单元数值总是“0”。STC89C52RC除了有定时器/计数器0和定时器/计数器1之外，还增加了一个一个定时器/计数器2.定时器/计数器2的控制和状态位位于T2CON（见表2）和T2MOD （见表4）。定时器2是一个16位定时/计数器。通过设置特殊功能寄存器T2CON中的C/T2位，可将其作为定时器或计数器（特殊功能寄存器T2CON的描述如表2所列）。定时器2有3种操作模式：捕获、自动重新装载（递增或递减计数）和波特率发生器，这3种模式由T2CON 中的位进行选择（如表2所列）

AT89C51单片机的概述

AT89C51单片机的概述 （1）AT89C51单片机的结构 AT89C51单片机是美国Atmel公司生产低电压，高性能CMOS 8位单片机，片内含4k bytes 的可反复擦写的只读程序存储器（EPROM）和128 bytes的随机存取数据存储器(RAM)，器件采用Atmel公司的高密度、非易失性存取技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash 存储单元，功能强大[3]。AT89C51单片机可提供许多高性价比的应用场合，可灵活应用于各种控制领域。 上图为AT89C51单片机的基本组成功能方块图。由图可见，在这一块芯片上，集成了一台微型计算机的主要组成部分，其中包括CPU、存储器、可编程I/O口、定时器/计数器、串行口等，各部分通过内部总线相连。下面介绍几个主要部分。 外中断控制并行口串行通信 AT89C51 功能方块图 （2）AT89C51的管脚说明 ATMEL公司的AT89C51是一种高效微控制器。采用40引脚双列直插封装形式。AT89C51单片机是高性能单片机，因为受引脚数目的限制，所以有不少引脚具有第二功能。 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管

脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0 口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL 门电流，当P2口被写1时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址1时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入1后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： P3口管脚备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 INT0（外部中断0） P3.3 INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 WR（外部数据存储器写选通） P3.7 RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许端的输出电平用于锁存地址的地址字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE 的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令时ALE才起作用。 PSEN：外部程序存储器的选通信号端。在由外部程序存储器取指期间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

74LS373详细资料精心整理

74LS373 引脚图、内部结构、参数、典型应用电路 【功能简介】 74LS373是一款常用的地址锁存器芯片，由八个并行的、带三态缓冲输出的D触发器构成。在单片机系统中为了扩展外部存储器，通常需要一块74LS373芯片。本文将介绍74LS373的工作原理，内容涵盖引脚图、内部结构、主要参数以及在单片机扩展系统中的典型应用电路。 【内部逻辑结构图】 74LS373地址锁存器的内部逻辑结构如图一所示。 图1

【74LS373的真值表(功能表)】 G—与8031/8051的ALE相连，控制八个D型锁存器的导通与截止：高电平时，八个D型锁存器正常运行（导通），即锁存器的输出端 与输入端D的反相信号始终同步；低电平时锁存器截止，D锁存器输出 端的状态保持不变。 OE（Output Enable = Output Control）—使能端，接地时锁存 【74LS373引脚排列图】

【74LS373电气参数】 拖动图片放大！ 74ls373推荐工作条件 【74LS373在单片机扩展系统中的典型应用电路】 当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端G为高电平时，输出Q0-Q7的状态与输入端D1-D7状态相同；当G发生负的跳变时，输入端D0-D7 数据锁入Q0-Q7。51单片机的ALE信号可以直接与74LS373的G 连接。在MCS-51单片机系统中，其连接方法如下图所示。其中输入端1D-8D接

至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允 许信号ALE。输出允许端OE接地，表示三态输出门一直导通，可以送出地址信 号。 1D-8D为8个输入端。 1Q-8Q为8个输出端。 【说明】基础比较好的同学请直接忽略。 G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。 OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。 (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态. 锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。

8255芯片

8255A的内部结构，由三部分电路组成：与CPU的接口电路、内部控制逻辑电路和与外设连接的输入/输出接口电路。 D7～D0（data bus）：三态、双向数据线，与CPU数据总线连接，用来传送数据。 （chip select）：片选信号线，低电平有效时，芯片被选中。 A1, A0（port address）：地址线，用来选择内部端口。 （read）：读出信号线，低电平有效时，允许数据读出。 （write）：写入信号线，低电平有效时，允许数据写入。 RESET（reset)：复位信号线，高电平有效时，将所有内部寄存器（包括控制寄存器）清0。 PA7～PA0（port A）：A口输入/输出信号线。

PB7～PB0（port B）：B口输入/输出信号线。 PC7～PC0（port C）：C口输入/输出信号线。 VCC：＋5V电源。GND：电源地线。 8255A的工作方式 方式0：基本输入输出方式 适用于无条件传送和查询方式的接口电路 方式1：选通输入输出方式 适用于查询和中断方式的接口电路 方式2：双向选通传送方式 适用于与双向传送数据的外设 适用于查询和中断方式的接口电路 8255A初始化编程 8255A的A，B，C三个端口的工作方式是在初始化编程时，通过向8255A的控制端口写入控制字来设定的。 8255A由编程写入的控制字有两个：方式控制字和置位/复位控制字。方式控制字用于设置端口A, B, C的工作方式和数据传送方向；置位/复位控制字用于设置C口的PC7～PC0中某一条口线PC i（i＝0～7）的电平。两个控制字公用一个端口地址，由控制字的最高位作为区分这两个控制字的标志位。 （1）方式控制字的格式 8255A工作方式控制字的格式如图7.11所示。 D0：设置PC3～PC0的数据传送方向。D0＝1为输入；D0＝0为输出。 D1：设置B口的数据传送方向。D1＝1为输入；D1＝0为输出． D2：设置B口的工作方式。D2＝1为方式1；D2＝0为方式0。 D3：设置PC7～PC4的数据传送方向。D3＝1为输入；D3＝0为输出。 D4：设置A口的数据传送方向。D4＝1为输入；D4＝0为输出。 D6D5：设置A口的工作方式。D6D5＝00为方式0，D6D5＝01为方式1，D6D5＝10或11为方式2。 D7：方式控制字的标志位，恒为1。 例如，将8255A的A口设定为工作方式0输入，B口设定为工作方式1输出，C口没有定义，

AT89C51单片机温度控制系统

毕业设计（论文） 论文题目：AT89C51单片机温度控制系统 所属系部：电子工程系 指导老师：职称： 学生姓名：班级、学号: 专业：应用电子技术 2012 年05 月15 日

毕业设计（论文）任务书 题目：AT89C51单片机温度控制系统 任务与要求：设计并制作一个能够控制1KW电炉的温度控制系统，控制温度恒定在37--38度之间。 时间：年月日至年月日 所属系部：电子工程系 学生姓名：学号： 专业：应用电子技术 指导单位或教研室：测控技术教研室 指导教师：职称： 年月日

摘要 本设计是以一个1KW电炉为控制对象，以AT89C51为控制系统核心，通过单片机系统设计实现对保电炉温度的显示和控制功能。本温度控制系统是一个闭环反馈调节系统，由温度传感器DS18B20对保炉内温度进行检测，经过调理电路得到合适的电压信号。经A/D转换芯片得到相应的温度值，将所得的温度值与设定温度值相比较得到偏差。通过对偏差信号的处理获得控制信号，去调节加热器的通断，从而实现对保温箱温度的显示和控制。本文主要介绍了电炉温度控制系统的工作原理和设计方法，论文主要由三部分构成。①系统整体方案设计。②硬件设计，主要包括温度检测电路、A/D转换电路、显示电路、键盘设计和控制电路。③系统软件设计，软件的设计采用模块化设计，主要包括A/D转换模块、显示模块等。 关键词：单片机传感器温度控制

目录 绪论 (1) 第一章温度控制系统设计和思路 (2) 1.1温度控制系统设计思路 (2) 1.2 系统框图 (2) 第二章 AT89C51单片机 (3) 2.1 AT89C51单片机的简介 (3) 2.2 AT89C51单片机的主要特性 (3) 2.3 AT89C51单片机管脚说明 (4) 第三章温度控制的硬件设备 (6) 3.1温度传感器简介 (6) 3.2 DS18B20工作原理 (7) 3.3 DS18B20使用中注意事项 (8) 第四章系统硬件设计 (9) 4.1温度采集电路 (9) 4.2 数码管温度显示电路 (9) 4.2.1 数码管的分类 (9) 4.2.2 数码管的驱动方式 (10) 4.2.3 恒流驱动与非恒流驱动对数码管的影响 (11) 4.3 单片机接口电路 (12) 4.3.1 P0口的上拉电阻原理 (12) 4.3.2 上拉电阻的选择 (14) 4.4 单片机电源及下载线电路 (14) 4.5 温度控制电路 (15) 第五章温度控制的软件设计 (17) 5.1 数码管动态显示 (17) 5.2 DS18B20初始化 (17) 5.3 系统流程图 (19) 谢辞 (20) 参考文献 (21) 附录 (22)

74LS系列芯片引脚图资料大全

74系列芯片引脚图资料大全 作者:佚名来源:本站原创点击数:57276 更新时间：2007年07月26日【字体：大中小】 为了方便大家我收集了下列74系列芯片的引脚图资料，如还有需要请上电子论坛https://www.wendangku.net/doc/1512846288.html,/b bs/ 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373

反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND

c引脚图及功能中文资料

89c51引脚图及功能 89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器，89C2051是它的一种精简版本。89C单片机为很多嵌入式控制系统提供了一种 灵活性高且价廉的方案。 1．主要特性： ·与MCS-51 兼容 ·4K字节可编程闪烁存储器 寿命：1000写/擦循环 数据保留时间：10年 ·全静态工作：0Hz-24Hz ·三级程序存储器锁定 ·128*8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路

2．管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为 第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控 制信号。

74系列芯片引脚图

74系列芯片引脚图、功能、名称、资料大全（含74LS、74HC等），特别推荐为了方便大家，我收集了下列74系列芯片的引脚图资料。 说明：本资料分3部分：（一）、TXT文档，（二）、图片，（三）、功能、名称、资料。 （一）、TXT文档 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373

反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘

1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门 74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器 74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │ 1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND

可编程并行接口芯片8255A的功能及应用

河北大学工商学院计算机接口课程结课作业 题目：可编程并行接口芯片8255A的功能及应用 姓名学号：XXXXXX 2011XXXXXX 自动化X班 XXXXXX 2011XXXXXX 自动化X班 XXXXXX 2011XXXXXX 自动化X班 XXXXXX 2011XXXXXX 通信工程X班 组别：第XXX组 指导教师：王竹毅 20XX年 XX月XX日

摘要：8255A是Intel公司为其80系列微处理器生产的通用可编程并行输入输出接口芯片，也可以与其他系列的微处理器配套使用。由于其通用性强，与微机接口连接方便，且可通过程序指定完成各种输入输出操作，因此在中小系统中有着广泛的应用。本文主要介绍了可编程并行接口芯片8255A的主要特点及其在工业控制中的应用。 关键词：微机系统；并行接口；8255A；工作方式； 并行输入/输出就是把若干个二进制位信息同时进行传送的数据传输方式，它具有传输速度快、效率高的优点。并行数据传输需用的信号线较多，不适合长距离传输，所以并行数据传输适用于数据传输率要求较高，且传输距离相对较短的场合。所谓可编程实际就是具有可选择性，并且是用编程的方法进行选择。选择端口与CPU之间采用哪种方式传送数据等，均可由用户在程序中写入方式字或控制字进行指定。Intel 8255A是一个通用的可编程的并行接口芯片，它有三个并行I/O口，又可通过编程设置多种工作方式，价格低廉、使用方便，可以直接与Intel系列的芯片连接使用，其具有广泛的适应性及很高的灵活性，在微机系统中的应用十分广泛。 一、8255A的基本特性 1.1 三个数据端口A，B，C 这三个端口均可看作是I/O口，但它们的结构和功能也稍有不同。 ·A口：是一个独立的8位I/O口，内部有对数据输入输出的锁存功能。 ·B口：也是一个独立的8位I/O口，仅有对输出数据的锁存功能。 ·C口：可以看作是一个独立的8位I/O口；也可以看作是两个独立的4位I/O口，仅有对输出数据的锁存功能。 1.2 A组和B组的控制电路 这是两组根据CPU命令控制8255A工作方式的电路，这些控制电路内部设有控制寄存器，可以根据CPU送来的编程命令来控制8255A的工作方式，也可以根据编程命令来对C口的指定位进行置位/复位的操作。 A组控制电路用来控制A口及C口的高4位（PC4-PC7）； B组控制电路用来控制B口及C口的低4位（PC0-PC3）；

AT89C51的引脚功能

—VCC：供电电压。 —GND：接地。 —P0口：P0口为 一个8位漏级开路双 向I/O口，每个管脚可 吸收8TTL门电流。当P1口的管脚写“1”时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部电位必须被拉高。 —P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入“1”后，电位被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH 编程和校验时，P1口作为第八位地址接收。 —P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚电位被内部上拉电阻拉高，且作为输入。作为输入时，P2口的管脚电位被外部拉低，将输出电流，这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉的优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 —P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL

门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入时，由于外部下拉为低电平，P3口将输出电流(ILL)，也是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下所示： P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 0 INT(外部中断0) P3.3 1 INT(外部中断1) P3.4 T0(记时器0外部输入) P3.5 T1(记时器1外部输入) P3.6 W R(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通) P3口同时为闪烁编程和编程校验接收一些控制信号。 —RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/：当访问外部存储器时，地址锁存允许的输出电平用于锁存—PROG 地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE 只有在执行MOVX，MOVC指令时ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 —PSEN：外部程序存储器的选通信号。在由外部程序存储器取址期间，每个机器周期PSEN两次有效。但在访问外部数据存储器时，这两次有效的PSEN 信号将不出现。 EA/：当EA保持低电平时，访问外部ROM；注意加密方式1时，EA将—VPP 内部锁定为RESET；当EA端保持高电平时，访问内部ROM。在FLASH编程期间，此

AT89C51的引脚功能

—VCC：供电电压。 ：接地。—GND 口为P0P0口：—位漏级开路双8一个每个管脚可口，向I/O门电流。当8TTL 吸收时，1”“P1口的管脚写被定义为高阻输入。能够用于外部程序P0数据存储 器，它可以地址被定义为数据/FLASH的第八位。在外部输出原码，此时P0口作 为原码输入口，当FLASH进行校验时，P0编程时，P0 电位必须被拉高。口缓冲 器能接收P1I/O8位双向口，—P1口：P1口是一个内部提供上拉电阻的”后， 电位被内部上拉为高，可用作输入，1门电流。P1口管脚写入“输出4TTLFLASH 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在P1 口 作为第八位地址接收。编程和校验时，P1输口缓冲器可接收，口，P2P2口为一 个内部上拉电阻的8位双向I/O—P2口：”时，其管脚电位被内部上拉电阻拉高， 且作口被写“1个4TTL门电流，当P2出口的管脚电位被外部拉低，将输出电流， 这是由于内部为输入。作为输入时，P2位地址外部数据存储器进行存取口当用 于外部程序存储器或16上拉的缘故。P2”时，它利用内部上拉的优势，当1P2 时，口输出地址的高八位。在给出地址“P2口输出其特殊功能寄存器的内容。 对外部八位地址数据存储器进行读写时，P2 编程和校验时接收高八位地址信号 和控制信号。口在FLASHTTL4个8个带内部上拉电阻的双向I/O口，可接收输出 P3 —P3口：口管脚是”后，它们被内部上拉为高电平，并用作输入。作为输1 门电流。当P3口写入“ (ILL)，也是由于上拉的缘故。口将输出电流入时，由 于外部下拉为低电平， P3 . . . .

74ls373引脚图管脚功能表

74ls373引脚图管脚功能表 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片， (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态. 锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。74ls373与单片机接口：

1D~8D为8个输入端。1Q~8Q为8个输出端。 G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。 OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。 在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。其中输入端1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地，表示输出三态门一直打开

常用芯片引脚图[1]

您的数字ID 是：463099 您的密码是：1.8667 附录三 常用芯片引脚图 一、单片机类 1、MCS-51 芯片介绍：MCS-51系列单片机是美国Intel 公司开发的8位单片机，又可以分为多个子系列。 MCS-51系列单片机共有40条引脚，包括32 条I/O 接口引脚、4条控制引脚、2条电源引脚、2条时钟引脚。引脚说明： P0.0～P0.7：P0口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时的地址/数据复用口。P1.0～P1.7：P1口8位口线，通用I/O 接口无第二功能。P2.0～P2.7：P2口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时传送高8位地址。 P3.0～P3.7：P3口8位口线，第一功能作为通用I/O 接口，第二功能作为为单片机的控制信号。 ALE/PROG ：地址锁存允许/编程脉冲输入信号线（输出信号） PSEN ：片外程序存储器开发信号引脚（输出信号） EA/Vpp ：片外程序存储器使用信号引脚/编程电源输入引脚 RST/VPD ：复位/备用电源引脚 2、MCS-96 芯片介绍：MCS-96系列单片机是美国Intel 公司继MCS-51系列单片机之后推出的16位单 片机系列。它含有比较丰富的软、硬件 资源，适用于要求较高的实时控制场合。 它分为48引脚和68引脚两种，以48引 脚居多。 引脚说明： RXD/P2.1TXD/P2.0：串行数据传出分发 送和接受引脚，同时也作为P2口的两条 口线 HS1.0～HS1.3：高速输入器的输入端 HS0.0～HS0.5：高速输出器的输出端（有 两个和HS1共用） Vcc ：主电源引脚（＋5V ） Vss ：数字电路地引脚（0V ） Vpd ：内部RAM 备用电源引脚（＋5V ） V REF ：A/D 转换器基准电源引脚（＋5V ） AGND ：A/D 转换器参考地引脚 XTAL1、XTAL2：内部振荡器反相器输 P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST RXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1V SS

AT89C51引脚图及功能

AT89C51引脚图及功能 电子元件知识2010-03-04 23:12:41 阅读1759 评论1 字号：大中小订阅

89C51外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便）; ┏━┓┏━┓ ; P1.0 ┫1 ┗┛40┣Vcc

; P1.1 ┫2 39┣P0.0 ; P1.2 ┫3 38┣P0.1 ; P1.3 ┫4 37┣P0.2 ; P1.4 ┫5 36┣P0.3 ; P1.5 ┫6 35┣P0.4 ; P1.6 ┫7 34┣P0.5 ; P1.7 ┫8 33┣P0.6 ; RST/Vpd ┫9 32┣P0.7 ; RXD P3.0 ┫10 31┣-EA/Vpp（内1/外0 程序地址选择） ; TXD P3.1 ┫11 30┣ALE/-P （地址锁存输出） ; -INT0 P3.2 ┫12 29┣-PSEN （外部程序读选通输出） ; -INT1 P3.3 ┫13 28┣P2.7 ; T0 P3.4 ┫14 27┣P2.6 ; T1 P3.5 ┫15 26┣P2.5 ; -WR P3.6 ┫16 25┣P2.4 ; -RD P3.7 ┫17 24┣P2.3 ; X2 ┫18 23┣P2.2 ; X1 ┫19 22┣P2.1 ; GND ┫20 21┣P2.0 ; ┗━━━━┛ 引脚说明： ①电源引脚 Vcc（40脚）：典型值＋5V。 Vss（20脚）：接低电平。 ②外部晶振 X1、X2分别与晶体两端相连接。当采用外部时钟信号时，X2接振荡信号，X1接地。 ③输入输出口引脚： P0口：I/O双向口。作输入口时，应先软件置“ 1”。 P1口：I/O双向口。作输入口时，应先软件置“ 1”。 P2口：I/O双向口。作输入口时，应先软件置“ 1”。 P3口：I/O双向口。作输入口时，应先软件置“ 1”。 ④控制引脚： RST/Vpd、ALE/-PROG、-PSEN、-EA/Vpp组成了MSC-51的控制总线。 RST/Vpd（9脚）：复位信号输入端（高电平有效）。

74系列元件引脚图

反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS24 5 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373 反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│

Y =A+C ）│四总线三态门74LS125 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器 正逻辑与门,与非门: Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与门74LS08 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ __ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与非门74LS00 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 1C 1Y 3C 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ ___ │14 13 12 11 10 9 8│ Y = ABC ）│ 3输入三正与非门74LS10 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 2A 2B 2C 2Y GND

8255芯片百度百科

8255芯片 8255是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。其各口功能可由软件选择，使用灵活，通用性强。8255可作为单片机与多种外设连接时的中间接口电路。 8255作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控制线接口。同时必须具有与外设连接的接口A、B、C口。由于8255可编程,所以必须具有逻辑控制部分，因而8255内部结构分为3个部分：与CPU连接部分、与外设连接部分、控制部分。 8255管脚 编辑本段特性 (1)一个并行输入/输出的LSI芯片,多功能的I/O器件,可作为CPU总线与外围的接口. (2)具有24个可编程设置的I/O口,即3组8位的I/O口为PA口,PB口和PC口.它们又可分为两组12位的I/O口,A组包括A口及C口(高4位,PC4~PC7),B组包括B口及C口(低4位,PC0~PC3).A组可设置为基本的I/O口,闪控(STROBE)的I/O闪控式,双向I/O3种模式;B组只能设置为基本I/O或闪控式I/O两种模式,而这些操作模式完全由控制寄存器的控制字决

定. 编辑本段引脚功能 RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。 CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输. RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。 WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。 D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。 PA0～PA7:端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。 PB0～PB7:端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。 PC0～PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。' A1,A0:地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器. 当A1=0,A0=0时,PA口被选择; 当A1=0,A0=1时,PB口被选择; 当A1=1,A0=0时,PC口被选择; 当A1=1.A0=1时,控制寄存器被选择. 编辑本段编程模型

at89c51引脚图及功能

at89c51引脚图及功能 AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含4k bytes的可反复擦写的只读程序存储器（PEROM）和128 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大AT89C51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。 主要性能参数： ·与MCS-51产品指令系统完全兼容·4k字节可重擦写Flash闪速存储器·1000次擦写周期 ·全静态操作：0Hz－24MHz ·三级加密程序存储器·128×8字节内部RAM ·32个可编程I／O口线·2个16位定时／计数器·6个中断源 ·可编程串行UART通道·低功耗空闲和掉电模式 功能特性概述： AT89C51提供以下标准功能：4k字节Flash闪速存储器，128字节内部RAM，32个I／O口线，两个16位定时／计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 ·P0口：P0口是一组8位漏极开路型双向I／O口，也即地址／数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。 在FIash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 ·P1口：P1是一个带内部上拉电阻的8位双向I／O口，P1的输出缓冲级可驱

常用芯片引脚图

附录三 常用芯片引脚图 一、 单片机类 1、MCS-51 芯片介绍：MCS-51系列单片机是美国Intel 公司开发的8位单片机，又可以分为多个子系列。 MCS-51系列单片机共有40条引脚，包括32 条I/O 接口引脚、4条控制引脚、2条电源引 脚、2条时钟引脚。 引脚说明： P0.0～P0.7：P0口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时 的地址/数据复用口。 P1.0～P1.7：P1口8位口线，通用I/O 接口无第二功能。 P2.0～P2.7：P2口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时传送高8位地址。 P3.0～P3.7：P3口8位口线，第一功能作为 通用I/O 接口，第二功能作为为单片机的控 制信号。 ALE/ PROG ：地址锁存允许/编程脉冲输入信号线（输出信号） PSEN ：片外程序存储器开发信号引脚（输出信号） EA/Vpp ：片外程序存储器使用信号引脚/编程电源输入引脚 RST/VPD ：复位/备用电源引脚 2、MCS-96 芯片介绍：MCS-96系列单片机是美国Intel 公司继MCS-51系列单片机之后推出的16位单 片机系列。它含有比较丰富的软、硬件 资源，适用于要求较高的实时控制场合。 它分为48引脚和68引脚两种，以48引 脚居多。 引脚说明： RXD/P2.1 TXD/P2.0：串行数据传出分发 送和接受引脚，同时也作为P2口的两条 口线 HS1.0～HS1.3：高速输入器的输入端 HS0.0～HS0.5：高速输出器的输出端（有 两个和HS1共用） Vcc ：主电源引脚（＋5V ） Vss ：数字电路地引脚（0V ） Vpd ：内部RAM 备用电源引脚（＋5V ） V REF ：A/D 转换器基准电源引脚（＋5V ） AGND ：A/D 转换器参考地引脚 12345678910111213141516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST RXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1V SS V CC P0.0/AD 0P0.1/AD 1 P0.2/AD 2P0.3/AD 3P0.4/AD 4P0.5/AD 5P0.6/AD 6P0.7/AD 7 EA/V PP ALE/PROG PSEN P2.7/A 15P2.6/A 14P2.5/A 13 P2.4/A 12P2.3/A 11P2.2/A 10P2.1/A 9P2.0/A 8803180518751