数电实验-全加器

实验2全加器

一、 实验目的

1. 了解芯片74LS86与74LS153

2. 掌握如何使用这些芯片

3. 74LS00与74LS153实现全加器。

4. 用74LS86、74LS00与74LS153设计一个实验电路。

二、实验原理

用74LS00与74LS153实现全加器。 首先列出真值表：

由真值表可

得： 当A=0,B=0时，S=i C ,O C =0; 当A=0,B=1时，S=i C ,O C =i C ; 当A=1,B=0时，S=i C ,O C =i C ; 当A=1,B=1时，S=i C ,O C =1;

二、

实验内容

1、 全加器的实现

当A=0,B=0时，S=i C ,O C =0; 当A=0,B=1时，S=i C ,O C =i C ; 当A=1,B=0时，S=i C ,O C =i C ; 当A=1,B=1时，S=i C ,O C =1;

2. 用74LS86、74LS00与74LS153设计一个实验电路，要求：当M=0时，实现全加，当M=1时实现全减功能。

首先列出真值表：

由真值表可得：

当M=0,A=0时，S=C B ,O C =BC ;

当M=0,A=1时，S=C

C=B+C;

B⊕,

O

当M=1,A=0时，S=C

C=B+C;

B⊕，

O

当M=1,A=1时，S=C

C=BC;

B⊕,

O

汽车尾灯_数电自主实验报告

数电自主实验报告 实验名称汽车尾灯控制电路设计学号：姓名：班 （教师签名）： 日期 一、实验任务 1、设计汽车尾灯控制电路； 2、进行各模块仿真实验，分析电路性能； 3、了解移位寄存器、计数器等的工作原理； 4、掌握74LS161、74LS194等芯片的使用、熟练multisim的使用。 二、实验设备 三、实验原理 （1）实验原理图 汽车尾灯控制电路原理图如图1所示。

图1中按下左上角A\B\C\D四个开关分别控制刹车Ss\停车St\左转弯SL\右转弯SR，对应着右边X4~X6、X7、X1~X3七个灯的状态。左下角的74LS161为四进制计数器，产生（0000,0001,0010,0011）四个拍；74LS194当S0S1=10时控制左灯X1~X3右移、S0S1=01时控制右灯X4~X6左移。 发现：开关模块比教材中复杂才能真正实现功能：刹车时中间灯不亮两边亮（且不管左右转弯状态）、紧急状态时所有灯全闪烁。 （2）74LS161分析 结果：74LS161确实四进制计数器，产生Q0Q1=00、10、01、11的循环，Q2控制每四个节拍产生一个脉冲，经反相器使复位端CLR清零一次。 发现：multisim中74LS161为下降沿触发，与教材不同，故需接反相器。

（3）整个系统仿真分析： 左转弯时检测如下。 分析：74LS161\74LS194的输出如图，确实能带动左灯X1~X3右移闪烁。 发现：194Q3瞬间脉冲电压也能点亮灯泡。 右转弯时检测结果如下。 分析：74LS161\74LS194的输出如图，确实能带动右灯X4~X6左移闪烁。

四、实验内容与步骤 1、左转弯：按下C键，左灯X1~X3右移闪烁。 2、右转弯：按下D键，右灯X4~X6左移闪烁。 3、紧急转态：同时按下C和D键，所有灯按一定频率闪烁。 发现：左右灯和中间的灯闪烁频率是不一样的。中间灯闪烁的更快。

数电实验报告

数字逻辑与数字电路实验报告 实验名称简易迷宫游戏

一、设计课题的任务要求 题目：简易迷宫游戏 设计并实现一个简易迷宫游戏机。 【基本要求】： 1、用8×8 点阵进行游戏显示。 2、迷宫游戏如图1 所示，采用双色点阵显示，其中红色LED 为迷宫墙壁，绿色LED表示人物。通过BTN0～BTN3 四个按键控制迷宫中的人物进行上下左右移动，使人物从起始点出发，走到迷宫的出口，游戏结束。 3、普通计时模式：通过按键BTN7 启动游戏，必须在30 秒内找到出口，否则游戏失败。用两个数码管进行倒计时显示。游戏胜利或者失败均要在8×8 点阵上有相应的画面出现。 4、迷宫中的人物在行走过程中，如果碰到墙壁，保持原地不动。 【提高要求】： 1、多种迷宫地图可以选择。 2、在计时的基础上增加计步的功能，每按一次控制按键步数加1，碰壁不计算步数，计步结果用数码管显示。 3、为游戏增加提示音乐，在不同时间段采用不同频率的信号控制蜂鸣器发声报警。 4、增加其他游戏模式。 5、自拟其它功能。 二、系统设计（包括设计思路、总体框图、分块设计） 设计思路： 依据题目要求，在实验中需要使用到8*8双色点阵输出迷宫图案，使用数码管输出计步步数和倒计时时间，使用蜂鸣器发出警报。由于实验要求需要使用到大量的按键输入。所以需要在输入输出模块中需要按键消抖模块。实验的输出模块共有点阵输出模块，数码管输出模块，蜂鸣器输出模块，在数码管和点阵输出中需要使用到扫描输出的概念。在游戏进行中需要实时判断并且记录人的位置，需要进行记时，计步，所以在整个系统中需要使用状态机进行当前状态转换，控制整个程序。所以在核心实现模块中包括行走模块，状态输出模块，计步模块，计时模块。 输入部分：消抖模块 时钟部分：多级分频器 控制部分：倒计时器，计步器，行走模块，状态机

模电实验

模拟电子技术实验第十一次实验 波形发生电路 实验报告 2016.12.22 . .

. . 一、 实验目的 1、 学习用集成运放构成正弦波、方波和三角波。 2、 学会波形发生电路的调整和主要性能指标的测试方法。 二、 实验原理 由集成运放构成的正弦波、方波和三角波发生电路有多种形式，本实验采用 最常用且比较简单的几种电路来做分析。 1、 RC 桥式正弦波振荡电路 下图所示为RC 桥式正弦波振荡电路。其中RC 串并联电路构成正反馈支路， 同时起到选频网络的作用。R1、R2、Rw 及二极管等元件构成负反馈和稳幅环节。调节电位器Rw ，可以改变负反馈深度，以满足振荡的振幅条件和改善波形。利用两个反向并联二极管D1、D2正向电阻的非线性特性来实现稳幅。D1、D2采用硅管（温度稳定性好），且要求特性匹配，才能保持输出波形正、负半周对称。R3的接入是为了削弱二极管非线性的影响，以改善波形失真。 电路的振荡频率：12o f RC π= 起振的幅值条件：12f R R ≥ （具体推导见书第406页） 其中23(//)f w D R R R R r =++，D r 是二极管正向导通电阻 调整反馈电阻Rf （调Rw ），使电路起振，且波形失真最小。如不能起振，则

. . 说明负反馈太强，应当适当加大Rw ；如波形失真严重，则应当适当减小Rw 。 改变选频网络的参数C 或R ，即可调节振荡频率。一般采用改变电容C 作频率量程切换，而调节R 作量程的频率细调。 2、 方波发生电路 由集成运放构成的方波发生电路和三角波发生电路，一般均包括比较电路和 RC 积分电路两大部分。下图所示为由迟滞比较器及简单RC 积分电路组成的方波-三角波发生电路。它的特点是线路简单，但三角波的线性度较差。主要用于产生方波，或对三角波要求不高的场合。 电路振荡频率：211 22ln(1)o f f f R R C R =+ 式中11''w R R R =+，22'''w R R R =+ 方波输出幅值：om Z V V =± 三角波输出幅值：212 CM Z R V V R R =+ 调节电位器Rw （即改变R2/R1,），可以改变振荡频率，但三角波的幅值也随之变化。如要互不影响，则可以通过改变Rf 或Cf 来实现振荡频率的调节。 3、 三角波和方波发生电路 如把迟滞比较电路和积分电路首尾相接形成正反馈闭环系统，如下图所示， 则比较电路A1输出的方波经积分电路A2积分可以得到三角波，三角波又触发比较器自动翻转形成方波，这样既可构成三角波、方波发生电路。

数电实验报告1

实验一门电路逻辑功能及测试 一、实验目的 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 74LS04 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路的引线位置及各引线用途。 3、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74LS20一只，插入面包板，按图 连接电路，输入端接S1~S4(电平开关输入插口)，输 出端接电平显示发光二极管（D1~D8任意一个）。 （2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1） 输入输出 1 2 3 4 Y 电压(V) H H H H 0 0.11 L H H H 1 4.23 L L H H 1 4.23 L L L H 1 4.23 L L L L 1 4.23

2、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A ﹑B ﹑Y 接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。 表 1.2 3、逻辑电路的逻辑关系 （1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。将输入输出逻辑关系分别填入表1.3﹑表1.4。 输入 输出 A B Y Y 电压（V ） L L L L 0 0 0 0.16 H L L L 1 0 1 4.18 H H L L 0 0 0 0.17 H H H L 0 1 1 4.18 H H H H 0 0 0 0.17 L H L H 1 1 0.17 输入 输出 A B Y L L 0 L H 1 H L 1 H H 输入 输出 A B Y Z L L 0 0 L H 1 0 H L 1 0 H H 1

数电实验报告1-数电实验报告实验一

实验一门电路逻辑功能及测试 一、实验目得 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 ７4LＳ00 二输入端四与非门２片 7４ＬS20 四输入端双与非门1片 ７４ＬS8６二输入端四异或门1片 74LS０4 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路得引线位置及各引线用途。 ３、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机就是否正常,然后选择实验用得集成电路，按自己设计得实验接线图接好连线,特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源,接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74ＬＳ20一只，插入面包板,按图 连接电路,输入端接S1~Ｓ4(电平开关输入插口),输 出端接电平显示发光二极管(D1～D８任意一个）。 （2)将电平开关按表1、1置位,分别测出电压及逻辑状态。(表1、１)

2、异或门逻辑功能测试 (1)选二输入四异或门电路74LS86,按图接线,输入端１﹑2﹑4﹑5接电平开关,输出端Ａ﹑B﹑Ｙ接电平显示发光二极管。 (2)将电平开关按表1、２置位，将结果填入表中。 表1、2 3、逻辑电路得逻辑关系

(1)选用四二输入与非门74LS0０一只,插入面包板，实验电路自拟。将输入输出逻辑关系分 别填入表1、3﹑表1、4。 (２）写出上面两个电路得逻辑表达式。 表1、３ Y=A ⊕B 表1、4 Y=A ⊕B Ｚ=AB 4、逻辑门传输延迟时间得测量 用六反相器(非门)按图1、5接线,输80KHz 连续脉冲,用双踪示波器测输入，输出相位差,计算每个门得平均传输延迟时间得ｔｐd 值 : tpd ＝０、２μｓ/6=1/30μｓ 5、利用与非门控制输出。 选用四二输入与非门74LS00一只,插入面包板，输入接任一电平开关，用示波器观察Ｓ对输出脉冲得控制作用: 一端接高有效得脉冲信号,另一端接控制信号。只有控制信号端为高电平时,脉冲信号才能通过。这就就是与非门对脉冲得控制作用。 6.用与非门组成其她门电路并测试验证 (1)组成或非门。 用一片二输入端与非门组成或非门 Y = Ａ+ B = A ? Ｂ 画出电路图,测试并填表1、5 中。 表1、5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B=｛[(ＡＡ)＇B]'［Ａ( B Ｂ）＇]}＇ ② 画出逻辑电路图。 ③ 测试并填表1、6。表1、6

数电实验实验报告

数字电路实验报告

实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平

ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D

数电实验报告1.2-一位减法器、一位加法器

<熟悉QuartusII和Verilog HDL数字逻辑电路设计基础环境> 实验报告 学生姓名：李旭文超周 班级学号：11自动化1138033 1138019 指导老师：潘秀琴

<实验报告内容> 一、实验名称：学习QurtusII基本功能和使用方法，完成一位减法器、一位 加法器的原理图输入和文本输入、编译校验及功能仿真。 二、实验学时：4学时 三、实验目的：熟悉Quartus II基本功能和使用方法，掌握原理图输入、文本输入的步骤。 四、实验内容：完成一位加法器、一位减法器的设计输入并进行仿真输出。 五、实验原理：数字逻辑电路中各种门电路的功能和使用方法 六、实验步骤： 1.了解quartusII的基本功能使用； 2.设计输入：首先设计出逻辑电路，然后将所设计的数字逻辑电路以某种方式输入到计算机中，QuartusII有原理图输入和文本（代码）输入两种输入模式。3．设计编译校验：编译连接好的输入图形。 七、实验结果： 1.加法器：A.半加器 原理图： 文本：

波形图： B．一位全加器全加器： 原理图： 文本输入：

波形图： 2.减法器：原理图： 文本输入：

波形图： 八、心得体会：这是使用这个软件的第二次实验对于软件的使用已经比较熟练能够很快连接好电路进行试验 九、附录：<程序代码> 1.加法器： A.半加器 module adder(a,b,s,co); input a,b; output s,co; and X1(a,b); xor Y1(a,b); endmodule B.一位全加器 module onebit_fulladd(a,b,ci,sum,cout); input a,b,ci; output sum,cout; wire sum_temp,c_1,c_2,c_3; xor xor1(sum_temp,a,b);

Multisim数字电路和模拟电路实验报告

昆明理工大学（MultiSim）实验报告 实验名称：模拟电路和数字电路 实验时间：2014 年9 月11 日 专业：指导教师： 姓名： 学号：成绩：教师签名： 一、实验目的： 了解ADC和DAC的作用，连接方法等。学会让信号实现可视化，把可视化的信号转换为模拟信号。 二、实验内容： 模数转换

数模转换 数模模数转换

电压检测 三、实验步骤： 1.连接电路 2.调试电路 3.调节滑动变阻器，观察信号不同的变化。 出师表 两汉：诸葛亮 先帝创业未半而中道崩殂，今天下三分，益州疲弊，此诚危急存亡之秋也。然侍卫之臣不懈于内，忠志之士忘身于外者，盖追先帝之殊遇，欲报之于陛下也。诚宜开张圣听，以光先帝遗德，恢弘志士之气，不宜妄自菲薄，引喻失义，以塞忠谏之路也。 宫中府中，俱为一体；陟罚臧否，不宜异同。若有作奸犯科及为忠善者，宜付有司论其刑赏，以昭陛下平明之理；不宜偏私，使内外异法也。 侍中、侍郎郭攸之、费祎、董允等，此皆良实，志虑忠纯，是以先帝简拔以遗陛下：愚以为宫中之事，事无大小，悉以咨之，然后施行，必能裨补阙漏，有所广益。 将军向宠，性行淑均，晓畅军事，试用于昔日，先帝称之曰“能”，是以众议举宠为督：愚以为营中之事，悉以咨之，必能使行阵和睦，优劣得所。 亲贤臣，远小人，此先汉所以兴隆也；亲小人，远贤臣，此后汉所以倾颓也。先帝在时，每与臣论此事，未尝不叹息痛恨于桓、灵也。侍中、尚书、长史、参军，此悉贞良死节之臣，愿陛下亲之、信之，则汉室之隆，可计日而待也。 臣本布衣，躬耕于南阳，苟全性命于乱世，不求闻达于诸侯。先帝不以臣卑鄙，猥自枉屈，三顾臣于草庐之中，咨臣以当世之事，由是感激，遂许先帝以驱驰。后值倾覆，受任于败军之际，奉命于危难之间，尔来二十有一年矣。

数电实验报告半加全加器

实验二 半加/减器与全加/减器 一、 实验目的： （1） 掌握全加器和半加器的逻辑功能。 （2） 熟悉集成加法器的使用方法。 （3） 了解算术运算电路的结构。 二、 实验设备： 1、 74LS00 （二输入端四与非门） 2、 74LS86 （二输入端四异或门） 3、 数字电路实验箱、导线若干。 Ver 4B 4A 4￥ 3B 3A 3Y 1A IB !Y 2A 2B 2Y GND （74LS86引脚图） 三、 实验原理： 两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。 A 表示 被加数，B 表示加数，S 表示半加和，Co 表示向高位的进位。 全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以 及和。 四、 实验内容： 用74LS00和74LS86实现半加器、全加器的逻辑电路功能。 （一）半加器、半减器 M=0寸实现半加，M=1时实现半减，真值表如下： （74LS00引脚 ）

功能M A B S C 半加00000 00110 01010 01101 半减10000 10111 11010 11100 —s +/- ——co M （半加器图形符号） 2、 ⑴S真值表: 00011110 00110 11001 A ⑵C真值表: 00011110 00000 10101 C 二B（A二M）

（二）全加器、全减器 S CO C^BC i-1 ?（M 十 A ）（B 十 C ） 、实验结果 半加器： S 二 AB AB = A 二 B C =B （A 二 M ） 全加器： S = A 二 B - C i-1 G 二GM C 2M CI B +/一

模电课设实验报告

河北科技大学 课程设计报告 学生姓名：xxx学号：120701103 专业班级：xxx 课程名称：模拟电子技术基础 学年学期：2 013 —2 014 学年第一学期指导教师：王彦朋蔡明伟 2 0 1 3 年12 月

课程设计成绩评定表

目录 一任务.................................................................................................................. - 1 - 二电路原理图...................................................................................................... - 1 - 三单元电路设计.................................................................................................. - 1 - 1.稳压电源单元电路设计............................................................................... - 1 - 2.正弦波单元电路设计................................................................................... - 2 - 3.方波单元电路设计....................................................................................... - 3 - （1）过零比较器及限幅电路.................................................................. - 3 - （2）反相比例运算放大电路.................................................................. - 4 - 4.三角波单元电路设计................................................................................... - 5 - 四元件明细表...................................................................................................... - 6 - 五安装与调试...................................................................................................... - 7 - 六收获体会.......................................................................................................... - 7 - 七附录.................................................................................................................. - 8 - 八参考文献.......................................................................................................... - 8 -

数电实验报告模板

河 北 科 技 大 学 实 验 报 告 级 专业 班 学号 年 月 日 姓 名 同组人 指导教师 吕文哲 任文霞 实验名称 实验二 基本门电路逻辑功能的测试 成 绩 实验类型 验证型 批阅教师 一、实验目的 （1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列图。 （2）熟悉三态门的逻辑功能及用途。 （3）掌握TTL 、CMOS 电路逻辑功能的测试方法。 二、实验仪器与元器件 （1）直流稳压电源 1台 （2）集成电路 74LS00 四2输入与非门 1片 74LS86 四2输入异或门 1片 74S64 4-2-3-2输入与或非门 1片 74LS125 四总线缓冲门（TS ） 1片 CD4011 四2输入与非门 1片 三、实验内容及步骤 1．常用集成门电路逻辑功能的测试 在数字实验板上找到双列直插式集成芯片74LS00和74LS86。按图进行连线。测试各电路的逻辑功能，并将输出结果记入表中。 门电路测试结果 2．测试与或非门74S64的逻辑功能 在实验板上找到芯片74S64，实现Y AB CD ＝＋的逻辑功能。 Y Y &

3．用与非门组成其他逻辑门电路 （1）用与非门组成与门电路 按图接线，按表测试电路的逻辑功能。根据测得的真值表，写出输出Ｙ的逻辑表达式。 真值表 逻辑表达式：Y=AB （2）用与非门组成异或门电路 按图接线，将测量结果记入表中，并写出输出Y 的逻辑表达式。 真值表 逻辑表达式：B A Y ⊕= 真值表 4．三态门测试 （1）三态门逻辑功能测试 三态门选用 74LS125将测试结果记入表中。 （2）按图接线。将测试结果记录表中。 真值表 四、思考题 1．如果将74S64的6脚、13脚所在与门的各输入端全部接高电平或悬空，那么与或非门还能工作吗？此时输出是什么状态？说明与或非门中多余与门输入端的处理方法。 根据实验过程总结回答此问题 2．如何判断三态门的输出状态是0、1状态还是高阻态？当多个三态门的输出端连在一起实现总线结构时，有一个三态门处于工作则其余的三态门应处于什么状态？它们能否同时工作输出数据？ 根据实验过程总结回答此问题

数电实验内容

实验一组合逻辑电路的设计 一、实验目的 1、掌握组合逻辑电路的设计和测试方法。 2、掌握半加器、全加器的逻辑功能。 3、通过功能验证锻炼解决实际问题的能力。 二、实验主要仪器设备 1、万用表 2、集成芯片：74LS00、74LS08 三、实验原理 1、设计组合逻辑电路的一般步骤：设计要求→逻辑状态表→逻辑表达式→简化逻辑表 达式→逻辑图。 通常，设计组合逻辑电路按下述步骤进行。其流程图如。 （1）列真值表。设计的要求一般是用文字来描述的。设计者很难由文字描述的逻辑命题直接写出逻辑函数表达式。由于真值表在四种逻辑函数表示方法中，表示逻辑功能最为直观，故设计的第一步为列真值表。首先，对命题的因果关系进行分析，“因”为输入，“果”为输出，即“因”为逻辑变量，“果”为逻辑函数。其次，对逻辑变量赋值，即用逻辑0和逻辑1分别表示两种不同状态。最后，对命题的逻辑关系进行分析，确定有几个输入，几个输出，按逻辑关系列出真值表。 （2）由真值表写出逻辑函数表达式。 （3）对逻辑函数进行化简。若由真值表写出的逻辑函数表达式不最简，应利用公式法或卡诺图法进行逻辑函数化简，得出最简式。如果对所用器件有要求，还需将最简式转换成相应的形式。 （4）按最简式画出逻辑电路图。 图3.4.1 组合逻辑电路设计流程图 2、用74LS00和74LS86组成半加器电路。要求按设计要求步骤进行，直到测试电路逻 辑功能符合设计要求为止。 3、用74LS00和74LS86组成全加器电路。要求按设计要求步骤进行，直到测试电路逻 辑功能符合设计要求为止。 四、预习要求 1、复习组合逻辑电路的设计方法。 2、熟悉本实验所用各种集成电路的型号及引脚号。 3、根据实验内容所给定的设计命题要求，按设计步骤写出真值表、输出函数表达式并

模电、数电实验报告

模拟电子技术实验指导书 周明编写 实验一实验台、万用表、示波器和信号发生器的使用 内容：略 实验二单级交流放大器（一） 一、实验目的 1、学习晶体管放大电路静态工作点的测试方法，进一步理解电路元件参数对静 态工作点的影响，以及调整静态工作点的方法。 2、进一步熟悉常用电子仪器的使用方法。 二、实验设备 1、实验台 2、示波器 3、计算机 4、数字万用表 三、预习要求 1、熟悉单管放大电路，掌握不失真放大的条件。 2、了解负载变化对放大倍数的影响。 四、实验内容及步骤 实验前校准示波器。 1、测量并计算静态工作点 ●按图2-1接线。 图2-1 ●将输入端对地短路，调节电位器R P2，使V C=Ec/2 （取6～7伏），测静态工作点 V C、V E、V B及V b1的数值，记入表2-1中。 ●按下式计算I B 、I C，并记入表2-1中。

表2-1 2、测量电压放大倍数及观察输入、输出电压相位关系。 在实验步骤1的基础上，把输入与地断开，接入f=1KHz 、V i =5mV 的正弦信号,负载电阻分别为R L =2K Ω和R L =∞，用毫伏表测量输出电压的值，用示波器观察输入电压和输出电压波形，并比较输入电压和输出电压的相位，画于表2-3中，在不失真的情况下计算电压放大倍数：Av=Vo/V 1，把数据填入表2-2 中： 表2-3 3、观察R C =3K ，R L =2K 时对放大倍数的影响。 在实验步骤2的基础上，把R C 换成3K ，重新测定放大倍数，将数据填入表2-4 中。 表2-4 4 、测量电压参数，计算输入电阻和输出电阻。按照图3-1接线 调整RP2，使V C =Ec/2（取6～7伏），测试V B 、V E 、V b1的值，填入表3-1中。 表3-1

模电实验报告

模拟电子技术基础实验报告 姓名:蒋钊哲 学号:2014300446 日期:2015、12、21 实验1:单极共射放大器 实验目的: 对于单极共射放大电路,进行静态工作点与输入电阻输出电阻的测量。 实验原理: 静态工作点的测量就是指在接通电源电压后放大器输入端不加信号(通过隔直电容 将输入端接地)时,测量晶体管集电极电流I CQ 与管压降V CEQ 。其中集电极电流有两种测量 方法。 直接法:将万用表传到集电极回路中。 间接法:用万用表先测出R C 两端的电压,再求出R C 两端的压降,根据已知的R E 的阻值,计 算I CQ 。 输出波底失真为饱与失真,输出波顶失真为截止失真。 电压放大倍数即输出电压与输入电压之比。 输入电阻就是从输入端瞧进去的等效电阻,输入电阻一般用间接法进行测量。 输出电阻就是从输出端瞧进去的等效电阻,输出电阻也用间接法进行测量。实验电路:

实验仪器: (1)双路直流稳压电源一台。 (2)函数信号发生器一台。 (3)示波器一台。 (4)毫伏表一台。 (5)万用表一台。 (6)三极管一个。 (7)电阻各种组织若干。 (8)电解电容10uF两个,100uF一个。 (9)模拟电路试验箱一个。 实验结果: 经软件模拟与实验测试,在误差允许范围内,结果基本一致。 实验2:共射放大器的幅频相频 实验目的: 测量放大电路的频率特性。 实验原理: 放大器的实际信号就是由许多频率不同的谐波组成的,只有当放大器对不同频率的放大能力相同时,放大的信号才不失真。但实际上,放大器的交流放大电路含有耦合电容、旁路电容、分布电容与晶体管极间电容等电抗原件,即使得放大倍数与信号的频率有关,此关系为频率特性。 放大器的幅频特性就是指放大器的电压放大倍数与输入信号的频率之间的关系。在一端频率范围内,曲线平坦,放大倍数基本不变,叫作中频区。在中频段以外的频率放大倍数都会变化,放大倍数左右下降到0、707倍时,对应的低频与高频频率分别对应下限频率与上限频率。 通频带为: f BW=f H-f L 实验电路:

哈工大数电自主实验 数字流水灯

Harbin Institute of Technology 数字电路自主设计实验 院系：航天学院 班级： 姓名： 学号： 指导教师： 哈尔滨工业大学

一、实验目的 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．数电课程实验为我们提供了动手实践的机会，增强动手实践的能力。 二、实验要求 设计流水灯，即一排灯按一定的顺序逐次点亮，且可调频、暂停、步进。 三、实验步骤 1．设计电路实现题目要求，电路在功能相当的情况下设计越简单越好； 2. 画出电路原理图（或仿真电路图）； 3.元器件及参数选择； 4.电路仿真与调试； 5.到实验时进行电路的连接与功能验证，注意布线，要直角连接，选最短路径，不要相互交叉，注意用电安全，所加电压不能太高，以免烧坏芯片； 6.找指导教师进行实验的检查与验收； 7.编写设计报告：写出设计与制作的全过程，附上有关资料和图纸，心得体会。 四、实验原理 设计流水灯的方法有很多种，我的设计思路是： 利用555定时器产生秒脉冲信号，74LS161组成8进制计数器，74LS138进行译码，点亮电平指示灯。并通过调节555的电阻，实现频率可调。通过两与非门，实现暂停、步进功能。

1.秒信号发生器 （1）555定时器结构（2）555定时器引脚图 （3）555定时器功能表 （4）555定时器仿真图

2. 74LS161实现8进制加计数 74LS161是常用的四位二进制可预置的同步加法计数器,它可以灵活地运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。 （1）74LS161同步加法器引脚图 管脚图介绍: 始终CP和四个数据输入端 P0-P3 清零CLR 使能EP,ET 置数PE 数据输出端Q0-Q3 进位输出TC （2）74LS161功能表 （5）74LS161仿真图 对74LS161进行八进制计数改组，需要一个与非门，即芯片74LS00,也就是将74LS161的输出端通过与非门，当输出为8时将输出为高电平的端口与非后接到74LS161的清零段。即计数到8是异步清零，所以74LS161变为八进制计数。

加法器实验报告

实验三加法器的设计与仿真 一、实验目的 熟悉quartus ⅱ仿真软件的基本操作，用逻辑图和vhdl语言设计加法器并验证。 二、实验内容 1、熟悉quartus ⅱ软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、 波形设计） 2、用逻辑图和vhdl语言设计全加器并进行仿真验证； 3、用设计好的全加器组成串行加法器并进行仿真验证； 4、用逻辑图设计4位先行进位全加器并进行仿真验证； 三、实验原理 1. 全加器 全加器英文名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。 用途：实现一位全加操作逻辑图 真值表 第 1 页共 7 页 利用与或门设计的全加器，它只能做一位的加法，先预想好它的功能，写出真值表，就可以根据这些来设计电路了。 2.四位串行加法器 逻辑图 利用全加器的组合实现4位串行加法器，全加器只能对一位进行操作，将每一位的结果传给下一位，就可以实现4位的加法器。 3．74283：4位先行进位全加器（4-bit full adder） 利用74283芯片实现的4位先行进位全加器比前两者功能更完善，它可以实现进位功能，这个自己设计难度比较大，可以参照74283的功能表加深对它的理解， 第 2 页共 7 页 按照如下的逻辑图实现进位全加器。 逻辑框图 逻辑功能表 注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：[a1/a3]对应的列取值相同，结果和值[σ1/σ3]对应的运算是σ1=a1+b1和σ3=a3+b3。请自行验证一下。 2、c2是低两位相加产生的半进位，c4是高两位相加后产生的进位输出，c0是低位级加法器向本级加法器的进位输入。 四、实验方法与步骤 实验方法： 第 3 页共 7 页 采用基于fpga进行数字逻辑电路设计的方法。 采用的软件工具是quartusii软件仿真平台，采用的硬件平台是altera epf10k20ti144_4的fpga试验箱。 实验步骤： ? 全加器 1、编写源代码。打开quartusⅱ软件平台，点击file中得new建立一个文件。编写的文件 名与实体名一致，点击file/save as以“.vhd”为扩展名存盘文件。vhdl设计源代码

数电自主实验——多功能电子表的设计与实现

多功能电子表的设计与实现 ——基于Basys2开发板电路设计及仿真1.实验目的 1．了解有关FPGA的基本知识以及在电路设计的应用； 2．了解并学会利用Verilog HDL硬件开发语言设计特定功能的电路，加深对知识的理解；3．了解Basys2开发板的特点并利用其元件在硬件上实现电路功能； 4．在完成电路设计的过程中积累实际工程开发的经验； 5．培养对于新型实验器材的理解和学习能力； 6．在实验中练习并熟悉有关嵌入式系统开发的过程，为未来的学习打下基础。 2.总体设计方案或技术路线 1．查阅资料，了解Basys2工作相关特点，对于FPGA的开发过程有初步认识； 2．学习Verilog HDL硬件开发语言，阅读相关程序实例加深对于编程语言及模块的理解；3．确定本次试验电子表的功能，编写程序进行实现； 4．对于编写程序进行调试，修改编写过程中出现的语法错误； 5．再对上一步中调试好的程序进行仿真，编写仿真代码，分析输出并进一步修改程序；6．对于仿真好的程序建立ucf文件进行引脚约束及综合，生成bit文件； 7.将bit文件烧写到开发板中，在硬件中实现预定功能； 8.对整个实验过程进行总结，分析输出效果并寻找改进方法。 3.实验电路图 由于本实验的电路设计基本全部由Verilog HDL硬件编程语言完成（具体代码附于报告结尾处），因此，没有具体芯片电路图。 而在仿真软件中，提供了实验电路的RTL级原理图和技术原理图。因此我们可以利用ISE Design Suite 14.7电路设计和仿真软件自动生成实验电路的原理图，具体操作过程为，在编写好程序后，双击鼠标左键选择运行Synthesize - XST对电路进行综合，综合成功后，在其子目录下会有View RTL Schematic和View Technology Schematic两个选项，双击这两个选项即可查看该电路的RTL级原理图和技术原理图（如下图）。 由于电路的搭建主要由代码实现，因此软件提供的主要为电路的输入输出原理图，而非具体的电路图，但对于工程的建立与调试已经足够，也就不需要另画详细的电路图了 RTL级原理图：

数电实验报告

班级：姓名: 学号： 实验报告（一）TTL集成逻辑门的逻辑功能与参数测试1．测试TTL集成与非门74LS20的逻辑功能，测试结果记录如下表： 输入输出 An Bn Cn Dn Yn 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 2. 74LS20主要参数的测试 I CCL （mA） I CCH （mA） I il (mA) I OL （mA） N O= iL OL I I 3. 电压传输特性测试 V i(V) 0 0.4 0.7 0.9 1.0 1.1 1.2 1.3 1.4 2.0 3.0 4.0 … V O(V) 4.画出实测的电压传输特性曲线，并从中读出各有关参数值。

实验报告（二）CMOS 电路 1．用所给的集成电路（CD4007）实现F=ABC ,将实验结果填入真值表中，并测出高、低电平（真值表自拟，测试步骤自拟）。 2. 用所给的集成电路实现F=C B A ++（真值表自拟，测试步骤自拟）。 3. 用所给的集成电路，构成图2-2反相器。 （a ）测最大灌电流I OL (V OL =0.1V ,接通图2-2中的虚线框①)。 （b ）测最大拉电流I OH (V OH =4.9V,断开虚线框①，接通虚线框②。 4. 构成如图2-3所示的反相器，测最大灌电流I OL 。

实验报告（三）组合逻辑电路实验分析与设计(1) 写出由与非门组成的半加器电路的逻辑表达式 (2) 根据表达式列出真值表，并画出卡诺图判断能否简化 A B Z1 Z2 Z3 S C 0 0 0 1 1 0 1 1 实验： 1.测试由与非门组成的半加器电路的逻辑功能 A B S C 0 0 0 1 1 0 1 1 2.测试用异或门74LS86和与非门74LS00组成的半加器的逻辑功能 A B S C 0 0 0 1 1 0 1 1

模电数电实验室介绍

模电/数电实验室 1.模电/数电实验室简介 模电/数电实验室面积85.81平方米，800元以上的设备台数为95台，设备价值25万元，主要是利用模拟电路实验箱和数字电路实验箱两种，同时备有20MHz的示波器、万用表、以及一部分电子元件和集成电路，学生需要自主选择所需元件连接电路，来完成所要做的实验。有很大的灵活性，便于理解所学知识，并可以提高学生的综合能力和创新能力。 2.所开设的课程（2门） 模拟电子技术 数字电子技术 3．本实验室能完成的实验项目（35项） 一、模拟电路部分 （1）电子元件的识别与测试 （2）单管放大电路 （3）场效应管放大电路 （4）两级阻容耦合放大电路 （5）两级直接耦合放大电路 （6）反馈放大电路 （7）直流差动放大电路 （8）基本模拟运算电路 （9）微分积分放大器 （10）集成运放在波形发生方面的应用 （11）RC振荡电路 （12）施密特触发器 （13）整流电路 （14）RC有源滤波电路 （15）串联型稳压电路 （16）集成稳压电路研究 （18）光电耦合线性放大器 （19）单片函数信号发生器的应用 二、数字电路部分 （1）晶体管开关特性研究 （2）集成电路与非门电路的测试 （3）逻辑门电路的研究

（4）三态输出（TS）门和集电极开路（OC）门（5）组合逻辑电路分析 （6）组合逻辑电路设计 （7）触发器R-S、D、J-K的测试 （8）集成寄存器 （9）分频器 （10）集成计数器 （11）显示译码器 （12）集成脉冲电路 （13）555定时电路及其应用 （14）模--数转换电路 （15）数--模转换电路 （16）时序逻辑控制电路的设计 4．现开设的实验项目（16项） （1）电子元件的识别与测试 （2）基本单管放大电路 （3）射极跟随器 （4）模拟运算电路 （5）微分、积分电路 （6）集成稳压器 （7）OTL功率放大电路 （8）集成功率放大电路 （9）串联稳压电路 （10）门电路逻辑功能及其测试 （11）半加器、全加器及逻辑运算 （12）触发器R-S、D、J-K的测试 （13）集成计数器和寄存器 （14）译码器和数据选择器 （15）四人优先判决电路 （16）数字定时器

数电实验报告(含实验内容)

数电实验报告(含实验内容) 班级：专业：姓名：学号：实验一用与非门构成逻辑电路 一、实验目的 1、熟练掌握逻辑电路的连接并学会逻辑电路的分析方法 2、熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能 二、实验设备及器材 KHD-2 实验台 集成 4 输入2 与非门74LS20 集成 2 输入4 与非门74LS00 或CC4011 三、实验原理 本实验用的逻辑图如图 2-1 所示 图1-1 图1-1 四、实验内容及步骤 1、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-1中，并说明该电路的逻辑功能。 2、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-2中，并说明该电路的逻辑功能。 3、用与非门实现以下逻辑函数式，测试其逻辑功能，

将结果填入表1-3中。 Y(A,B,C)=A’B+B’C+AC 班级：专业：姓名：学号：五、实验预习要求 1、进一步熟悉 74LS00、74LS20 和CC4011 的管脚引线 2、分析图 1-1 (a)、的逻辑功能，写出逻辑函数表达式，并作出真值表。 六、实验报告 1、将实验数据整理后填入相关的表格中 2、分别说明各逻辑电路图所实现的逻辑功能 A B C Z A B C Y 表1-1 表1-2 A B C Y 表1-3 班级：专业：姓名：学号：实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的设计与测试方法 2、进一步熟悉常用集成门电路的逻辑功能及使用 二、实验设备及器材 KHD-2 实验台 4 输入2 与非门74LS20 2 输入4 与非门74LS00 或CC4011

三、实验原理 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。设计组合电路的一般步骤如图2-1 所示。 图 2-1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 四、实验内容及步骤 1、用与非门设计一个数码转换电路，将一个三位二进制码转换成3 位格雷码。即当输入信号为三位二进制代码时其输出为相应的3 位格雷码。要求： 1）分析逻辑功能，作出真值表，写出逻辑表达式。 班级：专业：姓名：学号： 2）简化逻辑表达式，画出逻辑图 3）按逻辑图连接逻辑电路并测试其逻辑功能。 2、用与非门设计一个一位的数值比较器，即比较两个1 位的二进制数A、B 的大小，假定当A>B 时，1 号灯亮，AB 时，1 号灯亮，A