电路阶段考7.1~7.2.1

珠溪中学初三物理第一学期阶段考

班级___________姓名___________

一、填空题（每格1分，共37分）

1.叫做电量，在国际单位制中，它的基本单位是。

2.电流强度是用来描述导体中电流强弱的物理量，物理学中把_______通过导

体横截面的叫做电流，用符号表示。它的国际单位的主单位是，符号。

3.电路中的电压是由______提供的，电压是使电路中__________发生定向移动形成

________的原因。电压的国际单位制主单位是_______；

4.一节干电池的电压是______，家庭电路的电压是______，一片蓄电池的电压是_____。

5.40毫安= 安= 微安；300微伏=_______伏；0.5兆欧＝_______欧。

6.2秒钟内通过导体横截面的电量是4库，则导体中的电流是____安。这表示_______

______________________________________。

7.在实际电路中，电流从电池的______极出发，经过用电器，回到

电池的_______极。在金属导体中，能自由移动的电荷是自由电

子，则自由电子的移动方向与电流的方向__________。在图中，

标出

．．导线中自由电荷定向移动的方向。

8.上图中，若通过灯丝的电流为0.4安，那么2分钟内通过导体横截面的电荷量为_____。

9.一切导体都有的性质，这种性质叫电阻。在物理学中用加在导体两

端的与通过导体中的的比值来表示导体的电阻，所以导体的电阻值可以用公式进行计算。

10.当导体两端的电压是6伏特时；通过导体的电流是0.2

安培，导体的电阻是_______欧姆；当导体中的电流是

0.1安培，则导体两端的电压是_______伏特。当导体中

的电流为0时，导体的电阻为______欧姆。

11.如右上图____所示的电路中，把电器元件__________连接起来的电路叫串联电路；

如右上图____所示的电路中，把电器元件________连接的电路叫并联电路。

12.如图所示，在马路的交叉口有一组交通指示灯指挥着来往车辆和行人的

交通行为。这些灯的连接方式是______联。

二、作图题（每图2分，共10分）

13.请在图(b)中，用笔线代替导线，按照图(a)所示的电路图连接实物。

14.请在图(b)中，用笔线代替导线，按照图(a)所示的电路图连接实物。

(a) 第13题图(b)

15. 在右图中的圆圈内填入电流表或电压表的符号。

16. 下图是测灯泡L 2两端电压的电路图和实物图。请按左边电路

图正确连接右边实物图。

17. 在上右图所示的电路中有一根导线尚未连接，请以笔画线代替导线补上，补上后要

求：（1）灯泡L 1和L 2都能发光；（2）安培表测量灯炮L 1中的电流。

三、选择题（每题2分，共14分）

18. 使用电源时，绝对不允许用导线把电源的正、负两极直接连接，这是因为（ ）

A ．电流太小，用电器无法正常工作；

B ．电流太大，要损坏用电器；

C ．电流太小，电源无法正常提供持续的电流。

D ．电流太大，会损坏电源；

19. 导线甲中通过的电量是Q 甲 ,导线乙中通过的电量是Q 乙，若Q 甲> Q 乙则 ( )

A 、导线甲中的电流比导线乙中的电流大；

B 、导线甲中的电流比导线乙中的电流小；

C 、导线甲中的电流跟导线乙中的电流一样大；

D 、条件不足，无法判断。

20. 下列图中，当K 1与K 2同时闭合时，两个灯都发光的是 ( )

21. 要测量并联电路中灯泡L 2中的电流，下图中正确的电路是 ( )

22. 对一个确定的导体,其电阻R=I

U 所表示的意思是 ( ) A. 加在导体两端的电压越大,导体的电阻也越大；

B. 导体中流过的电流越大，导体的电阻则越小；

C. 导体的电阻可以用加在导体两端的电压和流过导体中的电流的比值来量度；

D. 导体的电阻由加在导体两端的电压和流过导体中的电流来决定的。

23.右图中，V、A两表互换位置后，则( )

A．电流表烧毁 B．灯烧毁 C．电压表烧毁

D．以上情况均不会发生

24.右图中电源电压不变，当K由闭合到断开，则( )

A．A1不变A2变大 B．A l变大A2变小

C．A1不变A2变小 D．A l变小A2不变

三、计算题（5+6+5=16）

25.一个定值电阻为6Ω，如果它两端的电压是4.5V。求：

（1）通过它的电流多大？（2）若用电流表测电流强度，应选用多大的量程？

26.若一家用白炽灯，1分钟内通过的电荷量是12库。求：（1）通过白炽灯的电流；(2)

白炽灯灯丝的电阻值。

27.一只小灯泡标有“6.3V，0.3A"字样，若要将小灯泡与一个电阻串联后接在9伏的电

源上，求：（1）小灯泡正常发光时的电流；（2）半小时内，通过灯丝的电荷量应是多大?

四、实验题（每格1分，共13分）

28.在做连接电路的实验过程中，电键必须是________的。连接电路要按照一定的顺序，

可以顺着电流方向从_______开始接线，也可以逆着电流的方向从_______开始接线。

29.测量电路中电流的仪器是，用符号表示，使用时必须将它

在电路中，必须使电流从它的流进，从流出，还应注意被测电流不得超过它的，绝对不允许把该表直接接到两端。

30.使用电压表时要注意以下三点：

（1）必须把电压表跟被测电路(或用电器)________联；

（2）必须把电压表的“十”接线柱接在跟电源_______极相连的那端；

（3）被测电路或用电器两端的电压不得超过电压表的_________。电压表可以直接通过导线接到电源的两极上，这时电压表测出的是__________。

数字集成电路复习笔记

数集复习笔记 By 潇然名词解释专项 摩尔定律：一个芯片上的晶体管数目大约每十八个月增长一倍。 传播延时：一个门的传播延时t p定义了它对输入端信号变化的响应有多快。它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。 由于一个门对上升和下降输入波形的响应时间不同，所以需定义两个传播延时。 t pLH定义为这个门的输出由低至高翻转的响应时间，而t pHL则为输出由高至低翻转 的响应时间。传播延时t p定义为这两个时间的平均值：t p=(t pLH+t pHL)/2。 设计规则：设计规则是指导版图掩膜设计的对几何尺寸的一组规定。它们包括图形允许的最小宽度以及在同一层和不同层上图形之间最小间距的限制与要求。定义设计规则 的目的是为了能够很容易地把一个电路概念转换成硅上的几何图形。设计规则的 作用就是电路设计者和工艺工程师之间的接口，或者说是他们之间的协议。 速度饱和效应：对于长沟MOS管，载流子满足公式：υ= -μξ(x)。公式表明载流子的速度正比于电场，且这一关系与电场强度值的大小无关。换言之，载流子的迁移率 是一个常数。然而在（水平方向）电场强度很高的情况下，载流子不再符合 这一线性模型。当沿沟道的电场达到某一临界值ξc时，载流子的速度将由于 散射效应（即载流子间的碰撞）而趋于饱和。 时钟抖动：在芯片的某一个给定点上时钟周期发生暂时的变化，即时钟周期在每个不同的周期上可以缩短或加长。 逻辑综合：逻辑综合的任务是产生一个逻辑级模型的结构描述。这一模型可以用许多不同的方式来说明，如状态转移图、状态图、电路图、布尔表达式、真值表或HDL描 述。 噪声容限：为了使一个门的稳定性较好并且对噪声干扰不敏感，应当使“0”和“1”的区间越大越好。一个门对噪声的灵敏度是由低电平噪声容限NM L和高电平噪声容限 NM H来度量的，它们分别量化了合法的“0”和“1”的范围，并确定了噪声的 最大固定阈值： NM L =V IL - V OL NM H =V OH - V IH

2020年电路原理试卷及答案

《电路原理》试题A 卷 一、 填空：要求有计算过程。(每空5分，共15分) 1、图1所示电路中理想电流源的功率为 。(4分) 2、图2所示电路中电流I 为 。 3、图3所示电路中电流U 为 。 二、 分别用节点法、网孔法和戴维南定理求图4所示电路中的电流I 。 图4 图5 图6 三、 求图5所示电路中的电压U ab 。(10分) 四、 含理想变压器电路如图6，V U S 00100∠=? ，求负载R 上电压有效值U 。(10分) 五、求图7中各二端网络的等效电阻。(15分) 图7 六、电路如图8所示，开关K 闭合前电路已稳定，用三要素法求K 闭合后的u c (t)。(10分)

七、(10分) 电路如图9所示。已知：U=8V，Z 1=1-j0.5Ω，Z 2 =1+j1Ω， Z 3 =3-j1Ω。 (1) 求输入阻抗Zi； (2) 求 ? 1 I。 图8 图9

《电路原理》试题B卷 一、选择题(单选)：(20分) 1、电阻与电感元件并联，它们的电流有效值分别为3A 和4A，则它们总的电流有效值为( ) 。 A、7A B、6A C、5A D、4A 2、关于理想电感元件的伏安关系，下列各式正确的有( ) A、u=ωLi B、u=Li C、u=jωLi D、u=Ldi/dt 3、耦合电感的顺串时等效电感为( ) 。 A、L eq =L 1 +L 2 +2M B、L eq =L 1 +L 2 -2M C、L eq =L 1 L 2 -M2 D、 L eq =L 1 L 2 -M2 4、单口网络，其入端阻抗形式是Z=R+jX，当X<0时,单口网络呈( ) A、电阻性质 B、电感性质 C、电容性质 二、填空：(每空2分，共14分) 1、图1.1所示电路中理想电流源吸收的功率为。 2、图1.2所示电路中电阻的单位为Ω，则电流I为。 3、已知i=10cos(100t-30。)A，u=5sin(100t-60。)A,则 i、u的相位差为且i u。 4、为提高电路的功率因数，对容性负载，应并接元件。 5、三相对称电路，当负载为星形接法时，相电压与线电压的关系为相电流与 线电流的关系为。 三、电路见图3，用网孔分析法求I。(10分)

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题

6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装

模拟电路考试试题10套和答案

坑爹的模电 试卷编号01 ……………………………………………………………………………………………………………… 一、填空（本题共20分，每空1分）： 1．整流电路的任务是__________；滤波电路的任务是__________。 2．在PN结的形成过程中，载流子的扩散运动是由于__________而产生的，漂移运动是__________作用下产生的。 3．放大器有两种不同性质的失真，分别是__________失真和__________失真。 4．在共射阻容耦合放大电路中，使低频区电压增益下降的主要原因是__________的影响；使高频区电压增益下降的主要原因是__________的影响。 5．在交流放大电路中，引入直流负反馈的作用是__________；引入交流负反馈的作用是___________。 6．正弦波振荡电路一般由__________、__________、__________、__________这四个部分组成。 7．某多级放大器中各级电压增益为：第一级25dB 、第二级15dB 、第三级60dB ，放大器的总增益为__________，总的放大倍数为__________。 8．在双端输入、单端输出的差动放大电路中，发射极公共电阻R e对__________信号的放大无影响，对__________信号的放大具有很强的抑制作用。共模抑制比K CMR为__________之比。 9．某放大电路的对数幅频特性如图1（在第三页上）所示，当信号频率恰好为上限频率时，实际的电压增益为__________dB。 二、判断（本题共10分,每小题1分，正确的打√，错误的打×）： 1、（）构成各种半导体器件的基础是PN结，它具有单向导电和反向击穿特性。 2、（）稳定静态工作点的常用方法主要是负反馈法和参数补偿法。 3、（）在三极管的三种基本组态中，只有电流放大能力而无电压放大能力的是基本共集组态。 4、（）若放大电路的放大倍数为负值，则引入的一定是负反馈。 5、（）通常，甲类功放电路的效率最大只有40%，而乙类和甲乙类功放电路的效率比甲类功放电路的效率要高。 6、（）一般情况下，差动电路的共模电压放大倍数越大越好，而差模电压放大倍数越小越好。 7、（）根据负反馈自动调节原理，交流负反馈可以消除噪声、干扰和非线性失真。 8、（）要使放大电路的输出电流稳定并使输入电阻增大，则应引入电流串联负反馈。 9、（）在放大电路中引入电压负反馈可以使输出电阻减小，在放大电路中引入电流负反馈可以使输出电阻增大。 10、（）在正弦波振荡电路的应用中，通常，当要求振荡工作频率大于1MHz时，应选用RC正弦波振荡电路。 三、选择（本题共20分,每个选择2分）： 1．在放大电路中，测得某三极管的三个电极的静态电位分别为0V，－10V，－9.3V，则此三极管是（） A. NPN型硅管； B. NPN型锗管； C. PNP型硅管； D. PNP型锗管； 2．为了使放大电路Q点上移，应使基本放大电路中偏置电阻R b的值（）。 A. 增大 B. 不变 C. 减小 3．典型的差分放大电路中Re（）。 A. 对差模信号起抑制作用 B. 对共模信号起抑制作用 C. 对差模信号和共模信号均无作用 4．在差动电路中，若单端输入的差模输入电压为20V，则其共模输入电压为（）。 A. 40V B. 20V C. 10V D. 5V 5．电流源的特点是（）。 A . 交流电阻大，直流电阻小； B . 交流电阻小，直流电阻大； C. 交流电阻大，直流电阻大； D. 交流电阻小，直流电阻小。 6．影响放大电路高频特性的主要因素是（）。 A. 耦合电容和旁路电容的存在； B. 放大电路的静态工作点不合适； C. 半导体管的非线性特性； D. 半导体管极间电容和分布电容的存在； 7．关于理想运算放大器的错误叙述是（）。 A．输入阻抗为零，输出阻抗也为零；B．输入信号为零时，输出处于零电位； C．频带宽度从零到无穷大；D．开环电压放大倍数无穷大 8．有T1 、T2和T3三只晶体管，T1的β＝200，I CEO＝200μA；T2的β＝100，I CEO＝10μA；T3的β＝10，I CEO＝100μA，其它参数基本相同，则实用中应选（） A. T1管； B. T2管； C. T3管 9．交流反馈是指（） A．只存在于阻容耦合电路中的负反馈；B．变压器耦合电路中的负反馈； C．交流通路中的负反馈；D．放大正弦信号时才有的负反馈； 10．RC桥式正弦波振荡电路是由两部分组成，即RC串并联选频网络和（） A. 基本共射放大电路； B. 基本共集放大电路； C. 反相比例运算电路； D. 同相比例运算电路； 四、分析与计算（本题共50分）： 1．(本小题10分) 电路如图2所示，通过分析判断反馈组态，并近似计算其闭环电压增益A usf。

数字集成电路--电路、系统与设计(第二版)复习资料

第一章 数字集成电路介绍 第一个晶体管，Bell 实验室，1947 第一个集成电路，Jack Kilby ，德州仪器，1958 摩尔定律：1965年，Gordon Moore 预言单个芯片上晶体管的数目每18到24个月翻一番。(随时间呈指数增长) 抽象层次：器件、电路、门、功能模块和系统 抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。这一模型含有用来在下一层次上处理这一模块所需要的所有信息。 固定成本（非重复性费用）与销售量无关；设计所花费的时间和人工；受设计复杂性、设计技术难度以及设计人员产出率的影响；对于小批量产品，起主导作用。 可变成本 （重复性费用）与产品的产量成正比；直接用于制造产品的费用；包括产品所用部件的成本、组装费用以及测试费用。每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。可变成本=（芯片成本+芯片测试成本+封装成本）/最终测试的成品率。 一个门对噪声的灵敏度是由噪声容限NM L （低电平噪声容限）和NM H （高电平噪声容限）来度量的。为使一个数字电路能工作，噪声容限应当大于零，并且越大越好。NM H = V OH - V IH NM L = V IL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。 一个门的VTC 应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1。 理想数字门 特性：在过渡区有无限大的增益；门的阈值位于逻辑摆幅的中点；高电平和低电平噪声容限均等于这一摆幅的一半；输入和输出阻抗分别为无穷大和零。 传播延时、上升和下降时间的定义 传播延时tp 定义了它对输入端信号变化的响应有多快。它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。 上升和下降时间定义为在波形的10%和90%之间。 对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。功耗-延时积(PDP)----门的每次开关事件所消耗的能量。 一个理想的门应当快速且几乎不消耗能量，所以最后的质量评价为。能量-延时积(EDP) = 功耗-延时积2 。 第三章、第四章CMOS 器件 手工分析模型 ()0 12' 2 min min ≥???? ??=GT DS GT D V V V V V L W K I 若＋－λ ()DSAT DS GT V V V V ,,m in min ＝ 寄生简化：当导线很短，导线的截面很大时或当 所采用的互连材料电阻率很低时，电感的影响可 以忽略：如果导线的电阻很大(例如截面很小的长 铝导线的情形)；外加信号的上升和下降时间很慢。 当导线很短，导线的截面很大时或当所采用的互 连材料电阻率很低时，采用只含电容的模型。 当相邻导线间的间距很大时或当导线只在一段很短的距离上靠近在一起时：导线相互间的电容可 以被忽略，并且所有的寄生电容都可以模拟成接 地电容。 平行板电容：导线的宽度明显大于绝缘材料的厚 度。 边缘场电容：这一模型把导线电容分成两部分： 一个平板电容以及一个边缘电容，后者模拟成一 条圆柱形导线，其直径等于该导线的厚度。 多层互连结构：每条导线并不只是与接地的衬底 耦合（接地电容），而且也与处在同一层及处在相邻层上的邻近导线耦合（连线间电容）。总之，再多层互连结构中导线间的电容已成为主要因素。这一效应对于在较高互连层中的导线尤为显著，因为这些导线离衬底更远。 例4.5与4.8表格 电压范围 集总RC 网络 分布RC 网络 0 → 50%(t p ) 0.69 RC 0.38 RC 0 → 63%(τ) RC 0.5 RC 10% → 90%(t r ) 2.2 RC 0.9 RC 0 → 90% 2.3 RC 1.0 RC 例4.1 金属导线电容 考虑一条布置在第一层铝上的10cm 长，1μm 宽的铝线，计算总的电容值。 平面(平行板)电容： ( 0.1×106 μm2 )×30aF/μm2 = 3pF 边缘电容： 2×( 0.1×106 μm )×40aF/μm = 8pF 总电容： 11pF 现假设第二条导线布置在第一条旁边，它们之间只相隔最小允许的距离，计算其耦合电 容。 耦合电容： C inter = ( 0.1×106 μm )×95 aF/μm2 = 9.5pF 材料选择：对于长互连线，铝是优先考虑的材料；多晶应当只用于局部互连；避免采用扩散导线；先进的工艺也提供硅化的多晶和扩散层 接触电阻：布线层之间的转接将给导线带来额外的电阻。 布线策略：尽可能地使信号线保持在同一层上并避免过多的接触或通孔；使接触孔较大可以降低接触电阻(电流集聚在实际中将限制接触孔的最大尺寸)。 采电流集聚限制R C , (最小尺寸)：金属或多晶至n+、p+以及金属至多晶为 5 ~ 20 Ω ；通孔(金属至金属接触)为1 ~ 5 Ω 。 例4.2 金属线的电阻 考虑一条布置在第一层铝上的10cm 长，1μm 宽的铝线。假设铝层的薄层电阻为0.075Ω/□，计算导线的总电阻： R wire ＝0.075Ω/□?(0.1?106 μm)/(1μm)＝7.5k Ω 例4.5 导线的集总电容模型 假设电源内阻为10k Ω的一个驱动器，用来驱动一条10cm 长，1μm 宽的Al1导线。 电压范围 集总RC 网络 分布RC 网络 0 → 50%(t p ) 0.69 RC 0.38 RC 0 → 63%(τ) RC 0.5 RC 10% → 90%(t r ) 2.2 RC 0.9 RC 0 → 90% 2.3 RC 1.0 RC 使用集总电容模型，源电阻R Driver ＝10 k Ω，总的集总电容C lumped ＝11 pF t 50% = 0.69 ? 10 k Ω ? 11pF = 76 ns t 90% = 2.2 ? 10 k Ω ? 11pF = 242 ns 例4.6 树结构网络的RC 延时 节点i 的Elmore 延时： τDi = R 1C 1 + R 1C 2 + (R 1+R 3) C 3 + (R 1+R 3) C 4 + (R 1+R 3+R i ) C i 例4.7 电阻-电容导线的时间常数 总长为L 的导线被分隔成完全相同的N 段，每段的长度为L/N 。因此每段的电阻和电容分别为rL/N 和cL/N R (= rL) 和C (= cL) 是这条导线总的集总电阻和电容()()()N N RC N N N rcL Nrc rc rc N L DN 2121 (22) 22 +=+=+++?? ? ??=τ 结论：当N 值很大时，该模型趋于分布式rc 线;一条导线的延时是它长度L 的二次函数;分布rc 线的延时是按集总RC 模型预测的延时的一半. 2 rcL 22＝RC DN = τ 例4.8 铝线的RC 延时.考虑长10cm 宽、1μm 的Al1导线,使用分布RC 模型，c = 110 aF/μm 和r = 0.075 Ω/μm t p = 0.38?RC = 0.38 ? (0.075 Ω/μm) ? (110 aF/μm) ? (105 μm)2 = 31.4 ns Poly ：t p = 0.38 ? (150 Ω/μm) ? (88+2?54 aF/μm) ? (105 μm)2 = 112 μs Al5： t p = 0.38 ? (0.0375 Ω/μm) ? (5.2+2?12 aF/μm) ? (105 μm)2 = 4.2 ns 例4.9 RC 与集总C 假设驱动门被模拟成一个电压源，它具有一定大小的电源内阻R s 。 应用Elmore 公式，总传播延时： τD = R s C w + (R w C w )/2 = R s C w + 0.5r w c w L 2 及 t p = 0.69 R s C w + 0.38 R w C w 其中，R w = r w L ，C w = c w L 假设一个电源内阻为1k Ω的驱动器驱动一条1μm 宽的Al1导线，此时L crit 为2.67cm 第五章CMOS 反相器 静态CMOS 的重要特性：电压摆幅等于电源电压 → 高噪声容限。逻辑电平与器件的相对尺寸无关 → 晶体管可以采用最小尺寸 → 无比逻辑。稳态时在输出和V dd 或GND 之间总存在一条具有有限电阻的通路 → 低输出阻抗 (k Ω) 。输入阻抗较高 (MOS 管的栅实际上是一个完全的绝缘体) → 稳态输入电流几乎为0。在稳态工作情况下电源线和地线之间没有直接的通路(即此时输入和输出保持不变) → 没有静态功率。传播延时是晶体管负载电容和电阻的函数。 门的响应时间是由通过电阻R p 充电电容C L (电阻R n 放电电容C L )所需要的时间决定的 。 开关阈值V M 定义为V in = V out 的点(在此区域由于V DS = V GS ，PMOS 和NMOS 总是饱和的) r 是什么：开关阈值取决于比值r ，它是PMOS 和NMOS 管相对驱动强度的比 DSATn n DSATp p DD M V k V k V V ＝ ，r r 1r +≈ 一般希望V M = V DD /2 (可以使高低噪声容限具有相近的值)，为此要求 r ≈ 1 例5.1 CMOS 反相器的开关阈值 通用0.25μm CMOS 工艺实现的一个CMOS 反相器的开关阈值处于电源电压的中点处。 所用工艺参数见表3.2。假设V DD = 2.5V ，最小尺寸器件的宽长比(W/L)n 为1.5 ()()()()()()()() V V L W V V V V k V V V V k L W L W M p DSATp Tp M DSATp p DSATn Tn M DSATn n n p 25.125.55.15.35.320.14.025.1263.043.025.10.163.01030101152266==?==----?-???----=－－－＝ 分析： V M 对于器件比值的变化相对来说是不敏感 的。将比值设为3、2.5和2，产生的V M 分别为 1.22V 、1.18V 和 1.13V ，因此使PMOS 管的宽度小于完全对称所要求的值是可以接受的。 增加PMOS 或NMOS 宽度使V M 移向V DD 或GND 。不对称的传输特性实际上在某些设计中是所希望的。 噪声容限：根据定义，V IH 和V IL 是dV out /dV in = -1(= 增益)时反相器的工作点 逐段线性近似V IH = V M - V M /g V IL = V M + (V DD - V M )/g 过渡区可以近似为一段直线，其增益等于 在开关阈值V M 处的增益g 。它与V OH 及V OL 线的交点 用来定义V IH 和V IL 。点。

数字电路试卷及答案

一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1

《数字逻辑》考试答案

中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）

A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）

《电路与电子技术基础》期末考试卷以及答案

《电路与电子技术基础》2004~2005学年第二学期期末考试试卷（A） 时间：120分钟 班级学号姓名成绩 【注意事项】 1.答题用黑色或兰色钢笔与圆珠笔，作图可以用铅笔； 2.除可以携带指定的文具用品（钢笔、圆珠笔、铅笔、橡皮、绘图仪器、无存储功能的计算器）外，其他物品不准带入考场（手机必须关机，参考资料与书包全部放到教室前面）； 3.遇有试卷字迹不清、卷面缺损等问题，可以先举手，经监考人员同意后方可提问。 一、单项选择题（本题共40分，每题2分，将你认为正确的选项对应的字母填在括号内） 1．测得一放大电路中三极管各极电压如考试题图1所示：该管为（）。 A. PNP型硅管 B. NPN型硅管 C. PNP型锗管 D. NPN型锗管 2．正常工作状态下的稳压二极管，处于伏安特性曲线中的（）。 A. 正向特性工作区 B. 反向击穿区 C. 正向特性非工作区 D. 特性曲线所有区域 3．组合逻辑电路的设计是指（）。 A. 已知逻辑要求，求解逻辑表达式并画逻辑图的过程 B. 已知逻辑要求，列真值表的过程 C. 已知逻辑图，求解逻辑功能的过程 4．考试题图2所示电路的u S (t) = 2 cos t V，则电感电流 i L(t)的初相等于（）。 A. 26.6° B. －26.6° C. 63.4° D. －63.4° 5．电流并联负反馈对放大器的输入、输出的电阻的影响是（）。 A. 减小输入电阻及输出电阻 B. 减小输入电阻、增大输出电阻 C. 增大输入电阻、减小输出电阻 D. 增大输入电阻及输出电阻 6．考试题图3所示电路中的电压U为（）。 A. 5V B. -5V C. 10V D. 7V 7．TTL与非门中多余的输入端应接电平是（）。 考试题图3 ① -2V ③-2.2V -8V 考试题图1 考试题图2 u s(t

《数字集成电路》期末试卷(含答案)

浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A 姓名 学号 班级 任课教师 一、填空题（本大题共10小题，每空格1分，共10分） 请在每小题的空格中填上正确答案。错填、不填均无分。 1．十进制数（68）10对应的二进制数等于 ； 2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。 3．1 A ⊕可以简化为 。 4．图1所示逻辑电路对应的逻辑函数L 等于 。 A B L ≥1 & C Y C 图1 图2 5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。 6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。 7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。 8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。 9．JK 触发器的功能有置0、置1、保持和 。 10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样 的RAM 。 二、选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 11．十进制数（172）10对应的8421BCD 编码是 。 【 】 A ．（1111010）8421BCD B ．（10111010）8421BCD C ．（000101110010）8421BC D D ．（101110010）8421BCD 12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。 【 】

电路基础试题及答案

丨习题一】 I i -、判断题 ’ 1 .负载在额定功率下的工作状态叫满载。 （V ） 2 .电流方向不随时间而变化的电流叫稳恒电流。 3 .如果把一个6V 的电源正极接地，则其负极为 4 ?电路中某点的电位值与参考点选择的无关。 (X ) -6V o ( V (X ) 5 ?电路中某两点间电压的正负，就是指这两点电位的相对高低。 6 ?导体的长度增大一倍，则其电阻也增大一倍。 （V ） 7 .电源电动势的大小由电源本身性质决定，与外电路无关。 8 ?公式I U /R 可以写成R U /I ，因此可以说导体的电阻与它两端的电压成正比，与通过 它的电流成反比。（X ） 在电源电压一定的情况下，负载大就是指大负载。 ?电源电动势等于内外电压之和。 （V ） (V ) 9 . 10 11 12 13 14 （ 15 ?当电源的内电阻为零时， 电源电动势的大小就等于电源端电压。 （V ） .短路状态下，短路电流很大，电源的端电压也很大。 （ .开路状态下，电路的电流为零，电源的端电压也为零。 .电池存放久了，用万用表测量电压为，但接上灯泡却不发光，这主要是电源电动势变小了。 X ） .全电路电路中，若负载电阻变大，端电压将下降。 （X ） 1般来说，负载电阻减小，则电路输出的功率增加，电源的负担加重。 通过电阻上的电流增大到原来的 2倍时，它所消耗的功率也增大到原来的 110 V/50 W 16 . 17 . 18 .把“ 19 ?在电源电压一定的情况下，负载电阻越大，在电路中获得的功率也越大。 20 .把“ 25W/220V ”的灯泡接在1000W/220V 的发电机上，灯泡会被烧毁。 ”的灯泡接在 220 V 电压上时，功率还是 50 W O （ X （ (V ) 2 倍。(X ) ) X ) (X ) 二、选择题 1 . 1A 的电流在5min 时间内通过某金属导体横截面的电荷量为（ A. 1C B.5C C.60C D. 300C D ) 。 2 ?当参考点改变变时，下列电量也相应变化的是（ A.电压 C.电动势 B.电位 D.以上三者皆是 B )o 3 ?在电源内部， A.从电源正极指向负极 C.没有方向 电动势方向是（ B ）o B.从电源负极指向正极 D.无法确定 4 .如题图1 — 1所示，a , b 两点间的电压为（ A ）o D. 5V 3\ 2V a b 题图1 — 1

金陵科技学院数字逻辑电路期末考试试卷

分）20一、选择题（每小题2分，共 。273）中，它的第三位数2 的位权为___B___1．八进制（8 (8) D．B．(64) C．(256)A．(128) 10101010 与它功能相等的函数表达式已知逻辑表达式2. C?AC?BF?AB， _____B____。CF?AB?ABF?A．B．C?AB?AF C?AB?BF．．CD 数字系统中，采用____C____可以将减法运算转化为加法运算。3. 码BCD D．补码B．ASCII码C．A．原码 ___B_____其反 映的逻辑关系是。4．对于如图所示波形,D．无法判 断．异或关系C．同或关系A．与关系B____B_____1的结果是连续异或。1985个5． ．逻辑概念错误C．不确定D．0B．1 A功能相等的表达式为6. 与逻辑函数___C_____。DC?F?A?B? D?AF??B?CD??C?F?AB．BA．DC?F?ABF?ACDB? D．．C为高阻态的逻辑FC=1时，；时，F=7．下列所给三态门中，能实现 C=0AB A

& 。功能的是____A______ F B A & C EN B F B C A A &&EN F B F B A C C EN EN C D 页7 共页1 第卷答案3 数字逻辑电路 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz 50KHz ．． 100KHz D D CP Q 。9．下列器件中，属于时序部件的是_____A_____ ．多路选择器D C．加法器BA．计数器．译码器 ，”“5．下图是共阴极七段LED数码管显示译码器框图，若要显示字符10 。应为____C______则译码器输出a～g0011011 D．1100011 C． 1011011

电路考试试题库及参考答案汇总

第1章 试题库 第2章 三、单项选择题（建议每小题2分） 1、当电路中电流的参考方向与电流的真实方向相反时，该电流（ B ） A 、一定为正值 B 、一定为负值 C 、不能肯定是正值或负值 2、已知空间有a 、b 两点，电压U ab =10V ，a 点电位为V a =4V ，则b 点电位V b 为（ B ） A 、6V B 、－6V C 、14V 3、当电阻R 上的u 、i 参考方向为非关联时，欧姆定律的表达式应为（ B ） A 、Ri u = B 、Ri u -= C 、 i R u = 4、一电阻R 上u 、i 参考方向不一致，令u =－10V ，消耗功率为0.5W ，则电阻R 为（ A ） A 、200Ω B 、－200Ω C 、±200Ω 5、两个电阻串联，R 1：R 2=1：2，总电压为60V ，则U 1的大小为（ B ） A 、10V B 、20V C 、30V 6、已知接成Y 形的三个电阻都是30Ω，则等效Δ形的三个电阻阻值为（ C ） A 、全是10Ω B 、两个30Ω一个90Ω C 、全是90Ω 7、电阻是（ C ）元件，电感是（ B ）的元件，电容是（ A ）的元件。 A 、储存电场能量 B 、储存磁场能量 C 、耗能 8、一个输出电压几乎不变的设备有载运行，当负载增大时，是指（ C ） A 、负载电阻增大 B 、负载电阻减小 C 、电源输出的电流增大 9、理想电压源和理想电流源间（ B ） A 、有等效变换关系 B 、没有等效变换关系 C 、有条件下的等效关系 10、当恒流源开路时，该恒流源内部（ B ） A 、有电流，有功率损耗 B 、无电流，无功率损耗 C 、有电流，无功率损耗 五、计算分析题（根据实际难度定分，建议每题在6～12分范围） 1、图1.5.1所示电路，已知U =3V ，求R 。（2Ω）

2010年数字集成电路设计期中考试_中国科技大学

中国科学技术大学苏州研究院软件学院 数字集成电路设计 期中考试 (2010年10月11日2:00pm—3:30pm) 1.问答题 a)叙述摩尔定律（5分）。 b)叙述评价数字集成电路设计质量的四个基本特性（6分）。 c)叙述长沟MOS晶体管与短沟MOS晶体管的区别(6分）。 d)MOS管的电容由哪几部分构成?并说出在不同工作模式下的区别(8分）。 e)以反相器为例,说出静态CMOS电路的功耗包括哪几部分(6分）？ f)数字集成电路按比例缩小有几种情形（6分）? g)下面的两种电路哪个性能(速度)更优越一些?并说出原因(5分）。 h)下面的电路哪个是无比逻辑,哪个是有比逻辑?并说出有比逻辑与无比 逻辑的区别(5分）。 2．下图为一RC网络。计算： a)从输入In到Out1的Elmore延时（5分）;b)从输入In到Out2的Elmore延时（5分）;c)确定哪条路径是关键路径（3分）?

3.假设下图中反相器由标准CMOS实现,并且具有对称的电压传输特性。假设 C intrinsic = C gate (γ=1),单位尺寸反相器的等效电阻与电容为R和C。单位尺 寸反相器的本征延时为t inv。反相器inv2, inv3和inv4的尺寸S1，S2和S3不小于1。 a)确定S1，S2和S3使时延最小（5分），并计算总的最小时延（以t inv为单位） （5分）。 b)确定反相器inv2, inv3和inv4的尺寸S1，S2和S3使功耗达到最小（4分）。4．如下图所示的逻辑网络，要求确定复合门电容y和z使A端到B端延时最小。 a)计算A端到B端总的逻辑努力LE（3分）;b)计算A端到B端总的电气努力F （2分）;c)计算A端到B端总的分支努力B (3分）;d)计算A端到B端总的路径努力PE (2分）;e)确定最佳级努力SE (3分）(近似为整数);f)确定A端到B端的最小时延（以t inv为单位）(3分）;g)确定电容y (5分）;h)确定电容z (5分）。

电路复习题(含答案)

电路复习题 第一部分 填空题 1. 对于理想电压源而言，不允许 路，但允许 路。 2. 当取关联参考方向时，理想电容元件的电流与电压的一般关系式为 。 3. 当取非关联参考方向时，理想电感元件的电压与电流的相量关系式为 。 4. 一般情况下，电感的 不能跃变，电容的 不能跃变。 5. 两种实际电源模型等效变换是指对外部等效，对内部并无等效可言。当端子开路时，两 电路对外部均不发出功率，但此时电压源发出的功率为 ，电流源发出的功率为 ；当端子短路时，电压源发出的功率为 ，电流源发出的功率为 。（用 S S S R I U 、、表示） 6. 对于具有n 个结点b 个支路的电路，可列出 个独立的KCL 方程，可列出 个独立的KVL 方程。 7. KCL 定律是对电路中各支路 之间施加的线性约束关系。 8. 理想电流源在某一时刻可以给电路提供恒定不变的电流，电流的大小与端电压无关，端 电压由 来决定。 9. 两个电路的等效是指对外部而言，即保证端口的 关系相同。 10. RLC 串联谐振电路的谐振频率 = 。 11. 理想电压源和理想电流源串联，其等效电路为 。理想电流源和电阻串联，其等 效电路为 。 12. 在一阶RC 电路中，若C 不变，R 越大，则换路后过渡过程越 。 13. RLC 串联谐振电路的谐振条件是 = 0。 14. 在使用叠加定理适应注意：叠加定理仅适用于 电路；在各分电路中，要把不作用 的电源置零。不作用的电压源用 代替，不作用的电流源用 代替。 不能单独作用；原电路中的 不能使用叠加定理来计算。 15. 戴维宁定理指出：一个含有独立源、受控源和线性电阻的一端口，对外电路来说，可以 用一个电压源和一个电阻的串联组合进行等效变换，电压源的电压等于一端口的 电压，串联电阻等于该一端口全部 置零后的输入电阻。 16. 电感的电压相位 于电流相位π/2，电容的电压相位 于电流相位π/2。 17. 若电路的导纳Y=G+jB ，则阻抗Z=R+jX 中的电阻分量X=

数字逻辑电路期末考试卷及答案

- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题

- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz

5大规模数字集成电路习题解答

自我检测题 1．在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线多少根数据线其存储容量为多少 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同 FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA 更适合于触发器丰富的结构，而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性；CPLD功耗要比 FPGA大；且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 （2）写出三家CPLD/FPGA生产商名字。 Altera，lattice，xilinx，actel 7．真值表如表所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表