当前位置：文档库 › 数电课程设计报告数字钟的设计

数电课程设计报告数字钟的设计

数电课程设计报告

第一章设计背景与要求

设计要求

第二章系统概述

2.1设计思想与方案选择

2.2各功能块的组成

2.3工作原理

第三章单元电路设计与分析

3.1各单元电路的选择

3.2设计及工作原理分析

第四章电路的组构与调试

4.1遇到的主要问题

4.2现象记录及原因分析

4.3解决措施及效果

4.4功能的测试方法，步骤，记录的数据

第五章结束语

5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会

附图（电路总图及各个模块详图）

参考文献

第一章设计背景与要求

一．设计背景与要求

在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。

设计一个简易数字钟，具有整点报时和校时功能。

（1）以四位LED数码管显示时、分，时为二十四进制。

（2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。

（3）整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。

（4）才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。

二．设计要求

电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选

择课题、电子电路设计、组装、调试和编写总结报告等实践内容。经过本次简易数字钟的设计，初步掌握电子线路的设计、组装及调试方法。即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并经过组装调试等实践活动，使电路达到性能要求。

第二章系统概述

2.1设计思想与方案选择

方案一，利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示。

方案二，利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示。

由于方案一经过数电的学习我们都比较熟悉，而方案二比较复杂，涉及到比较多我们没学过的内容，因此选择方案一来实施。

简易数字钟电路主体部分是三个计数器，秒、分计数器采

用六十进制计数器，而时计数器采用二十四进制计数器，

其中分、时计数器的计数脉冲由

校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号。计数器的输出经过七段译码后显示，同时经过数值判断电路控制蜂鸣器报时。

2.2各功能块的组成

分频模块，60进制计数器模块，24进制计数器模块，4位

显示译码模块，正点报时电路模块，脉冲按键消抖动处理模块

2.3工作原理

一．简易数字钟的基本工作原理是对1Hz标准频率（秒脉冲）进行计数。当秒脉冲个数累计满60后产生一个分计数脉冲，而分计数脉冲累计满60后产生一个时计数脉冲，电路主要由3个计数器构成，秒计数和分计数为六十进制，时计数为二十四进制。将FPGA开发装置上的基准时钟OSC作为输入信号经过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号。1Hz的脉冲作为秒计数器的输入，这样实现了一个基本的计时装置。经过4位显示译码模块，能够显示出时间。时间的显示范围为00时00分~23时59分。

二．当需要调整时间时，可使用数字钟的时校正和分校正进行调整，数字钟中时、分计数器都有两个计数脉冲信号源，正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲。这两种状态的切换由脉冲按键控制选择器的S端来实现。为了更准确的设定时间，需要对脉冲按键进消抖动处理。

三．电路在整点前10 秒钟内开始控制蜂鸣器报时，可采用数字比较器或逻辑门判断分、秒计数器的状态码值，以不同频率的脉冲控制蜂鸣器的鸣响。

第三章单元电路设计与分析

3.1各单元电路的选择

（1）分频模块，设计一个8级倍率为10 的分频电路，输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号。

（2）60进制计数器模块，采用两片74161级联。

（3）24进制计数器模块，采用两片74161级联。

（4）4位显示译码模块，由分频器，计数器，数据选择器，七段显示译码，3-8线译码器构成一个4位LED数码显示动态扫描控制电路。其中4位计数器用74161，数据选择器用74153，七段显示译码器部分采用AHDL硬件描述语言设计。

（5）正点报时电路模块，该模块采用与门和数据选择器74153构成

（6）脉冲按键消抖动处理模块，采用D触发器实现消抖动，从而能够比较精确地设定时间。

3.2设计及工作原理分析

(1)分频模块

要输出8级频率差为10倍的分频电路，可采用十进制计数器级联实现。集成十进制计数器的类型很多，比较常见的有74160、74162、74190、74192和7490等。这里采用7490来实现分频，7490是二-五-十进制加计数器，片上有一个二进制计数器和一个异步五进制计数器。

QA是二进制加计数器的输出，QB、QC、QD是五进制加计数器的输出，位序从告到低依次为D，C，B。该分频器一共用到7

片7490，初始信号输入到第一片7490的CLKB端口，QD输出端连接到CLKA端，作为输入，从QA引出1MHz的output端口，并引线到第二片7490的CLKB端口，依此类推，直到第七片7490连接完成（如附图所示）。每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数，从而实现分频。

分频模块图如图所示

分频模块内部结构图如下图所示

(2)60进制计数器模块

采用两片74161级联，如图，下面一片74161做成十进制的，初始脉冲从CLK输入，ENT和ＥＮＰ都接高电平，而QD与QA用作为与非门的两个输入，与非门输出分别连接到自身的LDN 端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入经过输出连接到自身的LDN,ENT 和ENP接高电平。下面一片实现从0000到1001即0~9十个状态码的计数，当下面一片为1001状态时，自身的LDN为低电平，此时QD，QC，QB，QA的状态恢复到0000，即从0开始从新计数，而上面一片74161的CLK电平改变，上面一片74161开始计数为0001，实现从0000~到0101即0到5六个状态码的计数，当上面一片状态为0101时，LDN为低电平，此时计数器为0000。这样子经过两片74161就实现了一个六十进制计数器。

下图为六十进制计数器模块的示意图

由六十进制计数模块构成的秒分计数如下图，下面那块六十

进制技术模块表示为妙，上面那块六十进制计数模块表示为分。当妙计数模块的状态为0101 1001时，向分计数模块进位，即经过74153M的输入C1，此时74153M输出接到分计数模块的输入端，经过74153M作为选择器，实现进位控制。

(3)24进制计数器模块

采用两片74161级联，如图，下面一片74161做成十进制的，初始脉冲从CLK输入，ENT和ＥＮＰ都接高电平，而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入经过输出连接到自身的LDN,ENT 和ENP接高电平，而且上面74161的

QB端和下面一块74161的QC端经过与非门输出接到两片74161的清零端CLRN。下面一片实现从0000到1001即0~9十个状态码的计数，当下面一片为1001状态时，自身的LDN为低电平，此时QD，QC，QB，QA的状态恢复到0000，即从0开始从新计数，而上面一片74161的CLK电平改变，上面一片74161开始计数为0001，实现从0000~到0010即0到2三个状态码的计数，当上面一片状态为0010即2时，下面一片状态为0100即4时，两块74161的CLRN为低电平，此时两块74161的状态都为0000，即实现了23时过后显示00时。这样子经过两片74161就实现了一个24进制计数器。

下图为24进制计数器模块示意图

由二十四进制计数模块构成的时计数模块如图，下面那块六十进制技术模块表示为分，上面那块24进制计数模块表示为时。当分计数模块的状态为0101 1001时，向时计数模块进位，即经过74153M的输入C1，此时74153M输出接到时计数模块的输入端，经过74153M作为选择器，实现进位控制。

二十四进制计数模块构成的时计数模块

(4)4位显示译码模块

由分频器，计数器，数据选择器，七段显示译码，3-8线译码器构成一个4位LED数码显示动态扫描控制电路。

4位计数器由74161构成。如下图所示

（74161构成的4位计数器）

数据选择器采用两片74153 和一片74153M

两片74153实现连在一起实现对四个数字的选择，而一片74153M实现对小数点的选择。

如下图所示

（74153M构成的数据选择器）

（两片74153构成的数据选择器）七段显示译码器部分采用AHDL硬件描述语言设计，语句如下：

subdesign ymq

(

data_in[3..0] :input;

a,b,c,d,e,f,g :output;

)

begin

table

data_in[3..0] =>a,b,c,d,e,f,g; b"0000" =>1,1,1,1,1,1,0; b"0001" =>0,1,1,0,0,0,0; b"0010" =>1,1,0,1,1,0,1; b"0011" =>1,1,1,1,0,0,1; b"0100" =>0,1,1,0,0,1,1; b"0101" =>1,0,1,1,0,1,1; b"0110" =>0,0,1,1,1,1,1; b"0111" =>1,1,1,0,0,0,0; b"1000" =>1,1,1,1,1,1,1; b"1001" =>1,1,1,0,0,1,1; b"1010" =>1,1,1,0,1,1,1; b"1011" =>0,0,1,1,1,1,1; b"1100" =>1,0,0,0,1,1,0; b"1101" =>0,1,1,1,1,0,1; b"1110" =>1,0,0,1,1,1,1; b"1111" =>1,0,0,0,1,1,1; end table;

end;

整个四位显示译码模块如图所示

VCC

INPUT VCC A1INPUT VCC B1

INPUT VCC C1INPUT VCC D1INPUT VCC A2

INPUT VCC B2INPUT VCC C2

INPUT VCC

INPUT VCC A3

INPUT VCC B3INPUT VCC C3

INPUT VCC

D3INPUT VCC A4INPUT VCC B4

INPUT VCC C4INPUT VCC

INPUT VCC dq1

INPUT VCC dq2INPUT VCC dq3

INPUT VCC

dq4

INPUT De1OUTPUT De2

OUTPUT

a OUTPUT

b OUTPUT

c OUTPUT

d OUTPUT

e OUTPUT

f OUTPUT g

OUTPUT

dp OUTPUT

osc

10MHz 1MHz 100KHz 10KHz 1KHz 100Hz 10Hz 1Hz

osc

inst MULTIP LE XE R

1C11GN 1C02C02GN 2C21C21C3B A 2C12C3

1Y 2Y

74153

inst4

MULTIP LE XE R

1C11GN 1C02C02GN 2C21C21C3B A 2C12C3

1Y 2Y

74153

inst5

GND

COUNTE R

CLRN

CLK

E NP LDN A D E NT B C QD QC QB QA RCO

74161

inst7

VCC

A B C3C2C1C0GN

74153M

inst11

data_in[3..0]a b c d e f

y mq

inst1

dd3dd2

dd1dd0

dd[3..0]

(5)正点报时电路模块

该模块采用与门和数据选择器74153构成，如下图所示。 7个输入端口的与门控制A ，当时间在59分51s ，53s ，55s ，57s ，59s 的时候，A 为高电平1，当秒的个位数为9时，B 为高电平1，A 为1，B 为0时，输出C1低频率信号，A 为1，B 为1时输出C3高频率信号，实现整点的不同频率的报时电路。

（整点报时电路模块）

(6)脉冲按键消抖动处理模块

采用D触发器实现消抖动，从而能够精确地设定时间。校正状态为5HZ的校正脉冲，分频器输出的10HZ经过T触发器得到5HZ的校正脉冲。

如图

（脉冲按键消抖动处理模块）

（经过T触发器得到的5HZ校正脉冲）

第四章电路的组构与调试

4.1遇到的主要问题

（1）在用74161做二十四进制计数器时，没有深入考虑，打算采用第一片六进制，第二片四进制级联而成，结果出现问题。

（2）时、分调整按键没有安装消抖动装置。

（3）在设置简易数字钟的分时，时计数器也会进。

4.2现象记录及原因分析

（1）虽然也能够计数实现二十四进制，可是不能与七段显示译码器配合使用，不能显示直观的数值，这样给用户带来不便。

（2）在下载调试的时候，我要进行时分调整，可是有时按一下子脉冲键会进两个数值，这样子给时分的设置带来了麻烦，原因是按键没有采用消抖动装置。

（3）在调试的时候，打算经过按键调整分，可是发现时计数器也会进位，这就不符合要求了，原因是调整分时，各计数器都按正常状况在计数，因此会按正常情况产生进位。

4.3解决措施及效果

（1）依然采用两片74161，第一片能够从0~9，第二片只能从0~2，而且当第二片为2的时候，第一片到4的话就都清零复位，这样不但实现了二十四进制计数器，而且能与七段显示译码器配合使用，直观的显示数字。

（2）在脉冲控制按键上加上了D触发器，这样子能够达到消抖动的效果。

（3）加上选择器，把两路信号分开，当调整分的时候，不对时计数器产生进位，这样子就不会产生十进位了，解决了这个问题。

4.4功能的测试方法、步骤，记录的数据

（1）简易数字钟的测试，将电路图连好后，分析与综合，仿真，编译，下载到仪器上，表示秒的小数点按1Hz，占空比50%跳动，分从0~59计数，分过了59后，向时计数器进1。

（2）整点点报时功能的测试，到了整点，即59分51s，53s，55s，57s时蜂鸣器低频率间断性鸣响，59分59秒时，蜂鸣器高频率鸣响一次。

（3）时、分调整功能的测试，按分调整键，分按一定的频率逐次加一，可是时显示不变；按时调整键，时按一定的频率逐次

加一，可是分显示不变。

第五章结束语

5.1对设计题目的结论性意见及进一步改进的意向说明

简易数字钟的设计中，主要运用了分频器，六十进制计数器，二十四进制计数器，动态扫描显示电路，选择器，按键消抖以及门电路等数字电路方面的知识。能够在简易数字钟的基础上加上24小时和12小时转换功能，秒表功能，闹钟功能，这样更能满足人们的使用需求。

5.2总结设计的收获与体会

简易数字钟的设计及实验当中，我坚持了下来，上学期的数电我学的并不好，而且对软件应用的接受能力不强，刚开始的时候做的很慢，看到别人都做好了，心里比较着急，于是，我找出了数电课本，复习所涉及的知识点，并练习所学软件，终于有了进步，能够更上同学们的进度，但数字钟的设计一直困扰我，看到别人拓展功能都做好了，自己基本的都还没做好，心里很急。在设计的过程中，碰到了很多的困难，遇到了很多问题，不断地思考与尝试，以及向同学和老师请教，但还是没能完全设计好，以后有时间还得多去实验室尝试，争取做好一些拓展功能。经过这次设计，对上学期学习的数字电路的相关知识得到了复习和巩固，也查阅了一些相关的资料，也加深了我对数字电路应用的理解，总之这次的电子技术课程设计受益匪浅。

电子技术课程设计多功能数字时钟范文

电子技术课程设计多功能数字时钟

电子技术课程设计数字钟的设计一、设计任务与要求 1.能直接显示“时”、“分”、“秒”十进制数字的石英数字钟。 2.能够24小时制或12小时制。 3.具有校时功能。能够对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源能够手动输入或借用电路中的时钟。 4.整点能自动报时，要求报时声响四低一高，最后一响为整点。 5.走时精度高于普通机械时钟（误差不超过1s/d）。二、方案设计与认证 1、课题分析数字时钟一般由6个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器构成。其原理框图如图1所示。

2、方案认证（1）振荡器振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。数字钟的精度，主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。（2）分频器振荡器产生的时基信号一般频率都很高，要使它变成能用来计时的“秒”信号，需由分频器来完成。分频器的级数和每级的分频次数要根据时基频率来定。例如，当前石英电子钟多采用32768 Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的

“秒”信号。也可选用其它频率的时基信号，确定好分频次数后再选择合适的集成电路。（3）计数器数字钟的“秒”、“分”信号产生电路都由六十进制计数器构成，“时”信号产生电路由二十四进制计数器构成。“秒”和“分”计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们一般计数习惯。“时”计数也能够用两块十进制计数器实现，只是做成二十四进制。上述计数器均可用反馈清零法来实现。（4）译码显示电路因本设计选用的计数器全部采用二－十进制集成块，因而计数器的译码显示均采用BCD－七段显示译码器，显示器采用共阴极或共阳极的七段显示数码管。（5）校时电路在刚开机接通电源或计时出现误差时，都需要对时间进行校正。校“时”电路的基本原理是将周期为0.5s的脉冲信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数器快速计数，在“时”的指示达到需要的数字后，切断0.5s的脉冲信号。（6）整点报时电路数字钟整点报时是最基本的功能之一。此电路要求每当“分”和

数字电路课程设计数字时钟

《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。经过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！一、系统结构。（1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。

（2）系统框图。系统方框图1 （3）系统组成。 1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。 3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相

连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。 5.显示模块：由7段数码管来起到显示作用，经过接受CD4511的信号。本次选用的是共阴型的CD4511。二、各部分电路原理。三、秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。最终如图3接口就输出矩形波，而形成的秒脉冲。图2-1 内部结构图

数字钟课设报告

1.本实验中所用元器件： 1)计数器：74ls190,74ls192,74ls161 2)译码器：7448七段显示译码器 3)共阴数码管 2.各元器件基本介绍： a)74ls190是十进制计数器，具有同步置零和异步预置数的功能。 b)741S192是同步十进制可逆计数器，它具有双时钟输入，并具有异步置零和异步预置数的功能。 c)74ls161为二进制同步计数器，具有同步预置数，异步清零以及保持的功能。 d)7448七段显示译码器是驱动显示器的核心部件，它可以将输入代码转化成相应的数字显示代码，并在数码管上显示出来。 e)共阴数码管的阴极连接在一起，当某个发光二极管的阳极为高电平时，二极管点亮相应的段被显示。

3.各元器件功能及相关图注意：74ls190与74ls191逻辑图和功能表均相同74ls192与74ls193逻辑图和功能表均相同 74ls192（双时钟） 192 引脚排列图 74ls192功能表

74ls192逻辑符号 74ls190（单时钟）引脚排列图

74ls190功能表当置入控制端（LD）为低电平时，不管时钟CP的状态如何，输出端（Q0-Q3）即可预置成与数据输入端（D0～D3）相一致的状态。190的计数是同步的，靠CP加在4个触发器上而实现。当计数控制端（CT）为低电平时，在CP上升沿作用下Q0-03同时变化，从而消除了异步计数器中出现的计数尖峰。当计数方式控制（UD）为低电平时进行加计数，当计数方式控制（UD）为高电平时进行减计数。只有在CP为高电平时CT和UD才可以跳变

74ls161（二进制计数器）管脚图介绍时钟CP 四个数据输入端A~D 清零RD 使能S1S2 置数LD 数据输出端QA~QD

数字电路课程设计——数字钟

— 四川工业科技学院电子信息工程学院课程设计专业名称: 电子信息工程课程名称：数字电路课程设计 \ 课题名称：自动节能灯设计设计人员：蔡志荷指导教师：廖俊东 2018年1月10日'

《模拟电子技术课程设计》任务书一、课题名称：数字钟的设计二、技术指标：（1）掌握数字钟的设计、组装和调试方法。（2）熟练使用proteus仿真软件。（3）熟悉各元件的作用以及注意事项。三、要求：（1）设画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系。（2）设计各个功能模块的电路图，加上原理说明。（3）选择合适的元器件，设计、选择合适的输入信号和输出方式，确保电路正确性。指导教师：廖俊东学生：蔡志荷电子信息工程学院 2018 年 1 月 10 日

课程设计报告书评阅页课题名称：数字钟的设计班级：15级电子信息工程4班姓名：蔡志荷 2018 年 1 月 10 日指导教师评语：考核成绩：指导教师签名： 20 年月

目录摘要 .......................................................错误!未定义书签。第1章设计任务与要求........................................错误!未定义书签。设计指标数字钟简介......................................错误!未定义书签。具体要求................................................错误!未定义书签。设计要求................................................错误!未定义书签。第2章元件清单及主要器件介绍................................错误!未定义书签。元件清单................................................错误!未定义书签。主要器件介绍............................................错误!未定义书签。 74LS90计数.........................................错误!未定义书签。 74LS47 ..............................................错误!未定义书签。七段数码显示器......................................错误!未定义书签。第3章设计原理与电路........................................错误!未定义书签。计时电路................................................错误!未定义书签。计秒、计分电路......................................错误!未定义书签。计时电路...........................................错误!未定义书签。校时电路................................................错误!未定义书签。报时锁存信号........................................错误!未定义书签。报时................................................错误!未定义书签。第4章仿真结果及误差分析....................................错误!未定义书签。实验结果................................................错误!未定义书签。实时分析................................................错误!未定义书签。第5章设计总结..............................................错误!未定义书签。参考文献......................................................错误!未定义书签。

数字逻辑课程设计数字时钟课程设计数电课程设计数字电子技术

数字逻辑课程设计自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的

功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统，从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路?目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择? 前言 (2) 目录 (2) 题目 (2) 摘要 (2) 关键字 (3) 设计要求 (3) 正文 (3) 1电路结构与原理图 (3) 2数码显示器 (3) 60进制计数和24进制计数 (4) 校时 (7) 振荡器 (8) 3.计算、仿真的过程和结果 (9) 鸣谢 (11) 元器件清单 (11) 参考文献 (11) 总结与体会 (11) 教师评语 (12) 数字时钟的课程设计摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前, 数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时功能地实现?

EDA课程设计——多功能数字钟

哈尔滨工业大学(威海) 电子学课程设计报告带有整点报时的数字钟设计与制作姓名: 蒋栋栋班级: 0802503 学号: 080250331 指导教师: 井岩

目录一、课程设计的性质、目的和任务 (3) 二、课程设计基本要求 (3) 三、设计课题要求 (3) 四、课程设计所需要仪器 (4) 五、设计步骤 (4) 1、整体设计框图 (4) 2、各个模块的设计与仿真 (4) 2.1分频模块 (4) 2.2计数器模块 (6) 2.3控制模块 (10) 2.4数码管分配 (13) 2.5显示模块 (14) 2.6报时模块 (16) 六、调试中遇到的问题及解决的方法 (18) 七、心得体会 (18)

一、课程设计的性质、目的和任务创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。二、课程设计基本要求掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。三、设计课题要求（1）构造一个24小时制的数字钟。要求能显示时、分、秒。（2）要求时、分、秒能各自独立的进行调整。（3）能利用喇叭作整点报时。从59分50秒时开始报时，每隔一秒报时一秒，到达00分00秒时，整点报时。整点报时声的频率应与其它的报时声频有明显区别。 #设计提示（仅供参考）：（1）对频率输入的考虑数字钟内所需的时钟频率有：基准时钟应为周期一秒的标准信号。报时频率可选用1KHz和2KHz左右(两种频率相差八度音，即频率相差一倍)。另外，为防止按键反跳、抖动，微动开关输入应采用寄存器输入形式，其时钟应为几十赫兹。（2）计时部分计数器设计的考虑分、秒计数器均为模60计数器。小时计数为模24计数器，同理可建一个24进制计数器的模块。（3）校时设计的考虑数字钟校准有3个控制键：时校准、分校准和秒校准。微动开关不工作，计数器正常工作。按下微动开关后，计数器以8Hz频率连续计数(若只按一下，则计数器增加一位)，可调用元件库中的逻辑门建一个控制按键的模块，即建立开关去抖动电路(见书70页)。（4）报时设计的考虑

数字钟课程设计实验报告

《电子技术课程设计报告》教学院：电气与电子信息工程学院专业班级：xx级电子信息工程（x）班学号：xxxxxxxxxxxx 学生：坏水指导教师：xxxxxxxxxxxx 时间：2011.10.10~10.23 地点：电子技术实验室

课程设计成绩评定表

电子技术课程设计任务书 2011～2012学年第一学期学生：坏水专业班级：xx电信本x班指导教师：xxxxxxxxx 工作部门：电气与电子信息工程学院一、课程设计题目：多功能数字钟电路的设计/直流稳压电源的设计二、课程设计容（含技术指标）： ①拟定多功能数字钟和直流稳压电源的组成框图，要现电路的基本功能，使用的器件少，成本低； ②画出数字钟和直流稳压电源的主体电路逻辑图； ③测试多功能数字钟的逻辑功能，同时满足基本功能与扩展功能的要求； ④设计并安装各单元电路，要求布线整齐、美观，便于级联与调试；

四、基本要求 1.基本功能：要求设计出+5V的直流稳压电源。数字钟要求以数字形式显示时、分、秒的时间。小时计数器的计时要求为“12翻1”，要求具有手动校时功能。 2.扩展功能：定时控制，其时间自定；仿广播电台正点报时，自动报整点时数或触摸报整点时数（主要体现在理论知识上进行电路设计）。 (一）实训题目:直流稳压电源和多功能数字钟。 (二）实训目的: 1、巩固和加深学生对模拟电子技术，数字逻辑电路等课程基本知识的理解，综合运用课程中所学到的理论知识去独立完成一个实际课题。 2、根据课程需要，通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、通过电路方案的分析、论证和比较，设计计算和选用元气件，通过电路组装，调试和检测环节，掌握电路的分析方法和设计方法。 4、熟用常用电子元气件的类型和特性，并掌握合理选用原则。 5、掌握电路图、PCB图的设计方法，学会电路的安装与调试。 6、掌握常用仪器、仪表的正确使用方法，学会电路整机指标的测试方法。（三）实训要求

数字电路电子时钟课程设计

数字电路电子时钟课程设计整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生，并输入各电路方案论证：方案一数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。优点：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。方案二秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。优点：简单易懂，比较好调试。 1 设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一

数电课程设计报告数字钟的设计

数电课程设计报告第一章设计背景与要求设计要求第二章系统概述 2.1设计思想与方案选择 2.2各功能块的组成 2.3工作原理第三章单元电路设计与分析 3.1各单元电路的选择 3.2设计及工作原理分析第四章电路的组构与调试 4.1遇到的主要问题 4.2现象记录及原因分析 4.3解决措施及效果 4.4功能的测试方法，步骤，记录的数据第五章结束语 5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会附图（电路总图及各个模块详图）参考文献

第一章设计背景与要求一．设计背景与要求在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。设计一个简易数字钟，具有整点报时和校时功能。（1）以四位LED数码管显示时、分，时为二十四进制。（2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。（3）整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。（4）才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。二．设计要求电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选

数电课程设计数字电子钟

数字电子技术课程设计数字电子钟指导老师：小组成员：

目录摘要 (3) 第一节系统概述 (4) 第二节单元电路设计与分析 (6) 第三节电路的总体设计与调试 (11) 第四节设计总结 (13) 附录部分芯片功能参数表 (14) 参考文献 (17)

摘要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！关键词振荡器、计数器、译码显示器、Multisim

第一节系统概述数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。 1.1实验目的 1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3).提高电路布局﹑布线及检查和排除故障的能力； 4).培养书写综合实验报告的能力。 1.2 主要内容熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。 1.3 系统设计思路与总体方案数字时钟基本原理的逻辑框图如下所示：

基于单片机的电子时钟课程设计报告

目录一、引言········ 二、设计课题········· 三、系统总体方案········· 四、系统硬件设计······ 1.硬件电路原理图 2.元件清单五、系统软件设计········· 1.软件流程图 2.程序清单六、系统实物图········ 七、课程设计体会········ 八、参考文献及网站········· 九、附录·········

一．引言单片机因将其主要组成部分集成在一个芯片上而得名，就是把中央处理器、随机存储器、只读存储器、中断系统、定时器/计数器以及I/O接口电路等部件集成在一个芯片上。基于单片机设计的数字钟精确度较高，因为在程序的执行过程中，任何指令都不影响定时器的正常计数，即便程序很长也不会影响中断的时间。数字钟是采用数字电路实现对日期、时、分、秒，数字显示的计时装置，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表的报时功能。数字钟已成为人们日常生活中的必需品，广泛应用于家庭、车站、码头、剧院、办公室等场所，给人们的生活、学习、工作带来极大的方便。不仅如此，在现代化的进程中，也离不开电子钟的相关功能和原理，比如机械手的控制、家务的自动化、定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。而且是控制的核心部分。因此，研究数字钟及扩大其应用，有着非常现实的意义。本设计使用12MHZ晶振与单片机AT89C51相连接，以AT89C51芯片为核心，采用动态扫描方式显示，通过使用该单片机，加之在显示电路部分使用HD74LS373驱动电路，实现在8个LED数码管上显示时间，通过4个按键进行调时、复位等功能，在实现各功能时数码管进行相应显示。软件部分用C语言实现，分为显示、延迟、调时、复位等部分。通过软硬件结合达到最终目的。

数电课程设计数字电子时钟样本

数字逻辑课程设计说明书题目: 多功能数字钟专业: 计算机科学与技术班级: 姓名: 学号: 完成日期: -9 一、设计题目与要求

设计题目: 多功能数字钟设计要求: 1.准确计时, 以数字形式显示时、分、秒的时间。 2.小时的计时能够为”12翻1”或”23翻0”的形式。 3.能够进行时、分、秒时间的校正。二、设计原理及其框图 1.数字钟的构成数字钟实际上是一个对标准频率?( 1HZ) 进行计数的计数电路。由于计数的起始时间不可能与标准时间( 如北京时间) 一致, 故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。图1 数字电子时钟方案框图

⑴多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号, 可保证数字钟的走时准确及稳定。 ⑵时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求, 时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态, 而且为保证数码管正常工作提供足够的工作电流。 ⑷数码管数码管一般有发光二极管( LED) 数码管和液晶( LCD) 数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、 R2, 电容C1、 C2 构成一个多谐振荡器, 利用电容的充放电来调节输出V0, 产生矩形脉冲波作为时钟信号, 因为是数字钟, 因此应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元六片74LS90 芯片构成计数电路, 按时间进制从右到左构成从低位向高位的进位电路, 并经过译码显示。在六位LED 七段显示起

数字电子钟课程设计实验报告

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计任务书2016/2017 学年第一学期学生姓名：张涛学号：李子鹏学号：课程设计题目：数字电子钟的设计起迄日期：2017年1月4日～2017年7月10日课程设计地点：科学楼指导教师：姚爱琴 2017年月日课程设计任务书

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计开题报告2016/2017 学年第一学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计说明书2016/2017 学年第二学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

多功能数字钟(课程设计版)

题目: 多功能数字钟电路设计器材：74LS390，74LS48，数码显示器BS202， 74LS00 3片，74LS04，74LS08，电容，开关，蜂鸣器，电阻,导线要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。时间安排：指导教师签名：年月日系主任（或责任教师）签名：年月日

索引摘要 (4) Abstract (4) 1系统原理框图 (6) 2方案设计与论证 (7) 2.1时间脉冲产生电路 (7) 2.2分频器电路 (10) 2.3时间计数器电路 (11) 2.4译码驱动及显示单元电路 (12) 2.5校时电路 (13) 2.6报时电路 (14) 3单元电路的设计 (15) 3.1时间脉冲产生电路的设计 (15) 3.2计数电路的设计 (16) 3.2.1 60进制计数器的设计 (16) 3.2.2 24进制计数器的设计 (16) 3.3 译码及驱动显示电路 (17) 3.4 校时电路的设计 (18)

3.5 报时电路 (19) 3.6电路总图 (21) 4仿真结果及分析 (22) 4.1时钟结果仿真 (22) 4.2 秒钟个位时序图 (22) 4.3报时电路时序图 (23) 4.4测试结果分析 (23) 5心得与体会 (24) 6参考文献 (24) 附录1原件清单 (26) 附录2部分芯片引脚图与功能表 (27)

数字电路课程设计——数字钟

四川工业科技学院电子信息工程学院课程设计专业名称:电子信息工程课程名称：数字电路课程设计课题名称：自动节能灯设计设计人员：蔡志荷指导教师：廖俊东 2018年1月10日

课程设计报告书评阅页课题名称：数字钟的设计班级：15级电子信息工程4班姓名：蔡志荷 2018年1月10日指导教师评语：考核成绩：指导教师签名： 20 年月

目录摘要 (1) 第1章设计任务与要求 (2) 1.1 设计指标数字钟简介 (2) 1.2 具体要求 (2) 1.3 设计要求 (3) 第2章元件清单及主要器件介绍 (4) 2.1 元件清单 (4) 2.2 主要器件介绍 (4) 2.2.1 74LS90计数 (4) 2.2.2 74LS47 (5) 2.2.3 七段数码显示器 (7) 第3章设计原理与电路 (8) 3.1 计时电路 (8) 3.1.1 计秒、计分电路 (8) 3.1.2 计时电路 (10) 3.2 校时电路 (11) 3.2.1 报时锁存信号 (13) 3.2.2 报时 (13) 第4章仿真结果及误差分析 (15) 4.1 实验结果 (15) 4.2 实时分析 (15) 第5章设计总结 (16) 参考文献 (17)

多功能数字钟电路设计

课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日

多功能数字钟电路设计摘要 (1) Abstract (2) 1系统原理框图 (3) 2方案设计与论证 (4) 2.1时间脉冲产生电路 (4) 2.2分频器电路 (6) 2.3时间计数器电路 (7) 2.4译码驱动及显示单元电路 (8) 2.5校时电路 (8) 2.6报时电路 (10) 3单元电路的设计 (12) 3.1时间脉冲产生电路的设计 (12) 3.2计数电路的设计 (12) 3.2.1 60进制计数器的设计 (12) 3.2.2 24进制计数器的设计 (13) 3.3译码及驱动显示电路 (14) 3.4 校时电路的设计 (14) 3.5 报时电路 (16) 3.6电路总图 (17) 4仿真结果及分析 (18) 4.1时钟结果仿真 (18) 4.2 秒钟个位时序图 (18) 4.3报时电路时序图 (19) 4.4测试结果分析 (19) 5心得与体会 (20) 6参考文献 (21) 附录1原件清单 (22) 附录2部分芯片引脚图与功能表 (23) 74HC390引脚图与功能表 (23)

大连理工大学数字电路课程设计报告_多功能数字时钟设计说明

理工大学本科实验报告题目：多功能数字时钟设计课程名称：数字电路与系统课程设计学院（系）：信息与通信工程学院专业：电子信息工程班级：学生：学号：完成日期： 2014年7月16日

2014 年 7 月 16 日题目：多功能数字时钟设计 1 设计要求 1) 具有“时”、“分”、“秒”及“模式”的十进制数字显示功能； 2) 具有手动校时、校分功能，并能快速调节、一键复位（复位时间12时00分00秒）； 3) 具有整点报时功能，从00分00秒起，亮灯十秒钟； 4) 具有秒表功能（精确至百分之一秒），具有开关键，可暂停、可一键清零； 5) 具有闹钟功能，手动设置时间，并可快速调节，具有开关键，可一键复位（复位时间12时00分00秒），闹钟时间到亮灯十秒钟进行提醒； 6) 具有倒计时功能（精确至百分之一秒），可手动设置倒计时时间，若无输入，系统默认60秒倒计时，且具有开关键，计时时间到亮灯十秒钟进行提醒，可一键复位（复位时间默认60秒）。 2 设计分析及系统方案设计 2.1 模式选择模块：按键一进行模式选择，并利用数码管显示出当前模式。模式一：时钟显示功能；模式二：时钟调节功能；模式三：闹钟功能；模式四：秒表功能；模式五：倒计时功能。 2.2 数字钟的基本功能部分：包括时、分、秒的显示，手动调时，以及整点报时部分。基本模块是由振荡器、分频器、计数器、译码器、显示器等几部分组成。利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。将该信号送入计数器进行计算，并把累加结果以“时”“分”“秒”的形式通过译码器由数码管显示出来。具有复位按键1，在时钟模式下按下复位键后对时钟进行复位，复位时间12时00分00秒。进入手动调时功能时，通过按键调节时间，每按下依次按键2，时钟时针加一，按下按键2一秒未松手，时钟时针每秒钟加十；按键1对分针进行控制，原理与时针相同并通过译码器由七位数码管显示。从00分00秒开始，数字钟进入整点报时功能（本设计中以一个LED灯代替蜂鸣器，进行报时），亮灯10秒钟进行提示。 2.3多功能数字钟的秒表功能部分：计时围从00分00.00秒至59分59.99秒。可由复位键0异步清零，并由开关1控制计时开始与停止。将DE2硬件中的50MHZ晶振经过分频获得周期为0.01秒的时钟脉冲，将信号送入计数器进行计算，并把累计结果通过译码器由七位数码管显示 2.4多功能数字钟的闹钟功能部分：进入闹钟功能模式后，通过按键2（设定小时）和按键1（设定分钟）设定闹钟时间，当按下按键一秒未松手时，可进行快速设定时间。当时钟进入闹钟设定的时间（判断时钟的时信号时针，分针分别与闹钟设定的时信号时针、分针是否相等），则以LED灯连续亮10秒钟进行提示，并由开关0控制闹钟的开和关。 2.5 多功能数字钟的倒计时功能部分：可通过按键3（设定分针）和按键2（设定秒针）

数电课设大作业数字钟

大连理工大学本科实验报告题目：数字钟课程名称：数字电路课程设计学院（系）：电信专业：电气班级：1201 学生姓名：学号：完成日期：2014.11.23 成绩： 2014 年11 月23 日课程设计得分表一、数字钟课程设计要求： 1、设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 2、整点报时。两种方法任选其一： ⑴发出仿中央人民广播电台的整点报时信号，即从59分50秒起，每隔2秒钟发出一次低音“嘟”的信号，连续5次，最后一次要求高音“嘀”的信号，此信号结束即达到整点。“嘟”是500Hz左右的频率输出，“嘀”是1000Hz左右的频率输出 ⑵通过LED闪烁实现，闪烁频率及花型可自己设计并在这里说明。 3、手动校时、校分、校秒。 4、定时与闹钟功能，能在设定的时间发出闹铃声。 5、设计一个秒表，显示1%秒到60秒、手动停止。 6、设计一个倒计时，显示小时、分钟、秒。 7、其他创新。第1题25分，其他每题5分二、课程设计考试（40分，每题分）：考试题目： 1、实体名□

2、计数器□ 3、异步清零□ 4、进位输出□ 5、仿真图□ 6、数码管输出□ 7、分频□ 8、元件例化□ 9、引脚分配□ 10、下载□

题目：数字钟（1.大连理工大学电信学院，辽宁大连，116023； 2. 大连理工大学电工电子实验中心，辽宁大连，116023；） 1.设计要求一、电子表部分：（1）由晶振电路产生1HZ的校准秒信号。? （2）设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器具有手动校时、校分,校秒和清零的功能。? （3）整点报时功能,通过LED闪烁实现，此实验LED灯亮一秒。二、秒表部分：（1）有晶振产生100HZ的校准0.01秒信号。（2）设计一个有“时”、“分”、“秒”、“0.1秒”、“0.01秒”（23小时59分59秒99）显示功能（3）具有开始计时暂停计时功能和清零功能三、具有电子表和秒表状态切换。四、划出框图和逻辑电路图，写出设计。 2. 设计分析及系统方案设计 1设计主要分为数字钟和秒表计时两个部分并选择用二选一数据选择器来实现两种功能切换。 2由于时钟用的是cyclone2开发板上提供的50MHz晶振的频率，所以数字时钟和秒表计时都用到分频器分频分别得到1Hz和100Hz的时钟频率。 3数字时钟部分包括分频部分即分频器；计时部分，包含模六计数器、模十计数器；选位调节部分，分别对时钟分钟和小时部分进行调节，用二选一数据选择器实现；数字显示部分，用到6个4-16译码器，和6个数码显示管；整点报时部分，其中报时用LED灯闪烁代替；含有清零端开关。 4 秒表计时包含分频器；计时器包含模六计数器，模十计数器，模三计数器；数字显示器包含有8个4-16译码器，8个数码显示管；计时启停开关，清零开关。 3.系统以及模块硬件电路设计输入：晶振50MHz，选位开关（0为可调节，1为正常计时），数字钟清零开关（0为清零），开关切换计时状态（1为数字计时，0为秒表计时），秒表启停开关（1启动，0停止），秒表复位开关（0复位），选择输出开关（1输出数字计时数字，0输出秒表计时数字）。输出：LED灯，数字显示部分。

数电课程设计报告数字钟的设计

电子技术课程设计多功能数字时钟范文

数字电路课程设计数字时钟

数字钟课设报告

数字电路课程设计——数字钟

数字逻辑课程设计数字时钟课程设计数电课程设计数字电子技术

EDA课程设计——多功能数字钟

数字钟课程设计实验报告

数字电路电子时钟课程设计

数电课程设计报告数字钟的设计

数电课程设计 数字电子钟

基于单片机的电子时钟课程设计报告

数电课程设计数字电子时钟样本

数字电子钟课程设计实验报告

多功能数字钟(课程设计版)

数字电路课程设计——数字钟

多功能数字钟电路设计

大连理工大学数字电路课程设计报告_多功能数字时钟设计说明

推荐-基于多功能数字钟的课程设计报告 精品

数电课设大作业数字钟

数电课程设计数字电子钟

推荐-基于多功能数字钟的课程设计报告精品