微系统三维_3D_封装技术
- 1 -
微系统三维（3D ）封装技术
杨建生
（天水华天科技股份有限公司，甘肃 天水 741000)
摘 要：文章论述塑料三维（3D ）结构微系统封装技术相关问题，描述了把微电机硅膜泵与3D 塑料密封垂直多芯片模块封装（MCM-V ）相结合的微系统集成化。采用有限元技术分析封装结构中的封装应力，根据有限元设计研究结果，改变芯片载体结构，降低其发生裂纹的危险。计划采用板上芯片和塑料无引线芯片载体的替代低应力和低成本的3D 封装技术方案。
关键词：有限元；微系统；封装技术；塑料无引线芯片载体；热机械应力；三维
中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2011）10-0001-06
3D Packaging for Microsystems
YANG Jian-sheng
（Tianshui Huatian Technology Co ., Ltd ., Tianshui 741000,China ）
Abstract: Issues associated with the packaging of microsystems in plastic and three-dimensional (3D) body styles are discussed. The integration of a microsystem incorporating a micromachined silicon membrane pump into a 3D plastic encapsulated vertical multichip module package (MCM-V) is described. Finite element techniques are used to analyze the encapsulation stress in the structure of the package. Cracks develop in the chip carrier due to thermomechanical stress. Based on the results of a ? nite element design study, the structures of the chip carriers are modi ? ed to reduce their risk of cracking. Alternative low stress 3D packaging methodologies based on chip on board and plastic leadless chip carriers are discussed.Key words: ? nite element; microsystem; packaging; PLCC; thermomechanical stress; 3D
收稿日期：2011-07-26
1 引言
微系统是一种微型化的材料诸如硅、金属和塑料的阵列。与标准的集成电路器件不同，它包含动态元器件诸如泵或膜，这些元件主要是应付与外部环境有关的形变。需要对微系统进行封装，使其在最极端环境中具有可靠性。
如同集成电路封装一样，微系统封装的主要作用之一就是为微系统提供结构稳定性。成功的封装设计要求对封装材料问题、器件性能及其可靠性方
面的知识细节的理解。对低成本、高容积的微系统
器件产品而言，实际中已使用标准的IC 封装设备、工艺和材料诸如划片、粘片、压焊、塑封、打印及切筋成形等。
残余应力和杂散力是传感器封装中不稳定性和参数漂移的主要原因，应力常常随着温度改变，因此设计的传感器要考虑到在热改变环境中运作的状况。对压力传感器应有对压力响应的温度依赖性。
设计的微传感器应具有在液态或高湿度环境中的功能，湿度渗透的结果会导致频繁的失效。当选择湿度保护密封剂时，密封剂的粘附性与渗透性一
第11卷第10期- 2 -电 子 与 封 装
样重要。材料接口间粘附性的损失导致内部应力状况的改变。这会产生塑料裂纹，以及在材料接口上方剥离快速蔓延。剥离为湿度进入提供了简单通道。
微系统封装与IC封装之间的根本差异之一在于微系统通常与其所处环境之间相互影响。这与IC封装不惜一切代价把湿气排除在外的目的相冲突。微系统额外的约束就是其必须保护其内部材料和使其免受环境影响，以免发生不理想的反应或环境的污染。这对应用于生物医学、药品食品处理行业的传感器是特别重要的。
三维（3D）封装潜在地考虑微型化及获得高集成化的条件，文中给出了3D IC封装的关键背景，这构成了详细的3D微系统封装技术，特别是探讨了三个不同叠层结构应用于把微电机膜泵与传感器芯片结合的微系统的研发，作为流体分析系统的一部分，陈述的重点在于封装本身的可靠性问题。
2 3D封装技术样品
目前，传统封装技术诸如塑料方形扁平封装（PQFP）和薄型方形扁平封装（TQFP）没有效益空间，传统封装技术（单芯片封装）容量有效，空间无效（芯片容积与封装容积的比率小于1%），由于高IC到IC元器件线路长度降低了这些封装的性能。对更高管脚数的需要将应变置于传统封装之中，电信号再分布和机械稳定性或保护，是批量和空间的最大消耗者。然而，随着球栅阵列封装（BGA）和芯片规模封装（CSP）的研发，封装技术将变得更有效，封装面积仅仅大于芯片面积。
二维（2D）封装技术不适合于在航空航天应用中要求高密度的高级封装技术，为了克服此限制，采用MCM技术（多芯片模块）或遵循一些3D封装技术的计划是必需的。在3D封装中叠层程序必须在垂直方向上分隔和调整芯片。存在很多不同的叠层形式：其一，嵌入式方法，通常把较小的芯片压焊到一起渐进地叠层；其二，折叠技术法，把单个芯片安装到柔性基板上并折叠到3D形体中。折叠技术法适用于微系统封装，因为折叠技术法潜在地考虑到在单个单元中把电子和机械元器件集成化和组合化。
3D叠层技术已获得航天应用的有效的高密度，该技术把芯片安装在FR4基板上，叠层并随后密封。图1示出了此3D垂直多芯片模块（MCM-D）封装技术得到64GB/I的存储密度。模块用塑料密封质量低，为航天应用的理想产品。MCM-V结构的功能性和可靠性已得到充分证明，应用于质量存储器。
图1 三维MCM-V叠层存储器模块
图2
热驱动泵模块结构图
3 三维微系统封装技术
研讨与不同的技术诸如微电子学、光学、化学传感器、压力传感器集成化有关的微系统集成，主要包括基于各种材料的硅融入3D微系统之中。一些应用，例如环境监测系统的操作就是热方面激活微电机硅膜泵，设计通过泵的运动提供流体给化学传感器分析。整个微系统包含完全集成于单个塑料密封的3D MCM-V信号处理和电源模块。为了确保器件有效工作，微系统封装的塑料密封器件是关键，潜在考虑其广泛应用于IC封装行业的低成本的标准制造工艺。虽然塑料密封通常与高容积封装有关，但是并非所有的系统都需要高容积封装。微泵结构如图2所示，它包括产生热的微电机硅膜，背部压力通过驱动器提供，
使膜发生扭曲，如图中虚线部分所示。
驱动器由置于包含三个阀门的铝基板上的金属电阻器构成，中间阀门的功能是保持微泵腔内部内外压力的平衡，其余阀门控制流体的流入和流出。膜的变形造成通过一个方向流出阀排出流体，通过重复使膜变形和阀门的打开和关闭，流体与进行化学分析的化学传感器芯片接触，对微泵的热驱动模拟和阀门的动态特性进行描述。在化学传感器模块的下方叠层安置功率和信号处理模块。
3.1 微泵模块装配
第11卷第10期- 3 -
杨建生：微系统三维（3D 封装技术
微泵模块主要由两个主要元件构成，第一个元件为图2所示的通过有三个阀门的氧化铝基板的驱动器，第二个元件为包含用于阀门的一层薄膜和两个“孔”的大容量微电机硅基板。制造的膜的不同尺寸为4cm ×4cm 、3cm ×3cm 、2cm ×2cm ，厚度40μm 。通过刻蚀基于KOH 溶液切割硅晶圆片使扣上膜的风险最小化，微泵模块由芯片载体支持，硅及FR4是适用的载体材料，选择大容量微电机硅作为主要的载体材料，由于较低的TCE 与芯片匹配，因此刻蚀“腔”及硅外部的微泵密封元件是可能的。
制造如图3所示的两种不同的硅载体基板，上层基板包含微泵测量腔，下层基板为设计承载多个传感器、功率、信号处理芯片和其他集成电路的标准基板。两个基板的外形尺寸为48cm ×1.8cm ，有允许基板模块垂直叠层的校准洞，采用钻石锯把结构降到最终尺寸的切割窗口或槽。
图3 有矩形切割槽及对准孔的一体化微机械硅载体基板
图4 包括基于硅垫片法的单个泵及传感器
模块叠层的3D 装配图
图5 对准/引导孔周围基板密封剂剥离现象的SAM 图像
图6
密封的三个基板块在硅基板中的裂纹断面图
图4示出了在准备好的密封模塑中显示出两个装配的元件，微泵和传感器芯片的微泵模块的叠层结构。整个结构在80℃时用低应力塑料密封剂模塑，在140℃时固化，接着把温度降到室温。固化后，使用钻石锯切下封装达到其最终尺寸，在边上近似于10mm 硅基板和密封剂之间TCE 不匹配，与基板尺寸（4.8cm ）有关联，在结构中确保构建残余应力。
采用扫描电子显微镜（SAM ）分析装配的部件，寻找由于密封之后构建应力出现的剥离和裂纹现象。图5为引导孔附近基板密封剂剥离的SAM 图像。图6示出了通过在裂纹附近包含三个基板的封装抛光断面图。发生裂纹的硅载体基板是清晰可见的，实施微系统密封的三维有限元分析，使硅基板中发生裂纹现象的风险最小化。3.2 装配应力的模拟
当用塑料密封时，由于结构从模塑温度冷却到
室温，封装内部各种不同材料的机械特性之间不匹
配，结构易受压缩应力约束。塑料的TCE 近似于硅的5倍（塑料的TCE 为15×10-6/℃，硅的TCE 为3.24×10-6/℃）。因此，在硅中聚集大量压缩应力，塑料中聚集张力在塑料和硅基板之间的接口处形成剥离的
剪切应力。
图7示出了在硅基板中有矩形切割窗或槽的叠层芯片装配的四分之一对称的有限元模型图。最初槽的形状是方形的，如图3所示，有限元模拟表明剪切应力集中在槽末端的硅载体中。135N/mm 2划片期间，划片刀穿过应力高度集中区域，使其发生如图6所示的裂纹现象的可能性大增。
图8示出了改变后的槽设计。工程判断实际上把槽末端的高应力区域从划片区域移走是有益的；有限元设计研究的结果在硅基板中锯点（如图9所示点A ）处的应力集中。图9采用发生裂纹问题的有限元分析，概要地表明了芯片、基板和不同槽的构造的
第11卷第10期
- 4 -
电 子 与 封 装
图7 引导孔和矩形切割窗的3D 模块1/4有限元模型
图8 修改后的T 型槽设计1/4有限元固态模型
相对位置。考虑有不同长度臂（从0.0mm 到2.5mm ）和不同宽度（0.5mm 及1.0mm ）范围的“T ”形槽，槽的定位相对于芯片边缘从1.0mm 到1.5mm 变化。另外，臂的末端认为是尖利的，或直或弯。
图9 使切割槽设计最佳化的有限元研究
图10 随着臂长增加在“A
”点剪切应力减少
有限元模拟表明，在槽的末端剪切应力的等级与先前的（135N/mm 2）一样高，然而沿着划片刀的路径，剪切应力下降到78N/mm 2，也就是说，为矩形槽设计中剪切应力数值的60%，此关系如图10所示，表明A 点处剪切应力与臂长的关系，显示在臂长大于1mm 处应力显著下降。虽然“T ”形槽设计的缺点之一是高应力区域的数目成倍增加，但是划片期间有此设计的基板发生裂纹现象的可能性大大降低。模拟表明如果臂长为1.0mm 或大于1.0mm ，在划片区域就无应力集中现象。模拟结果也显示出槽的宽度和与芯片边缘的相对位置都是不重要的，合并改变后
的槽设计的硅载体未发生裂纹现象。
因为膜的厚度为40μm ，存在扣上的风险，采用有限元技术模拟密封情况下微泵膜中压缩应力的等级。模拟表明，膜不会扣上，随后通过试验测量
产生一个因数，再鉴别氧化铝基板作为形成膜应力的主要因素，因为氧化铝基板既有刚性，TCE 又是硅TCE 的两倍（E=300GDa ，TCE=7×10-6/℃）。模拟结果分析表明，用硅基板或硼硅酸耐热玻璃（TCE 约为4×10-6/℃）基板替代氧化铝基板，将把膜应力降到氧化铝基板膜应力的1/3。应力下降的等级将允许膜厚度下降到25μm 。膜需要尽可能地薄，以便使需要激活泵的功率量最小化，因此，降低应用功率等级使热移除工作更简易。3.3 低应力封装替代法
虽然有限元设计研究有助于消除载体基板中的硅裂纹，但是图5中的剥离和图6的硅裂纹证明整个封装体存在显著的应力。用FR4材料替代硅基板将显著降低此问题，虽然以增加单个芯片上的应力作为
代价。采用较软的粘片材料有助于缓解芯片应力的增加。封装体中高应力等级促使替代装配计划的研究，方案1为板上芯片法，如图11所示，依据封装体和垫片，整体从FR4装配叠层系统。
首先，粘附单个芯片（125℃，20min ）于PCB
第11卷第10期- 5 -
图11 基于PCB 板和PCB 垫片的3D 封装结构图
板，把焊盘在芯片上引线键合到板上轨迹；接着，把PCB 垫片胶粘到此组装的顶部。垫片中央空的部分适于PCB 板上周围区域粘附芯片，围绕芯片的结合腔用环氧树脂填充，在实际中此为标准的“硬”环氧树脂密封剂，但是有关此结构的应力模拟研究的建议是使用“软”的球状顶部材料。为了构建如图11所示的3D 结构，把大量的板和垫片单元叠层到顶部。接下来就是采用钻石切割轮把此结构降到最终尺寸，锯掉边缘使PCB 围墙包含叠层芯片。切割表面背部抛光以便提供方块所有面上光滑的表面。
图12 （a ）裸PLCC 元件；（b ）安装了芯片的PLCC ；
（c ）包含传感器芯片和注射针的
PLCC
封装工艺的最后一步就是使此叠层的外部表面彻底金属化。通过镀铜（2μm ）/镍（1μm ）/金（0.1μm ）完成抛光。采用激光成形在叠层装配的相关表面上写上要求的内层连接，使用研发的无电镀池淀积铜和镍层，而淀积金抛光采用适于商业化的浸镀法。
装配期间与此方法有关的主要困难之一就是控制叠层板和垫片的垂直对准，后来发现来自供货方的PCB 产品的质量和成本之间存在折中，与每一个基板上轨迹的一致对准及相同尺寸板和垫片的可再现性有关。后面的要点是关键的，作为在3D 装配中各种等级之间的互连，有效地垂直多芯片模块（MCM-V ）依靠激光书写布图于无电镀外部表面。
如图12和图13所示，这些问题在PLCC 封装法中已被消除，此方法的依据就是采用每个封装中受自然腔体影响的有内嵌的叠层系统的标准PLCC 元器件。对准问题和相同尺寸板的可再现性是板和垫片法中的限制因素，采用适于商业化的标准尺寸PLCC 比传统制作板和垫片元件的工艺更便宜，特别是一旦轨迹未对准问题消除的话，涉及到的各种偏差意味着更高的成本，致使装配和老化阶段保持各部件的位置是非常困难的。
图12示出了标准的PLCC ，PLCC 为包含有腔体
和构建PCB 型材料墙的芯片载体，芯片位于载体中心的模浆上，采用引线键合形成互连，引线键合的弧高必须低于围墙的高度以避免受下一等级芯片载体影响而损坏，不需要垂直方向分离单个芯片的胶垫片，因为可置于芯片腔体是封装结构的一部分，不仅降低工艺步骤的数量，也会产生更好的密封和封
装完整性。
用球形顶部材料填充腔体，对大范围的密封材料进行适合性评定，推荐使用软材料。事实表明使用低温固化球形顶部材料能更进一步使相关的各种应力最小化。适合的胶为在室温状况下可固化的胶。除了顶部的微泵和传感器芯片之外，对别的微系统的所有元器件来说，装配工艺是重复的。3.4 微泵和传感器芯片封装
传感器芯片是用传统方式把芯片粘到芯片载体并进行引线键合到板上，鉴于保护这些引线键合的目的，和前面提到的一样在芯片四周滴涂同样的硅胶，密封焊盘并进行引线键合，但是把中心传感器区域留出不滴涂硅胶。
把图2所示的微泵模块粘到另一个PLCC ，通过导电环氧树脂胶粘剂（125℃，20min ）粘到元器件氧化铝加热器的侧面。接着把PLCC 反转粘到承载传感器芯片的PLCC ，通过使用同样的胶粘剂在3D 装配中把MCM 元件粘到一起。此工艺一是为氧化铝加热器提供电接触；二是使硅微泵面朝“上面”，向下接到传感器芯片；三是消除了在叠层顶部表面上需要的盖子。
通过泵和传感器芯片间的聚硅氧烷方形环垫
杨建生：微系统三维（3D ）封装技术
图13 基于PLCC 方法的3D
封装结构
第11卷第10期
- 6 -
电 子 与 封 装
圈，完成感觉室结构。聚硅氧烷的厚度决定膜下面泵室的容积。它也起着防止流体泄漏的密封作用。在把芯片载体用胶粘到一起之前把其定位。鉴定聚硅氧烷为最适合的材料。采用有机膜光刻淀积诸如在应用中已证明的聚硅氧烷，应用于血液气体传感器，在化学和物理方面为稳定的硅橡胶，其随温度弹性模量（1.1kPa/℃）的变化小，既有很高的可压缩性又有非常好的柔性，对此应用是很理想的。
通过在芯片载体中钻孔（直径1.6mm ），在适当的位置放置入口和出口系统，把泵部件粘到上面。这些孔必须与氧化铝薄片中的孔排成一列，精确定位以依次引导硅微泵中的微阀门。把流体提供给泵，通过如图14所示的管子移动，使用的管子外直径为1.6mm ，管子材料部分为棉布型，使用在125℃固化2h 的环氧树脂定位。压力传感器需要有一个参考压力进入端口，通过下列步骤获得。传感器芯片由压焊到1mm 厚玻璃芯片的300μm 厚的硅芯片组成。后者具有600μm 宽的槽，一旦把此芯片粘附到芯片载体，在芯片载体的侧面钻孔，通过此孔放置注射针到玻璃中的槽，在图14所示的载体入口点采用环氧树脂密封定位注射针。简单的试验表明此系统可承受至少3Atm 的压力。为了生产出最终的叠层，用于此装配的胶粘剂根据下列标准选择：（1）良好的压焊性，在-55℃～+125℃之间1000个温度循环之后无剥离现象发生，保持时间10min ；（2）纯净等级；（3）操作自如；（4）安全性；（5）耐电镀化学物品；（6）铜/镍/金电镀金属化的粘附性。采用夹紧装置固化此粘附期间（100℃，1h ），保持PLCC 定位，维持叠层载体的对准，同时提供必需的夹紧压力，保证一致，避免完成固化之后每个等级之间的自由接合。较先前板及垫片法更进一步的改进就是省去了划片工序。
图14 显示出入口/出口管及注射针的三维PLCC
封装模块
3.5 互连
对PCB 板和PLCC 方法而言，方形块的外表面电镀一层化学镀铜，接着化学淀积一层镍。在方块相应的表面上用氟化氩准分子激光书写要求的互连图案。图14示出了除参考压力入口端之外，有入口和出口定位管的两个3D 装配实物照片。左边的样品已用铜/镍/金电镀，在样品的一个侧面已有激光布图。
4 结束语
文章论述了在塑料3D MCM-V 封装中合并硅微泵封装的微系统组装。密封之后，在基板中存在相当多的残余应力，引起剥离和裂纹现象。采用有限元法改进芯片载体基板的设计，从长方形体到“T ”形体改变切割窗口的形体，从而极大地降低了残余应力的等级，改变后的基板未发生裂纹现象。重点讨论了适于微系统的替代低应力和低成本的3D 封装技术方案。在PCB 板和垫片封装形体中几乎没有残余应力，因为不存在TCE 不匹配。采用塑料无引线芯片载体（PLCC ）比普通的塑料封装芯片应力较少，在PLCC 方法中工艺步骤数量的减少降低了3D 模块装配的时间。因此，在叠层中生产每个单元，各部件不经受粘附固化步骤生成的中间应力。
PLCC 方法不需要划片工序，整体消除了任何相关的各种应力，通过使用软球形顶部材料，更进一步得到了应力隔离方面的改善。此方法提供了良好构建的保护和可靠性，以便整个组装涉及一个封装内部的混合和匹配的能力。参考文献：
[1] A. Morrissey, G. Kelly, J. Alderman, et al.. Microsystem
Packaging in plastic and in 3-D[J]. Microelectron, J. 2001,29(9): 645-650.
[2] A. K. Hu, E. Green. Packaging of mems devices[J]. Proc.
SPIE, 2000, 2624:273-279.
[3] 张海霞，赵小林等译. 微机电系统设计与加工[M]. 北
京：机械工业出版社，2009.
[4] 田文超. 微机电系统（MEMS ）原理、设计和分析[M].
西安：西安电子科技大学出版社，2009.
作者简介：
杨建生（1964—），男，甘肃秦安人，现为天水华天科技股份有限公司工程师，主要从事半导体集成电路
科技情报信息工作和项目管理工作。
3D IC-TSV技术与可靠性研究
3D IC-TSV技术与可靠性研究 摘要：对三维（3 Dimension，3D）堆叠集成电路的硅通孔(Through Silicon Via，TSV)互连技术进行了详细的介绍，阐述了TSV的关键技术与工艺，比如对准、键合、晶圆减薄、通孔刻蚀、铜大马士革工艺等。着重对TSV可靠性分析的重要性、研究现状和热应力分析方面进行了介绍。以传热分析为例，实现简单TSV模型的热仿真分析和理论计算。最后介绍了TSV技术市场化动态和未来展望。 关键词： 3D-TSV；通孔；晶圆减薄；键合；热可靠性 0 引言 随着半导体制作工艺尺寸缩小到深亚微米量级，摩尔定律受到越来越多的挑战。首先，互连线(尤其是全局互连线)延迟已经远超过门延迟，,这标志着半导体产业已经从“晶体管时代”进入到“互连线时代”。为此，国际半导体技术路线图组织(ITRS)在 2005 年的技术路线图中提出了“后摩尔定律”的概念。“后摩尔定律”将发展转向综合创新，而不是耗费巨资追求技术节点的推进。尤其是基于TSV(Through Silicon Via)互连的三维集成技术，引发了集成电路发展的根本性改变。三维集成电路(Three-Dimensional Integrated Circuit，3D IC)可以将微机电系统(MEMS)、射频模块(RF module)、内存(Memory)及处理器(Processor)等模块集成在一个系统内[1]，，大大提高了系统的集成度，减小了功耗，提高了性能，因此被业界公认为延续摩尔定律最有效的途径之一，成为近年来研究的热点。 目前3D集成技术主要有如下三种：焊线连接(Wire-Bonding)、单片集成(Monolithic Integration)和TSV技术[2]。焊线连接是一种直接而经济的集成技术，但仅限于不需要太多层间互连的低功率、低频的集成电路。单片集成是在同一个衬底上制作多层器件的新技术，它的应用受到工艺温度要求很高和晶体管质量较差等约束。基于TSV的3D集成可以实现短且密的层间互连，有效缩短了互连线长度，大大提高了系统集成度，降低了互连延时，提高了系统性能，缩小了封装尺寸，高频特性出色，芯片功耗降低(可将硅锗芯片的功耗降低大约40%)，热膨胀可靠性高，同时还实现了异构集成，成为业界公认使摩尔定律持续有效的有力保证，所以备受研究者的青睐。 1 TSV技术与相关工艺 1.1 TSV技术介绍 TSV技术将在先进的三维集成电路(3D IC)设计中提供多层芯片之间的互连功能[3]。图2给出了最早的TSV结构示意图,这是1958年诺贝尔奖得主WilliamShockley提出的[4]。它是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，一般用导体材料钨、铝、铜、多晶硅或碳纳米管构成的互连线垂直穿过硅衬底以实现上下层芯片的信号互连[5]，需要穿透组成叠层电路的各种材料以及很厚的硅衬底。TSV作为目前芯片互连的最新技术，使芯片在三维方向堆叠密度最大、芯片间的互连线最短、外形尺寸最小，大大改善芯片速度，产生低功耗性能。 使用硅基板和TSV的三维堆叠的结构。在 3D 芯片堆叠结构中，为了充分利用三维集成电路的优势[6]，硅通孔能缩短堆叠芯片之间的垂直互连，硅中介层是在相同衬底上途经任何组件的硅衬底。TSV对通孔进行金属化处理，然后在孔上形成低熔点的凸点，使之成为导电通孔，再利用孔内的金属焊点以及金属层进行垂直方向的互连[7]。与目前应用于多层互连的通孔不同，TSV技术尺寸的一般要求如表1 所示。
晶圆级三维系统集成技术
晶圆级三维系统集成技术 三维集成系统正在快速增长，它涉及众多不同技术新兴领域，目前已出现诸多大有希望应用于三维集成的新技术。本文将对其中的一项技术进行系统介绍。为了实现三维结构的体积最小化和具有优良电性能的高密度互连，我们将采用穿硅通孔（TSV）用于晶圆级堆叠器件的互连。 该技术基本工艺为高密度钨填充穿硅通孔，通孔尺寸从1μm到3μm。用金属有机化学汽相淀积（MOCVD）淀积一层TiN薄膜作为籽晶层，随后同样也采用CVD工艺淀积而成的钨膜的扩散势垒层即可实现具有大纵宽比（HAR）ICV的金属填充。堆叠器件的未来应用还需要铜填充TSV以优化电学性能。所谓的ICV-SLID技术可用于制作三维器件的堆叠。这项工艺非常适合应用于产品的低成本高效率生产，包括高性能应用，如三维微处理器和高度小型化的多功能系统，传感器之间的节点、存储器数据处理与传输（eGrains TM, eCubes TM）等。 推动三维系统集成技术发展的关键因素 从总体上看，加速三维集成技术应用于微电子系统生产的重要因素包括以下几个方面：?系统的外形体积：缩小系统体积、降低系统重量并减少引脚数量的需求， ?性能：提高集成密度，缩短互连长度，从而提高传输速度并降低功耗， ?大批量低成本生产：降低工艺成本，如混合技术等， ?新应用：如超小无线传感器系统等。 与系统芯片（SoC）相比，这种新方法是一种能将不同优化生产技术高效融合在一起的三维系统集成技术。此外，三维集成方法还可能用于解决由信号传播延迟导致的“布线危机”，不管是板级的还是芯片级的，其原因是这种方法可以实现最短的互连长度，而且还省去了受速度限制的芯片之间及芯片内部互连。 低成本制作潜力也是影响三维集成技术未来应用的主要因素。当前，系统芯片的制作主要依靠单片集成来嵌入多种工艺。但这种方法有很多缺陷，如复杂性达到最高程度时会使分片工艺非常困难，从而导致总系统“制作成本爆炸性”提高。与之相比，采用适当的三维集成技术可以将MEMS和CMOS等不同的最佳基础工艺有机结合起来，通过提高产品合格率和小型化程度，发挥该技术低成本制作的潜力。与单片集成SoC相比，采用最佳三维集成技术制作的器件堆叠（如控制器层和存储器层等）会使生产成本显著降低。此外，采用该技术还有望实现新型多功能微电子系统，如分布式无线传感器网络应用的超小型传感器节点等（图1）。
微系统三维_3D_封装技术
- 1 - 微系统三维（3D ）封装技术 杨建生 （天水华天科技股份有限公司，甘肃 天水 741000) 摘 要：文章论述塑料三维（3D ）结构微系统封装技术相关问题，描述了把微电机硅膜泵与3D 塑料密封垂直多芯片模块封装（MCM-V ）相结合的微系统集成化。采用有限元技术分析封装结构中的封装应力，根据有限元设计研究结果，改变芯片载体结构，降低其发生裂纹的危险。计划采用板上芯片和塑料无引线芯片载体的替代低应力和低成本的3D 封装技术方案。 关键词：有限元；微系统；封装技术；塑料无引线芯片载体；热机械应力；三维 中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2011）10-0001-06 3D Packaging for Microsystems YANG Jian-sheng （Tianshui Huatian Technology Co ., Ltd ., Tianshui 741000,China ） Abstract: Issues associated with the packaging of microsystems in plastic and three-dimensional (3D) body styles are discussed. The integration of a microsystem incorporating a micromachined silicon membrane pump into a 3D plastic encapsulated vertical multichip module package (MCM-V) is described. Finite element techniques are used to analyze the encapsulation stress in the structure of the package. Cracks develop in the chip carrier due to thermomechanical stress. Based on the results of a ? nite element design study, the structures of the chip carriers are modi ? ed to reduce their risk of cracking. Alternative low stress 3D packaging methodologies based on chip on board and plastic leadless chip carriers are discussed.Key words: ? nite element; microsystem; packaging; PLCC; thermomechanical stress; 3D 收稿日期：2011-07-26 1 引言 微系统是一种微型化的材料诸如硅、金属和塑料的阵列。与标准的集成电路器件不同，它包含动态元器件诸如泵或膜，这些元件主要是应付与外部环境有关的形变。需要对微系统进行封装，使其在最极端环境中具有可靠性。 如同集成电路封装一样，微系统封装的主要作用之一就是为微系统提供结构稳定性。成功的封装设计要求对封装材料问题、器件性能及其可靠性方 面的知识细节的理解。对低成本、高容积的微系统 器件产品而言，实际中已使用标准的IC 封装设备、工艺和材料诸如划片、粘片、压焊、塑封、打印及切筋成形等。 残余应力和杂散力是传感器封装中不稳定性和参数漂移的主要原因，应力常常随着温度改变，因此设计的传感器要考虑到在热改变环境中运作的状况。对压力传感器应有对压力响应的温度依赖性。 设计的微传感器应具有在液态或高湿度环境中的功能，湿度渗透的结果会导致频繁的失效。当选择湿度保护密封剂时，密封剂的粘附性与渗透性一
三维封装铜柱应力及结构优化分析
第３８卷第３期２０１７年３月 焊 接 学 报 ＴＲＡＮＳＡＣＴＩＯＮＳＯＦＴＨＥＣＨＩＮＡＷＥＬＤＩＮＧＩＮＳＴＩＴＵＴＩＯＮ Ｖｏｌ．３８ Ｎｏ．３Ｍａｒｃｈ ２０１７ 收稿日期：２０１５－０３－１８ 基金项目：黑龙江省自然科学基金资助项目（Ｅ２０１４４９） 三维封装铜柱应力及结构优化分析 江 伟， 王丽凤 （哈尔滨理工大学材料科学与工程学院，哈尔滨 １５００８０） 摘 要：文中利用有限元模拟软件ＡＮＳＹＳ对三维立体封装芯片发热过程中整体应力及局部铜柱的应力情况进行了分析，并对三维封装的结构进行了优化设计．结果表明，最大应力分布在铜柱层，铜柱的应力最大点出现在铜柱外侧拐角与底部接触位置．以铜柱处最大应力作为响应，进行了结构参数优化，采用三因素三水平正交试验方法，分别使用铜柱直径、铜柱高度、铜柱间距三个影响因素作为变化的结构参数．结果表明，铜柱直径的变化对等效应力影响最大，铜柱间距次之，铜柱高度影响最小．且发现随着铜柱高度、铜柱间距、铜柱直径的不断增大其铜柱外侧拐角与底部接触位置的最大等效应力不断减小．关键词：有限元模拟；铜柱应力；正交试验；参数优化 中图分类号：ＴＧ４０４ 文献标识码：Ａ 文章编号：０２５３－３６０Ｘ（２０１７）０３－０１１２－０５ ０ 序 言 随着电子工业的不断发展，对微系统的功能、密度和性能要求不断提高，为顺应摩尔定律的增长趋势，芯片技术越来越向着小型化和高性能方向发展，并且越来越需要三维集成方案，在此推动下，穿透硅通孔技术（ｔｈｒｏｕｇｈｓｉｌｉｃｏｎｖｉａｓ，ＴＳＶ）应运而生 ［１］ ，成 为三维集成、芯片级和晶圆级封装的关键技术之一．ＴＳＶ技术是通过在芯片与芯片之间、晶圆与晶圆之间作垂直互连，是实现芯片之间互连的最新技术．三维封装与传统封装相比有特殊的优势，ＴＳＶ能够使三维方向堆叠密度最大，因此使得电性能大大提高，互连长度大大减小 ［２］ ．３Ｄ堆叠芯片极薄，可以 小到５０～１００μｍ，非常容易产生裂纹［３］ ，例如在热 循环和高压键合下极易产生裂纹，很多研究指出，通过调整铜柱高度，铜柱间距及铜柱直径可以避免裂纹的产生 ［４，５］ ． 由于三维封装结构的复杂性和尺寸的微化，使得ＴＳＶ技术变得更加复杂，许多有关ＴＳＶ技术的研究也只是在初期，因此使用ＡＮＳＹＳ软件利用有限元分析方法对三维堆叠封装进行模拟研究显得尤为重要．在小规模三维堆叠封装中，芯片产热是极大的，特别是芯片极薄的情况下会产生很大的温差，中间温度极高，对芯片造成损害，另外随着芯片封装尺寸 的减小和芯片的垂直堆叠，大量不同热膨胀系数的材料将围绕ＴＳＶ，由于铜热膨胀系数相对较大，造成材料间热膨胀系数差很大，这样在热的作用下将产生大量的热应力，因此由于芯片发热问题而引起的热应力不得不被引起高度重视． Ｃｈｕｋｗｕｄｉ等人 ［６］ 对３Ｄ－ＳＩＣ封装中铜通孔Ｃｕ－ Ｃｕ键合压力进行了研究，认为铜（１６．７ｐｐｍ／℃）与硅之间（２．３ｐｐｍ／℃）热膨胀系数的不匹配，铜的自 由膨胀被大块的硅所限制将会在硅片内部产生应力而影响结构的整体性能，最终导致硅片的失效．文中虽然指出失效机制，但并未对此进行深入研究．因此研究铜与硅之间的结构力学性能具有重要的意义．Ｈｓｉｅｈ等人 ［７］ 对四层芯片堆叠封装体的热力学 性能进行了模拟计算研究．为了获得在堆叠ＩＣ封装的热应力分布，设计了４层堆叠ＩＣ封装（芯片对芯片）与ＴＳＶ技术的结构．指出在芯片发热过程中，ＴＳＶ受热应力的影响，封装体最大应力出现在芯片界面和ＴＳＶ结构连接处．文中指出了最大应力的分布位置，但并未对影响应力分布的结构参数进行研究，因此研究铜结构参数对应力分布的影响具有重要意义．文中首先通过一组合适的参数研究了在芯片发热过程中三维封装结构整体应力情况及局部ＴＳＶ通孔中铜柱的应力情况，然后把铜柱直径、高度和间距作为优化参数，通过使用正交试验方法对不同参数下铜柱最大应力数据进行分析，从而找到铜柱直径、铜柱高度和铜柱间距三者对铜柱应力影响的大小． 万方数据
系统级封装(SiP)
系统级封装(SiP)的发展前景(上） ——市场驱动因素，要求达到的指标，需要克腰的困难 集成电路技术的进步、以及其它元件的微小型化的发展为电子产品性能的提高、功能的丰富与完善、成本的降低创造了条件。现在不仅仅军用产品，航天器材需要小型化，工业产品，甚至消费类产品，尤其是便携式也同样要求微小型化。这一趋势反过来又进一步促进微电子技术的微小型化。这就是近年来系统级封装(SiP,System in Package)之所以取得了迅速发展的背景。SiP已经不再是一种比较专门化的技术；它正在从应用范围比较狭窄的市场，向更广大的市场空间发展；它正在成长为生产规模巨大的重要支持技术。它的发展对整个电子产品市场产生了广泛的影响。它已经成为电子制造产业链条中的一个重要环节。它已经成为影响，种类繁多的电子产品提高性能、增加功能、扩大生产规模、降低成本的重要制约因素之一。它已经不是到了产品上市前的最后阶段才去考虑的问题，而是必须在产品开发的开始阶段就加以重视，纳入整体产品研究开发规划；和产品的开发协同进行。再有，它的发展还牵涉到原材料，专用设备的发展。是一个涉及面相当广泛的环节。因此整个电子产业界，不论是整机系统产业，还是零部件产业，甚至电子材料产业部门，专用设备产业部门，都很有必要更多地了解，并能够更好地促进这一技术的发展。经过这几年的发展，国际有关部门比较倾向于将SiP定义为：一个或多个半导体器件(或无源元件)集成在一个工业界标准的半导体封装内。按照这个涵义比较广泛的定义，SiP又可以进一步按照技术类型划分为四种工艺技术明显不同的种类；芯片层叠型；模组型；MCM型和三维(3D)封装型。现在，SiP应用最广泛的领域是将存储器和逻辑器件芯片堆叠在一个封装内的芯片层叠封装类型，和应用于移动电话方面的集成有混合信号器件以及无源元件的小型模组封装类型。这两种类型SiP的市场需求在过去4年里十分旺盛，在这种市场需求的推动下，建立了具有广泛基础的供应链；这两个市场在成本方面的竞争也十分激烈。 而MCM(多芯片模组)类型的SiP则是一贯应用于大型计算机主机和军用电子产
微电子封装复习题
电子封装是指将具有一定功能的集成电路芯片，放置在一个与之相适应的外壳容器中，为芯片提供一个稳定可靠的工作环境；同时，封装也是芯片各个输出、输入端的向外过渡的连接手段，以及起将器件工作所产生的热量向外扩散的作用，从而形成一个完整的整体，并通过一系列的性能测试、筛选和各种环境、气候、机械的试验，来确保器件的质量，使之具有稳定、正常的功能。 从整个封装结构讲，电子封装包括一级封装、二级封装和三级封装。 芯片在引线框架上固定并与引线框架上的管脚或引脚的连接为一级封装； 管脚或引脚与印刷电路板或卡的连接为二级封装； 印刷电路板或卡组装在系统的母板上并保证封装各组件相对位置的固定、密封、以及与外部环境的隔离等为三级封装。 前工程： 从整块硅圆片入手，经过多次重复的制膜、氧化、扩散，包括照相制版和光刻等工序，制成三极管、集成电路等半导体组件卫电极等，开发材料的电子功能，以实现所要求的元器件特性。 后工程： 从由硅圆片切分好的一个一个的芯片入手，进行装片、固定、键合连接、塑料灌封、引出接线端子、按印检查等工序，完成作为器件、部件的封装体，以确保元器件的可靠性并便于与外电路连接。 ?环保和健康的要求 ?国内外立法的要求 ?全球无铅化的强制要求 1、无铅钎料的熔点较高。 比Sn37Pb提高34~44 oC。高的钎焊温度使固/液界面反应加剧。 2 、无铅钎料中Sn含量较高。 （SnAg中96.5% Sn ，SnPb中63%Sn），因为Pb不参与固/液和固/固界面反应，高Sn含量使固/液、固/固界面反应均加速。 3 小尺寸钎料在大电流密度的作用下会导致电迁移的问题。
(1) 无毒化，无铅钎料中不含有毒、有害及易挥发性的元素 (2) 低熔点，无铅钎料的熔点应尽量接近传统的Sn-Pb 共晶钎料的熔点(183℃)，熔化温度间隔愈小愈好。 (3) 润湿性，无铅钎料的润湿铺展性能应达到Sn-Pb 共晶钎料的润湿性，从而易于形成良好的接头。 (4) 力学性能，无铅钎料应具有良好的力学性能，焊点在微电子连接中一个主要作用是机械连接。 (5) 物理性能，作为微电子器件连接用的无铅钎料，应具有良好的导电性、导热性、延伸率，以免电子组件上的焊点部位因过热而造成损伤，从而提高微电子器件的可靠性。 (6) 成本，从Sn-Pb 钎料向无铅钎料转化，必须把成本的增加控制在最低限度。因此应尽量减少稀有金属和贵重金属的含量，以降低成本。 电子元器件封装集成度的迅速提高，芯片尺寸的不断减小以及功率密度的持续增加，使得电子封装过程中的散热、冷却问题越来越不容忽视。而且，芯片功率密度的分布不均会产生所谓的局部热点，采用传统的散热技术已不能满足现有先进电子封装的热设计、管理与控制需求，它不仅限制了芯片功率的增加，还会因过度冷却而带来不必要的能源浪 。电子封装热管理是指对电子设备的耗热元件以及整机或系统采用合理的冷-~IJl 散热技术和结构设计优化，对其温度进行控制，从而保证电子设备或系统正常、可靠地工作。 热阻 由于热导方程与欧姆定律形式上的相似性，可以用类似于电阻的表达式来定义热阻 式中，?T 是温差，q 为芯片产生的热量。 该式适用于各种热传递形式的计算。 1、 具有极高耐热性 2、 具有极高吸湿性 3、 具有低热膨胀性 4、 具有低介电常数特性 电解铜箔是覆铜板(CCL)及印制电路板(PCB)制造的重要的材料。电解铜箔生产工序简单，主要工序有三道：溶液生箔、表面处理和产品分切。 q T R th ?=
三维集成封装的电热特性研究及优化设计
三维集成封装的电热特性研究及优化设计在技术发展、社会需要以及经济增长的驱动下,“延续摩尔”和“超越摩尔”成为了目前集成电路发展的两大趋势,在这种情况下,三维集成封装技术受到了广泛的认可。目前,三维集成封装技术在多方面都取得了突破性的进展,然而仍然存在由于内部复杂电磁环境导致的电可靠性问题,以及由于堆叠芯片增大了功率密度导致的热可靠性问题,针对这些问题,本文着重于三维集成封装的电热特性以及优化设计方面的创新研究,并取得了如下成果:1)研究了三维集成封装多端口互连的电特性与优化设计。我们首先提出了新型共面波导串扰屏蔽结构,分析其电特性并据此进行了优化设计,然后对结果进行了实验验证;接下来针对基于“地缺陷结构”的共模噪声滤波器,分析了各尺寸参数对于其电特性的影响并提出了应用机器学习进行优化的方法。2)显著的提高了应用去嵌入方法测量三维集成封装多端口硅通孔(TSV)高频电特性的测量精度。 我们首先分析了传统去嵌入测量结构与算法,得到将其应用于多端口高频电特性测量的两个补充条件,并通过修正测量结构与加入屏蔽TSV满足了这两个条件,进而提高了测量精度,其中插入损耗的最大相对误差从33.52%降低至4.67%,最后通过实验进行了验证。3)使用解析法研究了三维集封装TSV的横向热特性,包括TSV作为热源的稳态热特性以及TSV作为导热材料的瞬态热特性,并分别通过数值仿真对推导结果进行了验证。4)提出了基于流体制冷和机器学习的三维集成封装动态热管理方案。我们首先讨论了集成流体热槽的三维集成封装的建模仿真方法,然后提出了基于机器学习的优化控制方法并讨论了算法的计算复杂度,最后通过仿真模拟热管理系统工作,验证了该动态热管理方案的有效性。
Systems In Package 系统级封装
LANCASTER
UNIVERSITY
Centre for Microsystems Engineering Faculty of Applied Sciences
System-in-Package Research within the IeMRC
Prof. Andrew Richardson Lancaster University
Project Statistics
? Design for Manufacture Methodology for SiP
– – – – Academic partners : Lancaster University & Greenwich Industrial partners : NXP, Flowmerics, Coventor & Selex ￡206K – Nov 2005 – Nov 2007 Focus : Reliability Engineering of SiP assemblies
? Integrated Health Monitoring of MNT Enabled Integrated Systems “I-Health”
– Academic partners : Lancaster University & Heriot Watt University – Industrial partners : NXP, QinetiQ, Coventor, MCE – Focus : Embedded Test & Health Monitoring of SiP based systems
LED显示屏分类及简单封装技术要求
LED显示屏分类及简单封装技术要求 近几年随着北京奥运会、上海世博会、广州亚运会的举办，led显示屏的身影随处可见。LED显示屏可以显示变化的数字、文字、图形图像;不仅可以用于室内环境还可以用于室外环境，具有投影仪、电视墙、液晶显示屏无法比拟的优点。 LED受到广泛重视并得到迅速发展，与它本身所具有的优点密不可分。这些优点概括起来是：亮度高、工作电压低、功耗小、小型化、寿命长、耐冲击和性能稳定。LED的发展前景极为广阔，目前正朝着更高亮度、更高耐气候性、更高的发光密度、更高的发光均匀性，可靠性、全色化方向发展。 一、LED显示屏的种类 1、根据颜色分类 单基色显示屏：单红或单绿;双色显示屏：红和绿双基色，256级灰度、可以显示65536种颜色;全彩显示屏：红、绿、蓝三基色，256级灰度的全彩色显示屏可以显示1600多万种色。 2、根据组成像素单元分类 图文显示屏：显示像素为点阵模块，适于播放文字、图像信息; 视频显示屏：分室内全彩显示屏和户外全彩；像素由许多贴片/直插发光二极管组成，可以显示视频、动画等各种视频文件。 3、根据使用位置分类 户内显示屏：发光点小，像素间距密集，适合近距离观看; 半户外显示屏：介于户内和户外之间，不防雨水，适合在门楣作信息引导等用; 户外显示屏：发光点大，像素间距大，亮度高，可在阳光下工作，具有防风、防雨、防水功能，适合远距离观看。 4、按驱动方式有静态、横向滚动、垂直滚动和翻页显示等。 二、显示屏用LED种类及优缺点 根据显示屏的分类，所使用的像素LED也可以分为以下几种： 1、点阵模块 优点：成本低、加工工艺成熟、品质稳定;缺点：亮度、颜色一致性不好控制，容易出现马赛格现象; 2、直插灯 优点：色彩一致性比较好控制，像素间距大小可以根据需要自由调整组合;缺点：红绿蓝混色效果不佳，角度不大，不好控制角度的一致性，加工上容易出现高低不平、上下左右容易错位; 3、贴片 优点：显示色彩、混色效果、角度一致性等都是最好的;缺点：包装、加工等成本高; 三、显示屏用LED封装技术要求 不同应用位置将使用不同规格的显示屏，不同的显示屏又需要不同技术要求的LED器件，那么显示屏用LED到底有哪些技术要求呢，下面按照不同的分类逐一说明： 1、户内显示屏用贴片LED。 户内显示屏用的贴片LED又分为“三并一”和“三合一”，其中前者多用于比较低成本，显示要求不高的领域，目前已经给逐渐淘汰；后者目前已经是主流产品,显示效果较佳，成本也相对较高，下面主要就“三合一”做一些说明; 1、亮度：(单位;mcd ) 首先要考虑的是产品亮度的合适比例配搭，目前大多数全彩显示屏的红绿蓝亮度配搭都是按照3:6:1(就是一个像素里
集成电路TSV三维封装可靠性试验方法-编制说明
国家标准《集成电路硅通孔（TSV）三维封装可靠性试验方法》(征求意见稿)编制说明 1工作简况 1.1任务来源 本项目是2018年国家标准委下达的军民通用化工程标准项目中的一项，本国家标准的制定任务已列入2018年国家标准制修订项目，项目名称为《集成电路硅通孔（TSV）三维封装可靠性试验方法》，项目编号为：20182284-T-339。本标准由中国电子技术标准化研究院负责组织制定，标准归口单位为全国半导体器件标准化技术委员会集成电路分技术委员会（TC78/SC2）。 1.2起草单位简介 中国电子技术标准化研究院是工业和信息化部直属事业单位，专业从事工业和电子信息技术领域标准化科研工作。中国电子技术标准化研究院紧紧围绕部中心工作，立足标准化工作核心，研究工业和电子信息技术领域标准化发展战略，提出相关规划和政策建议；组织建立和完善电子信息、软件服务等领域技术标准体系，开展共性、基础性标准的研究制定和应用推广；承担电子产品的试验检测、质量控制和技术评价、质量监督检查和质量争议鉴定等工作；负责电子工业最高计量标准的建立、维护和量值传递工作；开展管理体系认证、产品认证、评估服务等相关活动；建立和维护标准信息资源，开展标准信息服务、技术咨询评估和培训活动。 1.3主要工作过程 接到编制任务，项目牵头单位中国电子技术标准化研究院成立了标准编制组，中科院微电子研究所、华进半导体封装先导技术研发中心有限公司、中国电子科技集团公司第十三研究所等相关单位参与标准编制工作。编制组落实了各单位职责，并制定编制计划。 编制组查找了国际、国内三维集成电路封装相关标准，认真研究了现行集成电路标准体系和相关标准技术内容，在此基础上形成了标准草案。 2标准编制原则和确定主要内容的论据及解决的主要问题 2.1本标准制定原则 本标准遵循“科学性、实用性、统一性、规范性”的原则进行编制，依据GB/T 1.1-2009规则起草，确立了本标准的范围、规范性引用文件、术语和定义。 2.2标准的主要内容与依据 2.2.1本标准的定位 本标准是三维（3D）集成电路（IC）封装系列标准中的一项，规定了采用硅通孔（TSV）
微电子封装技术
第一章绪论 1、封装技术发展特点、趋势。（P8） 发展特点：①、微电子封装向高密度和高I/O引脚数发展，引脚由四边引出向引出向面阵列排列发展；②、微电子封装向表面安装式封装（SMP）发展，以适合表面安装技术（SMT）；③、从陶瓷封装向塑料封装发展；④、从注重发展IC芯片向先发展后道封装再发展芯片转移。 发展趋势：①、微电子封装具有的I/O引脚数将更多；②、应具有更高的电性能和热性能；③、将更轻、更薄、更小；④、将更便于安装、使用和返修；⑤、可靠性会更高；⑥、性价比会更高，而成本却更低，达到物美价廉。 2、封装的功能（P19） 电源分配、信号分配、散热通道、机械支撑和环境保护。 3、封装技术的分级（P12） 零级封装：芯片互连级。 一级封装：将一个或多个IC芯片用适宜的材料（金属、陶瓷、塑料或它们的组合）封装起来，同时在芯片的焊区与封装的外引脚间用如上三种芯片互连方法（WB、TAB、FCB）连接起来使之成为有实用功能的电子元器件或组件。 二级封转：组装。将上一级各种微电子封装产品、各种类型的元器件及板上芯片（COB）一同安装到PWB或其它基板上。 三级封装：由二级组装的各个插板或插卡再共同插装在一个更大的母板上构成的，立体组装。4、芯片粘接的方法（P12） 只将IC芯片固定安装在基板上：Au-Si合金共熔法、Pb-Sn合金片焊接法、导电胶粘接法、有机树脂基粘接法。 芯片互连技术：主要三种是引线键合（WB）、载带自动焊（TAB）和倒装焊（FCB）。早期有梁式引线结构焊接，另外还有埋置芯片互连技术。 第二章芯片互连技术（超级重点章节） 1、芯片互连技术各自特点及应用 引线键合：①、热压焊：通过加热加压力是焊区金属发生塑性形变，同时破坏压焊界面上的氧化层使压焊的金属丝和焊区金属接触面的原子间达到原子引力范围，从而使原子间产生引力达到键合。两金属界面不平整，加热加压可使上下金属相互镶嵌；加热温度高，容易使焊丝和焊区形成氧化层，容易损坏芯片并形成异质金属间化合物影响期间可靠性和寿命；由于这种焊头焊接时金属丝因变形过大而受损，焊点键合拉力小（＜0.05N/点），使用越来越少。②、超声焊：利用超声波发生器产生的能量和施加在劈刀上的压力两者结合使劈刀带动Al丝在被焊区的金属化层表明迅速摩擦，使Al丝和Al膜表面产生塑性形变来实现原子间键合。与热压焊相比能充分去除焊接界面的金属氧化层，可提高焊接质量，焊接强度高于热压焊；不需要加热，在常温下进行，因此对芯片性能无损害；可根据不同需要随时调节 键合能量，改变键合条件来焊接粗细不等的Al 丝或宽的Al带；AL-AL超声键合不产生任何化合 物，有利于器件的可靠性和长期使用寿命。③、 金丝球焊：球焊时，衬底加热，压焊时加超声。 操作方便、灵活、焊点牢固，压点面积大，又无 方向性，故可实现微机控制下的高速自动化焊接； 现代的金丝球焊机还带有超声功能，从而具有超 声焊的优点；由于是Au-Al接触超声焊，尽管加 热温度低，仍有Au-Al中间化合物生成。球焊用 于各类温度较低、功率较小的IC和中、小功率晶 体管的焊接。 载带自动焊：TAB结构轻、薄、短、小，封装高 度不足1mm；TAB的电极尺寸、电极与焊区节距均 比WB大为减小；相应可容纳更高的I/O引脚数， 提高了TAB的安装密度；TAB的引线电阻、电容 和电感均比WB小得多，这使TAB互连的LSI、VLSI 具有更优良的高速高频电性能；采用TAB互连可 对各类IC芯片进行筛选和测试，确保器件是优质 芯片，大大提高电子组装的成品率，降低电子产 品成本；TAB采用Cu箔引线，导热导电性能好， 机械强度高；TAB的键合拉力比WB高3~10倍， 可提高芯片互连的可靠性；TAB使用标准化的卷 轴长度，对芯片实行自动化多点一次焊接，同时 安装及外引线焊接可实现自动化，可进行工业化 规模生产，提高电子产品的生产效率，降低产品 成本。TAB广泛应用于电子领域，主要应用与低 成本、大规模生产的电子产品，在先进封装BGA、 CSP和3D封装中,TAB也广泛应用。 倒装焊：FCB芯片面朝下，芯片上的焊区直接与 基板上的焊区互连，因此FCB的互连线非常短， 互连产生的杂散电容、互连电阻和电感均比WB 和TAB小的多，适于高频高速的电子产品应用； FCB的芯片焊区可面阵布局，更适于搞I/O数的 LSI、VLSI芯片使用；芯片的安装互连同时进行， 大大简化了安装互连工艺，快速省时，适于使用 先进的SMT进行工业化大批量生产；不足之处如 芯片面朝下安装互连给工艺操作带来一定难度， 焊点检查困难；在芯片焊区一般要制作凸点增加 了芯片的制作工艺流程和成本；此外FCB同各材 料间的匹配产生的应力问题也需要很好地解决 等。 2、WB特点、类型、工作原理（略）、金丝球焊主 要工艺、材料（P24） 金丝球焊主要工艺数据：直径25μm的金丝焊接 强度一般为0.07~0.09N/点，压点面积为金丝直 径的2.5~3倍，焊接速度可达14点/秒以上，加 热温度一般为100℃，压焊压力一般为0.5N/点。 材料：热压焊、金丝球焊主要选用金丝，超声焊 主要用铝丝和Si-Al丝，还有少量Cu-Al丝和 Cu-Si-Al丝等。 3、TAB关键材料与技术（P29） 关键材料：基带材料、Cu箔引线材料和芯片凸点 金属材料。 关键技术：①芯片凸点制作技术②TAB载带制作 技术③载带引线与芯片凸点的内引线焊接技术和 载带外引线的焊接技术。 4、TAB内外引线焊接技术（P37） ①内引线焊接（与芯片焊区的金属互连）：芯片凸 点为Au或Ni-Au、Cu-Au等金属，载带Cu箔引线 也镀这类金属时用热压焊（焊接温度高压力大）； 载带Cu箔引线镀0.5μm厚的Pb-Sn或者芯片凸 点具有Pb-Sn时用热压再流焊（温度较低压力较 小）。 焊接过程：对位→焊接→抬起→芯片传送 焊接条件：主要由焊接温度（T）、压力（P）、时 间（t）确定，其它包括焊头平整度、平行度、焊 接时的倾斜度及界面的侵润性，凸点高度的一致 性和载带内引线厚度的一致性也影响。 T=450~500℃，P≈0.5N/点，t=0.5~1s 焊接后焊点和芯片的保护：涂覆薄薄的一层环氧 树脂。环氧树脂要求粘度低、流动性好、应力小 切Cl离子和α粒子含量小，涂覆后需经固化。 筛选测试：加热筛选在设定温度的烘箱或在具有 N2保护的设备中进行；电老化测试。 ②外引线焊接（与封装外壳引线及各类基板的金 属化层互连）：供片→冲压和焊接→回位。 5、FCB特点、优缺点（略，同1） 6、UBM含义概念、结构、相关材料（P46） UBM（凸点下金属化）：粘附层-阻挡层-导电层。 粘附层一般为数十纳米厚度的Cr、Ti、Ni等；阻 挡层为数十至数百纳米厚度的Pt、W、Pd、Mo、 Cu、Ni等；导电层金属Au、Cu、Ni、In、Pb-Sn 等。 7、凸点主要制作方法（P47—P58） 蒸发/溅射凸点制作法、电镀凸点制作法、化学镀 凸点制作法、打球（钉头）凸点制作法、置球及 模板印刷制作焊料凸点、激光凸点制作法、移置 凸点制作法、柔性凸点制作法、叠层凸点制作法、 喷射Pb-Sn焊料凸点制作法。 8、FCB技术及可靠性（P70—P75） 热压FCB可靠性、C4技术可靠性、环氧树脂光固 化FCB可靠性、各向异性导电胶FCB可靠性、柔 性凸点FCB可靠性 9、C4焊接技术特点（P61） C4技术，再流FCB法即可控塌陷芯片连接特点： ①、C4除具有一般凸点芯片FCB优点外还可整个 芯片面阵分布，再流时能弥补基板的凹凸不平或 扭曲等；②、C4芯片凸点采用高熔点焊料，倒装 再流焊时C4凸点不变形，只有低熔点的焊料熔 化，这就可以弥补PWB基板的缺陷产生的焊接不 均匀问题；③、倒装焊时Pb-Sn焊料熔化再流时 较高的表面张力会产生“自对准”效果，这使对 C4芯片倒装焊时的对准精度要求大为宽松。 10、底封胶作用（P67） 保护芯片免受环境如湿气、离子等污染，利于芯
新型封装
（一） 硅通孔（TSV，Through -Silicon-Via）技术 3D 封装的发展趋势已经被清楚地确认，穿透硅通孔(TSV)的晶圆封装技术已不断地向 高量产发展。然而，许多问题的研究仍然在进行中，比如：对于通孔联结需要怎样的深宽比及哪些填充材料和技术能够满足它们。 穿透硅通孔(TSV) 将在先进的三维集成电路(3D IC)设计中提供多层芯片之间的互连功能。TSV 与目前应用于多层互连的通孔有所不同，一方面是尺寸的差异(直径1～100 μm，深度10～400 μm)，另一方面，它们不仅需要穿透组成叠层电路的各种材料，还需要穿透很厚的硅衬底。目前制造商们正在考虑的多种三维集成方案，也需要多种尺寸的TSV 与之配合。 等离子刻蚀技术已经广泛应用于存储器和MEMS 生产的深硅刻蚀工艺，同样也非常适合于 制造TSV。 TSV 作为新一代封装技术，是通过在芯片和芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的最新技术，能够在三维方向使得堆叠密度最大，芯片之间的互连线最短、且外形尺寸最小，大大改善了芯片速度和低功耗性能。 （定义）硅通孔技术（TSV）是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的新技术(见图4 所示)。 TSV 技术被看做是一个必然的互连解决方案，是目前倒装芯片和引线键合型叠层芯片 解决方案的很好补充。许多封装专家认为TSV 是互连技术的下一阶段。实际上，TSV 可以很好取代引线键合。 硅通孔技术(TSV)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片 之间互连的最新技术。它将集成电路垂直堆叠，在更小的面积上大幅提升芯片性能并增加芯片功能。与以往的IC 封装键合和使用凸点的叠加技术不同，TSV 能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，业内人士将TSV 称为继引线键合(Wire Bonding)、TAB 和倒装芯片(FC)之后的第四代封装技术。 由于TSV 工艺的内连接长度可能是最短的，因此可以减小信号传输过程中的寄生损失 和缩短时间延迟。TSV 的发展将受到很多便携式消费类电子产品的有力推动，这些产品需 要更长的电池寿命和更小的波形系数。芯片堆叠是各种不同类型的电路互相混合的最佳手段，例如将存储器直接堆叠在逻辑器件上方。 TSV的优势：
TSV三维封装内部典型缺陷的特征识别方法研究
TSV三维封装内部典型缺陷的特征识别方法研究随着微电子技术的飞速发展,为了应对现代微电子器件高集成,小型化和高可靠性的封装要求,TSV(硅通孔,Through-Silicon Via,简称TSV)三维封装技术凭借其集成度高,低时延和低功耗等优良特点而受到广泛关注。与此同时,由于小孔径、高密度及高深宽比正逐渐成为TSV三维封装的主流发展趋势,极易造成其缺陷的频繁发生,而缺陷大多集中于晶圆和芯片内部,如果能掌握其缺陷的外在表现特征并加以识别,进而可以达到TSV三维封装内部缺陷检测的目的。本文主要以TSV内部缺陷响应机理研究为基础,采用理论分析,有限元仿真和试验结果验证相结合的方式,得到其缺陷下温度和应力的分布规律,识别和定位出相应的缺陷,通过掌握TSV内部缺陷的外在表现形式,从而可解决三维封装中内部缺陷难检测的问题。 具体工作内容如下:首先,综合阐述了目前关于TSV缺陷检测的常见方法,结合TSV三维封装基本结构和工作方式,着重分析了TSV三维封装内部的热传导过程,建立了TSV三维封装内部热传导微分方程和热阻网络模型,并在此基础上做了应力应变分析,为后续的仿真和试验提供理论支撑。然后,针对填充缺失、含有缝隙和底部空洞三种典型的TSV内部缺陷,分别建立了有限元模型,并进行了热-电和热-结构耦合条件下的有限元分析。两种耦合场下的仿真结果表明:从整体上来看所有含缺陷的TSV均显示出了与正常结构明显不同的温度和应力分布。 相比而言,在三种缺陷中,含有填充缺失的TSV显示出最明显的温度和应力分布及路径变化差异;其次为底部有空洞的TSV;而具有缝隙的TSV差异最小,并且还探究了TSV层指定路径上温度分布变化的规律。最后,设计并制备出了所需的TSV试验样品,并对样品进行了测量和试验系统的搭建。试验结果表明:(1)温
元件封装的种类及辨识
元件封装的种类及辨识 2010年9月25日 13:47 目前接触到的封装的种类： 1.SMD电阻电容电感（SMD/NSMD） 2.SOT 3.SOD 4.SOP/TSOP/TSSOP/SOIC/SSOIC/SOPIC/SOJ/CFP 5.QFP 6.QFN/PLCC 7.BGA/CBGA/CSP 8.TO 9.CAN 10.SIP/DIP 11.其它类型 封装的具体介绍以及区别： 一、贴片电阻电容电感的封装 贴片的RLC按照通用的封装形式即可，一般根据形状的大小就可以分辨：1.电阻（不包括插件电阻） 从大到小的顺序，贴片电阻的封装形式有：2512（6332）/2010（5025）/1210（3225）/1206（3216）/0805（2012）/0603（1310）/0402（1005）其实际尺寸为0402（1.0*0.5mm）记作1005，其它以此类推 2.电容 片式电容最大的能做到1825（4564），焊盘的设计都采用的是H型。若为钽电容则封装会更大一些，可以做到73*43mm。 3.电感 电感的长和宽比较接近，整体呈现接近正方形，也是H型的焊盘。具体根据datasheet上的设计，有时候也会出现在对角线上，或者是四个脚。 注：①对于0201的封装，设计焊盘时要注意适当改善焊盘形状，主要是为了避免过炉时产生的立碑飞片等现象，适合的焊盘形状为矩形或者圆形，例如圆形焊盘：圆形边界最近 的距离为0.3mm，圆心之间的距离为0.4或0.5mm。 一般BGA的焊盘有两种：SMD和NSMD。SMD的阻焊膜覆盖在焊盘边缘，采用它可以提高锡膏的漏印量，但是会引起过炉后锡球增多的现象，NSMD的阻焊膜在焊盘之外。
系统级封装(Sip)问题的研究
系统级封装（Sip）问题的研究 1优势 1.1较短的开发时间 系统级封装产品研制开发的周期比较短，市场响应时间比较快。 全新的SoC需要耗费大量的时间和金钱，许多产品(特别是消费类产品)不堪重负。例如，某些SoC的上市时间长达18个月，而SiP可以将该时间削减50%或更短。 1.2满足小型化需求，缩短互联距离 将原本各自独立的封装元件改成以SiP技术整合，便能缩小封装体积以节省空间，并缩短元件间的连接线路而使电阻降低，提升电性效果，最终呈现微小封装体取代大片电路载板的优势，又仍可维持各别晶片原有功能。 系统级封装可以使多个封装合而为一， 从而显着减小封装体积、重量，减少I／O引脚数，缩短元件之间的连线，有效传输信号。SiP可以将微处理器、存储器(如EPROM和DRAM)、FPGA、电阻器、电容和电感器合并在一个容纳多达四或五个芯片的封装中。与传统的IC封装相比，通常最多可节约80%的资源，并将重量降低90%。 通过垂直集成，SiP也可以缩短互连距离。这样可以缩短信号延迟时间、降低噪音并减少电容效应，使信号速度更快。功率消耗也较低。 1.3节约成本 系统级封装减少了产品封装层次和工序，因此相应地降低了生产制造成本，提高了产品可靠性。虽然就单一产品而言封装制造成本相对较高。但从产业链整合、运营及产品销售的角度来看，SiP产品开发时间大幅缩短，而且通过封装产品的高度整合可减少印刷电路板尺寸及层数，降低整体材料成本，有效减少终端产品的制造和运行成本，提高了生产效率 1.4能实现多功能集成 系统级封装可以集成不同工艺类型的芯片，如模拟、数字和RF等功能芯片，很容易地在单一封装结构内实现混合信号的集成化。 1.5满足产品需求 第一，要求产品在精致的封装中具有更高的性能、更长的电池寿命和不断提高的存储器密度；第二要求降低成本并简化产品 因SiP是将相关电路以封装体完整包覆，因此可增加电路载板的抗化学腐蚀与抗应力（Anti-stress）能力，可提高产品整体可靠性，对产品寿命亦能提升。 SiP设计具有良好的电磁干扰抑制效果，对系统整合客户而言可减少抗电磁干扰方面的工作 2劣势 2.1晶片薄化