组合逻辑电路实验报告

甘肃政法学院

本科生实验报告

（组合逻辑电路的设计）

姓名:

学院:

专业:

班级:

实验课程名称:数字电子技术基础

实验日期:

指导教师及职称:

实验成绩:

开课时间：

甘肃政法学院实验管理中心印制

算术加法及向高位进位，而不考虑低位进位的逻辑电路，它有两个输入端，两个输出端，半加器的真值表表示为：两个一位二进制半加器的运算类似于十进制运算，区别是二进制半加器的逢2进1，而十进制中是逢10进1，两个一位二进制半加器的运算法则为0+0=0；1+0=1；0+1=1；1+1=0，同时向高位进1.

真值表为：

A B S C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

根据真值表，其逻辑表达式为：S=((A′B)(AB′))′C=((AB)′)′

2、半加器的实验原理图如图1所示：

图1

3、密码锁，当A或B单独按下、AB同时按下，或者三个按键同时按下时，锁能被打开，当不符合上述条件时，将使电铃发出警报。但无法按下时，不报警。

真值表表示为：

A B C E F

0 0 0 0 0

0 0 1 0 1

0 1 0 1 1

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 1 0

1 1 1 1 0

根据真值表，其逻辑表达式为：S=(A′+B)′+(A′+C)′+(B′+C)′

C=(A+C′)′+(B+C′)′

4、密码锁的原理图如图2所示：

图2

5、在连接完电路图之后，对电路的效果进行测验，得出半加器逻辑电路