文档库

最新最全的文档下载
当前位置:文档库 > 信工院2008级原理试卷A评分标准与参考答案

信工院2008级原理试卷A评分标准与参考答案

2008级计算机组成原理课程试题(A卷)

评分标准与参考答案

一、单选题(每小题1分,20个小题,共20分)

1. C

2. A

3. B

4. C

5. A

6. D

7. A

8. D

9. A 10. B 11. C 12. D 13. D 14. C 15. C 16. B 17. A 18. A 19. C 20. B

二、填空(每空1分,10个空,共10分)

1.0

2. 间接、寄存器,[log2m] (注:[]表示取整)

3.最不经常使用、直接存储器访问、

4.数据加工,操作控制(或时间控制),时间控制(或操作控制)

5. 132MB/s

三、简答题(每小题5分,共20分)

1.答:

按内容访问的存储器称为相联存储器,相联存储器由存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路等组成。用在需要快速查表的地方。

2.答:

CPU中的主要寄存器有:

数据缓冲寄存器(DR):用来暂时存放由内存储器读出的一条指令或一个数据字

指令寄存器(IR):用来保存当前正在执行的一条指令。

程序计数器(PC):用来确定下一条指令的地址。

地址寄存器(AR):用来保存当前CPU所访问的内存单元的地址

累加寄存器(AC):为ALU提供一个工作区

状态条件寄存器(PSW):保存各种条件码

(答出以上6个中的任5个即得5分,一个1分)

3. 答:

并行性:在同一时刻或是同一时间间隔内完成两种或两种以上性质相同或不相同的工作。(2分)提高并行性的三种技术途径:时间重叠、资源重复、资源共享。(3分)

4. 答:(每种方式1分)

I/O(设备)与主机交换信息的控制方式有:

(1)程序查询方式。特点是主机与I/O串行工作。CPU 启动I/O后,时刻查询I/O是否准备好,若设备准备就绪,CPU便转入处理I/O与主机间传送信息的程序;若设备未准备就绪,则CPU 反复查询,“踏步”等待直到I/O准备就绪为止。这种方式CPU效率很低。

(2)程序中断方式。特点是主机与I/O并行工作。CPU 启动I/O后,不必时刻查询I/O是否准备好,而是继续执行程序。当I/O准备就绪时,向CPU 发中断请求信号,CPU 在适当的时候响应I/O的中断请求,暂停现行程序为I/O服务。这种方式消除了“踏步”现象,提高了CPU效率。

(3)DMA 方式。特点是主机与I/O并行工作。主存与I/O 之间有一条直接数据通路。CPU 启动I/O后,不必查询I/O是否准备好,当I/O准备就绪后,发出DMA 请求,此时CPU 不直接参与主存与I/O 间的信息交换,只是把外部总线的使用权暂时交赋予DMA,仍然可以完成自身内部的操作(如加法移位等),故不必中断现行程序,只需暂停一个存取周期访存(即周期挪用),CPU的效率更高。

(4)通道方式。通道是一个具有特殊功能的处理器,CPU把部分权力下放给通道,由它实现对外围设备的统一管理和外围设备与主存之间的数据交换,大大提高了CPU的效率,但它是以花费更多的硬件为代价的。

(5)I/O 处理机方式。它是通道方式的进一步发展,CPU 将I/O操作及外围设备的管理权全部交给I/O 处理机,其实质是多机系统,因而效率有更大提高。

四、计算题(2个小题,每题10分,共20分)

1. 答:

解:命中率H = Nc /(Nc + Nm)=3800/ (3800+200) =0.95 (4分)

平均访问时间

Ta=H×Tc+(1-H)×Tm=0.95×50ns+0.05×210=48.5ns (6分)

2. 答:

(1)假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为

[X]补=00010,0.11011011

[Y]补=00100,1.01010100 (2分)

(2)求阶差并对阶(2分)[阶差]补=00010+11100=11110 所以

阶差=-2

X的阶码小,所以

[X]补=00100,0.00110110(11)

(3)尾数求和(2分)

尾数相加,得到:1.10001010(11)

(4) 规格化处理(2分)

尾数结果的符号位与最高数值位相同,故应左规,结果为:

1.00010101(10),阶码为00011

(5) 舍入处理(1分)

采用0舍1入法处理,则

1.00010110

(6)判断溢出(1分)

阶符为00,不溢出,故最终结果为

X+Y=2011*(-0.11101010)

五、应用题(共30分)

1. (7分)答:

(1)操作码字段为6位,可指定26 = 64种操作,即64条指令。(2分)(2)单字长(32)二地址指令。(2分)(3)一个操作数在原寄存器(共16个),另一个操作数在存储器中(由变址寄存器内容+ 偏移量决定),所以是RS型指令。(2分)(4)这种指令结构用于访问存储器。(1分)2. (8分)答:

(1)cache的地址格式为:

块地址(5位)块内地址(9位)(1分)(2)主存的地址格式为:

块标记(6位)块地址(5位)块内地址(9位)(1分)(3)块表的容量为:

31*6位(2分)(4)图(略)(2分)

(5) CDE8FH=1100 1101 1110 1000 1111 (以下2分)块号=1100 1101 111 块内地址=0 1000 1111

直接地址映像方式下,主存第i 块映像到cache 第 i mod 25个块中:

1100 1101 111 mod 32 = 01111

主存地址为CDE8FH 的单元在cache中的地址为 0 1111 0 1000 1111 3. (8分)答:

(1)假设判别测试字段中每一位为一个判别标志,那么由于有4个转移条

件,故该字段为4位,(如采用字段译码只需3位),下地址字段为10位,因为控制容量为1024单元,微命令字段是(48 – 4 - 10 )= 34 位。(4分)(2)对应上述微指令格式的微程序控制器逻辑框图B1.2如下:其中微地址寄存器对应下地址字段,P字段即为判别测试字段,控制字段即为微命令子段,后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码,各状态条件以及判别测试字段所给的判别标志(某一位为1),其输出修改微地址寄存器的适当位数,从而实现微程序的分支转移。(4分)

信工院2008级原理试卷A评分标准与参考答案

3. (7分)答:

中断屏蔽字为:(4分)1级中断屏蔽字为 1 0 1 1

2级中断屏蔽字为 1 1 1 1

3级中断屏蔽字为0 0 1 1

4级中断屏蔽字为0 0 0 1

该多重中断的示意图如下:(此处略)(3分)

4级

3级

2级

1级