数字电路复习大纲2

数字电路复习大纲

第一章逻辑门

（1）了解数字信号的特点及表示方法

（2）掌握常用二——十、二——八、二——十六进制之间的转换（3）理解有权码和无权码，掌握8421BCD码，了解格雷码的转换方法

（4）掌握基本逻辑运算与、或、非、同或、异或运算，记住各自的运算符号和逻辑符号

（5）掌握逻辑问题的四种表达方法及其相互转化（真值表、函数表达式、逻辑图、波形图）

（1）熟悉常用逻辑代数的基本定律，反演规则、对偶规则

（2）掌握各种不同形式的逻辑函数表达式之间的变换：与或式、或与式、与非－与非式、或非－或非式、最小项标准式、卡诺图表示

（3）掌握逻辑函数的卡诺图化简、带无关项化简

第二章逻辑门

（1）了解CMOS和TTL逻辑门电路的传输特性和各项技术参数：输入输出高低电平、噪声容限、传输延时、功耗（CMOS的静态功耗几乎为0）等；

（2）了解CMOS电路与TTL电路的各自特点：CMOS电路的功耗较低，噪声容限较大，但TTL电路的速度较快；

（3）正确理解COMS反相器、COMS与非门、COMS或非门、传输门的结构和原理；

（4）了解三态门电路的工作原理；

（5）了解OD门（漏极开路门电路）的工作原理，以及“线与”的含义；

（6）理解TTL兼容的含义。

第三章组合逻辑电路的分析与设计

（1）掌握用逻辑门构成的组合电路的分析方法――4个步骤；（2）掌握用逻辑门构成的组合电路的设计方法――4个步骤；

（3）了解竞争冒险现象的原因以及消除竞争冒险的办法；

（4）掌握优先编码器和译码器的定义和功能，会利用译码器加上逻辑门实现逻辑函数；

（5）掌握数据选择器其定义和功能（能列出其功能表），会利用选择器器实现逻辑函数

（6）正确理解数值比较器的功能及应用；

（7）掌握一位半加器和一位全加器的功能；

（8）会阅读常用MSI组合器件功能表；考试中用到的所有中规模逻辑器件均会给出功能表和逻辑框图，注意高低有效电平

（9）掌握以上所有器件的功能扩展

第四章触发器

（1）熟练掌握RS锁存器、D锁存器的功能以及特征方程

（2）理解边沿触发器的工作特点

（3）D触发器、JK触发器、T触发器的功能，掌握其逻辑符号、特征方程、功能表、状态转换图

（4）依据电路画出波形：注意异步清零、异步置位、触发器的有效沿

第五章时序逻辑电路的分析与设计

（1）理解时序逻辑电路的基本概念、结构及特点

（2）掌握时序逻辑电路的逻辑功能的描述方法：逻辑方程（输出方程、激励方程和状态方程）、状态转换表、状态转换图、时序图

（3）熟练掌握同步、异步时序逻辑电路的分析方法

（4）熟练掌握同步时序电路的设计方法。

（5）掌握移位寄存器的逻辑功能及其应用。

（6）理解计数器中的同步、异步，加法计数、减法计数、可逆计数等概念，掌握计数器的应用；

（7）掌握用MSI器件：如74161，设计N进制计数器的方法。

第六七章存储器及可编程逻辑器件

（1）掌握半导体存储器地址、字、位、存储容量等基本概念；（2）了解存储器的基本分类，以及各自的特点：SRAM、DRAM；（3）正确理解存储器扩展中的位数扩展和字数扩展；

（4）了解PLD的分类，以及其内部结构与基本工作原理；

（5）了解CPLD与FPGA的不同。

第八章脉冲波形的产生与变换

（1）熟悉多谐振荡器、单稳态、施密特电路的工作原理以及应用；（2）正确理解555定时器其电路及原理；

（3）熟练掌握555定时器的应用：单稳触发器，多谐振荡器和施密特触发器。

第九章模数与数摸转换器

（1）理解DAC和ADC的技术指标

（2）掌握倒T形电阻网络D/A转换器的工作原理及相关计算：给定参考电压和二进制数，能够计算出输出电压幅度

（3）掌握并行比较、逐次比较、双积分A/D转换器的工作原理及工作特点；

（4）给定模拟电压和参考电压，能够计算出二进制数

数字电路 组合逻辑电路设计 实验报告演讲稿.doc

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。

测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为

数字电路实验报告

数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224

实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：

U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。

数字电子基础第二章答案

习题2 2－1 试用列真值表的方法证明下列等式成立。 (1) A+BC=(A+B)(A+C) (2) A AB A B +=+ (3) 0A A ⊕= (4) 1A A ⊕= (5) ()A B C AB AC ⊕+=⊕ (6) 1A B A B A B ⊕==⊕? 解：（1）设1F A BC =+ 2()()F A B A C =++ (2) 1F A AB =+ 2F A B =+ (3) 10F A =⊕ 2F A =

(4) 11F A =⊕ 2F A = (5) 1()F A B C =⊕+ 2F A B A C =⊕ (6) 1F A B =⊕ 2F A B = 31F A B =⊕? 2－2 分别用反演规则和对偶规则求出下列函数的反函数式和对偶式 。 (1) [()]F AB C D E B =++ (2) ()()F AB A C C DE =+++

(3) F A B C D E =++++ (4) ()0F A B C ABC =++= (5) F A B =⊕ 解：（1）[()]F A B C D E B =+?++ '[()]F A B C D E B =+?+?+ (2) ()[()]F A B AC C D E =+?++ '()[()]F A B A C C D E =+?++ (3) ()F A B C D E =?+++ 'F A B C D E =???? (4) ()1F A B C A B C =??+++= '()1F A B C A B C =??+++= (5) F A B = 'F AB AB =+ 2－3 用公式法证明下列各等式。 (1) ()AB A C B C D AB A C D +++=++ (2) ()()BC D D B C AD B B D ++++=+ (3) AC AB BC ACD A BC +++=+ (4) AB BC C A AB BC CA ++=++ (5) A B C A B C ⊕⊕= (6) A B A B ⊕=⊕ (7) ()()A CD ACD A C A D +=⊕⊕ 解：（1） ()C B C D AB AC BC BCD AB AC BC D AB AC D ++=+++=+++=++=左边=AB+A 右边

数字电子技术基础第三版第一章答案

第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：

数字电路实验计数器的设计

数字电路与逻辑设计实验报告实验七计数器的设计 ：黄文轩 学号：17310031 班级：光电一班

一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示：

使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。

因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：

数字电子技术基础第三版第二章答案

第二章逻辑门电路 第一节重点与难点 一、重点： 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。 （2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1）集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用，实现线与功能。而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。 （2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态由使能端控制。 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点： 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析； 3．CMOS电路的分析与设计； 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。

数字电路实验Multisim仿真

实验一 逻辑门电路 一、与非门逻辑功能的测试 74LS20（双四输入与非门） 仿真结果 二、 或非门逻辑功能的测试 74LS02（四二输入或非门） 仿真结果： 三、与或非门逻辑功能的测试 74LS51（双二、三输入与或非门） 仿真结果： 四、异或门逻辑功能的测试 74LS86（四二输入异或 门）各一片 仿真结果： 二、思考题 1. 用一片74LS00实现Y = A+B 的逻辑功能 ； 2. 用一片74LS86设计 一个四位奇偶校验电路； 实验二 组合逻辑 电路 一、分析半加器的逻辑功能 二. 验证

的逻辑功能 4.思考题 （1）用两片74LS138 接成四线-十六线译码器 0000 0001 0111 1000 1111 （2）用一片74LS153接成两位四选一数据选择器； （3）用一片74LS153一片74LS00和接成一位全加器 （1）设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。 以上四个小设计任做一个，多做不限。 还可以用门电路搭建 实验三触发器及触发器之间的转换 1.D触发器逻辑功能的测试(上升沿) 仿真结果; 2.JK触发器功能测试（下降沿） Q=0 Q=0略

3.思考题： （1） （2） （3）略 实验四寄存器与计数器 1.右移寄存器（74ls74 为上升沿有效） 2.3位异步二进制加法，减法计数器（74LS112 下降沿有效） 也可以不加数码显示管 3.设计性试验 （1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零： 若采用同步置数： （2）74LS160设计7进制计数器 略 （3）24进制 83进制 注意：用74LS160与74LS197、74LS191是完全不一样的 实验五555定时器及其应用 1.施密特触发器

第一章第二章数字电路基础

填空题： 1、数字信号在 _____ 上和 ________ 上都是离散变化的，其高电平和低电平常用________ 和______ 来表 示。 2、将十六进制数A3D9转化为八进制数是__________________________ ，这个数对应的8421BCD码 为________________ 。 3、将八进制数346转化为十进制数是_______________ ，这个数对应的8421BCD码为____________ 。 4、将二进制数110010010转化为八进制数是_______________________ ，这个数对应的8421BCD码 为_______________ 。 5、将十六进制数AB89转化为八进制数是__________________________ ，这个数对应的8421BCD码 为_______________ 。 6、将十进制数7892转化为八进制数是 ______________________________ ，将其转化为十六进制数 7、（1011101）2=（________________ ）8=（_____________________ ）10=（________________ ）16 = （______________________ ）8421BCD 8、若原函数式为Y A（B C）则其对偶式为_______________ 。 9、若原函数式为Y A（B C）则其反函数为_______________ 。 10、逻辑函数F A B CD的反函数F为 _______________________ 。 11、逻辑函数F A（B C） 1的对偶式F'为____________________ 。 12、已知函数的对偶式为F' AB CD BC，则其原函数为 _____________________ 。 13、 ________________________________________________________________________________ 逻辑函数 F BCD BCD BCD BCD BCD BCD BCD BCD = ____________________________________________ 。 14、 ___________________________________________________________ 逻辑函数F AB AB AB AB = 。 15、常用逻辑运算的运算结果如下表所示，则L1、L2、L3分别为__________________ 、_____________ 和______________ 逻辑运算。

《数字电子技术基础》习题没答案共7页文档

《数字电子技术基础》习题 第一章第一章数字电子技术概述 1．数字信号和模拟信号各有什么特点?描写脉冲波形有哪些主要参数 2．和模拟电路相比，数字电路有哪些优点? 3．在数字系统中为什么要采用二进制?它有何优点? 4．数字电路和模拟电路的工作各有何特点? ⒌把下列二进制数转换成十进制数： 10010110 11010100 0101001 110110.111 101101.101 ⒍将下列数转换为十进制数：1101B 4FBH 110.11B ⒎将下列数转换为二进制数：7.85D 3DF.2BH 256D ⒐将下列数转换为十六进制数：256D 1101.11B 110.11B ⒑将下列十进制数转换为对应的八进刺数： 21 130 27 250 48 1012 95 100.625 ⒒分别用842lBCD码、余3码表示下列各数： (9.04)10 (263.27)10 (1101101)2 (3FF)16 (45.7)8 ⒓列出用BCD码代替二进制的优点 ⒔列出用BcD码代替二进制的主要缺点j ⒕在数字系统的运算电路中使用BCD的主要缺点是什么 ⒖格雷码的另一个名字是什么 ⒗二极管电路及输入电压ui的波形如图1-1所示，试对应画出各输出电压的波形。 图1-1 ⒘半导体三极管的开、关条件是什么?饱和导通和截止时各有什么特点?和半导体二极管比较，它的主要优点是什么? ⒙⒙判断图1-2所示各电路中三极管的工作状态，并计算输出电压u o的值。 图1-2 ⒚N沟造增强型MOS管的开、关条件是什么?导通和截止时各有什么特点?和P沟道增强型MOS管比较，两者的主要区别是什么? 第二章第二章集成逻辑门电路 ⒈请举出生活中有关“与”、“或”、“非”的逻辑概念．并各举两个例子说明。 ⒉如图2-1所示，是二极管门电路，请分析各电路的逻辑功能．并写出其表达式。 图2-1 ⒊电路如图2-2所示，写出输出L的表达式。设电路中各元件参数满足使三极管处于饱和及截止的条件。 图2-2 ⒋TTL与非门典型电路中输出电路一般采用电路。 ⒌为什么说TTL与非门的输入端在以下4种接法下，都属于逻辑1：(1)输入端悬空；(2)输入端接高于2V的电源；(3)输入端接同类与非门的输出高电压3.6V；(4)输入端接10KΩ的电阻到地。 ⒍TTL与非门空载时输出高电平为伏．输出低电平为伏，闻值电平Uth约为伏。 ⒎某TTL反相器的主要参数为I IH＝20μA；I IL＝1.4ｍA；I OH＝400μA；水I OL＝14ｍA，求它能带多少个同样的门。 ⒏集成逻辑门电路的发展方向是提高、降低 ⒐CMOS门电路中不用的输入端不允许。CMOS电路中通过大电阻将输入端接

数字电路实验

目录 实验一TTL集成逻辑与非门参数的测试 (2) 实验二组合逻辑电路 (4) 实验三编码器和译码器 (6) 实验四触发器及其应用 (8) 实验五同步计数器测试与扩展 (10) 实验六任意进制计数器 (12) 实验七移位寄存器功能测试及应用 (14) 实验八555集成定时器及应用 (15)

实验一 TTL 集成逻辑与非门参数的测试 一 .实验目的 1、 了解TTL 与非门各参数的意义。 2、 掌握TTL 集成与非门主要参数的测试方法。 3、 掌握TTL 器件的使用规则。 二．实验设备与器材 1、数字逻辑实验箱 1台 2、万用电表 1台 3、集成四-2输入与非门74LS00 1只 三． 实验内容及步骤 1、验证与非门74LS00的逻辑功能 将与非门的两输入端分别接到数字逻辑实验箱的逻辑开关k 1和k 2上，输出端接逻辑指示灯和万用电表上。按表1逐项验证其逻辑功能，测量结果填入表1–1中。 表1 与非门逻辑功能的测试 2、电压传输特性测试 按下图图1完成连线。调节RP,改变Vi 值，按表2的要求逐个设定电压值，读出每个设定值对应的输出值，并描绘电压传输特性曲线。 图1 表2 与非门的电压传输特性 Rp 4.7K Vi (V)

3、测试与非门部分参数测试 4．实验思考题 （1）门电路的带负载能力是什么？ （2）测量扇出系数N O的原理是什么？

实验二 组合逻辑电路 一．实验目的 1、掌握用小规模集成电路设计组合逻辑电路的方法。 2、用实验验证所设计电路的逻辑功能。 二、实验设备及器件 1、逻辑实验箱 1个 2、万用表 1个 3、集成芯片74LS283 、74LS00、74LS86 、74LS51 各1片 三、实验内容及步骤 1、集成全加器74LS283功能测试 按表1数据要求，记录测试结果 其中上图： 【1】 C 0与A 4A 3A 2A 1以及 B 4B 3B 2B 1分别接9个不同逻辑开关 【2】 C 4与输出端∑4∑3∑2∑1 分别接5个不同发光二极管 2、门电路74LS86、、74LS00组成半加器 图中A 、B 为数据输入端，S 、C 分别为求和信号、进位信号输出。 B1B2B3B4C0

数字电路实验

实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。

2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。

⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容

数字电子技术基础--第一章练习题及参考答案

第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）

数字电路译码器实验报告

一、实验目的与要求 1．了解和正确使用MSI组合逻辑部件； 2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进行静态功能测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 预习要求： （1）复习组合逻辑电路的分析与设计方法； （2）根据任务要求设计电路，并拟定试验方法； （3）熟悉所用芯片的逻辑功能、引脚功能和参数； （4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。 （5）二、实验说明 译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： 1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。 2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。 3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。 三、实验设备 1．RXB-1B数字电路实验箱 2．器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 四、任务与步骤 任务一：测试3线—8线译码器74LS138逻辑功能 将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。 根据实验数据归纳出74LS138芯片的功能。 表3-2 3线－8线译码器74LS138功能表

数字电路实验_数字显示电路

数字显示电路 ——组合电路综合设计

一．实验目的 数字显示电路实验将传统的4个分离的基本实验，即基本门实验，编码器、显示译码器、7段显示器实验，加法器实验和比较器实验综合为—个完整的设计型的组合电路综合实验。通过本实验，要求学生熟悉各种常用MSI组合逻辑电路的功能与使用方法，学会组装和调试各种MSI组合逻辑电路，掌握多片MSI、SSI组合逻辑电路的级联、功能扩展及综合设计技术，使学生具有数字系统外围电路、接口电路方面的综合设计能力。 1）掌握基本门电路的应用，了解用简单门电路实现控制逻辑的方法。 2）掌握编码、译码和显示电路的设计方法。 3）掌握用全加器、比较器电路的设计方法。 二．设计要求 操作面板左侧有16个按键，编号为0到15，面板右侧配2个共阳7段显示器，操作面板图下图所示。

设计一个电路：当按下小于10的按键后，右侧低位7段显示器显示数字，左侧7段显示器显示0；当按下大于9的按键后，右侧低位7段显示器显示个位数字，左侧7段显示器显示l。若同时按下几个按键，优先级别的顺序是15到0。现配备1个4位二进制加法器74LS283，2个8线-3线优先编码器74LSl48，2个74LS47显示译码器。 三．各模块的设计 该数字显示电路为组合逻辑电路，可分为编码、译码和显示电路以及基本门电路、全加器电路。实验采用的主要器件有1个4位二进制加法器74LS283，2个8线-3线优先编码器74LSl48，与非门74LS00，2个显示译码器74LS47。 各种芯片的功能介绍如下： 1）8—3线优先编码器74LSl48简介及工作原理：

在数字系统中，常采用多位二进制数码的组合对具有某种特定含义的信号进行编码。完成编码功能的逻辑部件称为编码器。编码器有若干个输入，对于每一个有效的输入信号，给与电平信号的形式表示的特定对象，产生惟一的一组二进制代码与之对应。 按照编码信号的特点和要求，编码器分为3类。即二进制编码器，可用与非门构成4-2线、8-3线编码器。二—十进制编码器，将0~9十进制数变成BCD 码，如74LS147、优先编码器。 74LS148是8-3线优先编码器，其外引线排列如下图所示。 7I ~0I 为 8个信号输入，低电平有效。210Y Y Y 、 、为３位代码输出（反码输出）。ST 为选通输入端，当ST =0时允许编码；当ST =1时输出210 Y Y Y 、、和EX S Y Y 、 被封锁，编码被禁止。S Y 是选通输出端，级联应用时，高位片的S Y 端与低位片的ST 端相连接，可以扩展优先编码功能。EX Y 为优先扩展输出端，级联应用时可作为输出位的扩展端。

数字电路实验指导书

数字电路实验指导书 上海大学精密机械工程系2010年10月

目录 一、概述 二、实验一基本电路逻辑功能实验 三、实验二编码器实验 四、实验三寄存器实验 五、实验四译码器实验 六、实验五比较器实验 七、实验六加法器实验 八、实验七计数器实验 九、附录一数字电路实验基本知识 十、附录二常用实验器件引脚图 十一、附录三实验参考电路 十二、附录四信号定义方法与规则十三、附录五 DS2018实验平台介绍

前言 《数字电路A》课程是机电工程及自动化学院机械工程自动化专业和测控技术与仪器专业的学科基础必修课。课程介绍数字电路及控制系统的基本概念、基本原理和应用技术，使学生在数字电路方面具有一定的理论知识和实践应用能力。该课程是上海大学和上海市教委的重点课程建设项目和上海大学精品课程，课程教学内容和方式主要考虑了机械类专业对电类知识的需求特点，改变了电子专业类（如信息通信、电气自动化专业）这门课比较注重教授理论性和内部电路构成知识的方式，加强应用设计性实验，主要目的是让学生能在理论教学和实验中学会解决简单工程控制问题的基本方法和技巧，能够设计基本的实用逻辑电路。 本书是《数字电路A》的配套实验指导书，使用自行开发的控制系统设计实验箱，所有实验与课堂理论教学相结合，各实验之间相互关联，通过在实验箱上设计构建不同的数字电路功能模块，以验证理论教学中学到的各模块作用以及模块的实际设计方法。在所有功能模块设计结束后，可以将各模块连接在一起，配上输入输出装置，构成一个完整的工程控制系统。 为本课程配套的输入输出装置是颗粒糖果自动灌装控制和一维直线运动控制，颗粒糖果自动灌装系统的框图如下图所示： 颗粒糖果灌装系统框图 本套实验需要设计的功能模块包括：编码器、寄存器、译码器、比较器、加法器、计数器、光电编码器辩向处理电路、步进电机旋转控制环形分配电路等。

数字电路第一章数字电路习题集和答案

第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2．以下代码中为恒权码的为。 码 B. 5421BCD码 C. 余三码 D. 格雷码 3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 101 0101 C.100101 、 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（）10等值的数或代码为。 A.(0101 8421BCD B.16 C.2 D.8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数8等值的数为： A. 2 B.16 C. )16 D.2 9. 常用的B CD码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 ( 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 0B B. 0B C. 0 D. 13．将数转换为十六进制数为（） B.

C. D. ！ 14．将十进制数130转换为对应的八进制数： B. 82 C. 120 D. 230 15．分别用842lBCD码表示()2为（） B. 98 C. 980 D. 120 二、判断题（正确打√，错误的打×） 1. 方波的占空比为。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） ： 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（） 7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数 有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低 电平常用和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、 ） 、。 5.常用的BCD码有、、、等。常用的

哈工大数字电路实验报告实验二

数字逻辑电路与系统上机实验讲义 实验二时序逻辑电路的设计与仿真 课程名称：数字逻辑电路与系统 院系：电子与信息工程学院 班级：1205102 姓名： 学号：1120510 教师：吴芝路 哈尔滨工业大学 2014年12月

实验二时序逻辑电路的设计与仿真3.1实验要求 本实验练习在Maxplus II环境下时序逻辑电路的设计与仿真，共包括6个子实验，要求如下： 节序实验内容要求 3.2同步计数器实验必做 3.3时序电路分析实验必做 3.4移位寄存器实验必做 3.5三人抢答器实验必做 3.6串并转换电路实验选做 3.7奇数分频电路实验选做

3.2同步计数器实验 3.2.1实验目的 1.练习使用计数器设计简单的时序电路 2.熟悉用MAXPLUS II仿真时序电路的方法 3.2.2实验预习要求 1.预习教材《6-3计数器》 2.了解本次实验的目的、电路设计要求 3.2.3实验原理 计数器是最基本、最常用的时序逻辑电路之一，有很多品种。按计数后的输出数码来分，有二进制及BCD码等区别；按计数操作是否有公共外时钟控制来分，可分为异步及同步两类；此外，还有计数器的初始状态可否预置，计数长度（模）可否改变，以及可否双向等区别。 本实验用集成同步4位二进制加法计数器74LS161设计N分频电路，使输出信号CPO的频率为输入时钟信号CP频率的1/N，其中N=(学号后两位mod 8)+8。下表为74LS161的功能表。 CLR N LDN ENP ENT CLK D C B A QD QC QB QA CO 0----------------00000 10----↑D C B A D C B A0 1111↑--------加法计数0 1111↑--------11111 110------------QD n QC n QB n QA n 11--0---------- 3.2.4实验步骤 1.打开MAXPLUS II,新建一个原理图文件，命名为EXP3_ 2.gdf。 2.按照实验要求设计电路，将电路原理图填入下表。

数字电路实验指导

146 实验二 基本逻辑门及其应用 一、实验目的 1.掌握验证逻辑门电路功能的方法。 2.学习基本门电路的实际应用。 3.掌握逻辑门多余输入端的处理方法。 二、实验原理 1.TTL 门电路 TTL 门电路是数字电路中应用最广的门电路，基本门有与门、或门和非门。复合门有与非门、或非门、与或非门和异或门等。这种电路的电源电压为+5V ，电源电压允许变化范围比较窄，一般在4.5V~5.5V 之间。高电平的典型值是3.6V （高电平≥2.4V 合格），低电平的典型值是0.3V （低电平≤0.45V 合格）。 对门电路的多余输入端，最好不要悬空，虽然对TTL 门电路来说，悬空相当于逻辑1，并不影响与门、与非门的逻辑关系，但悬空容易接受干扰，有时会造成电路误动作。不同的逻辑门，其多余输入端的处理有不同的方法。 ⑴TTL 与门、与非门的多余输入端的处理 TTL 与门、与非门多余输入端的处理方法是：把多余输入端与有用的输入端并联使用;把多余输入端接高电平或通过串接限流电阻接高电平。实际使用中多采用把多余的输入端通过串接限流电阻接高电平的方法。多余输入端的处理方法如图5-9所示。 ⑵TTL 或门、或非门的多余输入端的处理 TTL 或门、或非门的多余输入端的处理方法是：把多余输入端与有用的输入端并联使用;把多余输入端接低电平或接地。多余输入端的处理方法如图5-10所示。 （a ）（c ） A （b ）图5-9 TTL 与门、与非门多余输入端的处理方法 a （b ） （）

2. CMOS门电路 CMOS门电路具有输入电阻高、功耗小、制造工艺简单、集成度高、电源电压变化范围大（3~18V）、输出电压摆幅大和噪声容限高等优点，因而在数字电路中得到了广泛的应用。高电平的典型值是电源电压V DD，低电平的典型值是0V。 由于CMOS门电路的输入电阻很高，容易受静电感应而造成击穿，使其损坏，因此，使用时应注意以下几点： ⑴CMOS门电路一定要先加V DD，后加输入信号V i，而且应满足V SS≤V i≤V DD，工作 结束时，先撤去输入信号，后去掉电源。 ⑵电源电压V DD、V SS首先要避免超过极限电压，其次要注意电源电压的高低影响电路 的工作频率，绝对不允许接反。 ⑶禁止在电源接通的情况下，装拆线路或器件。 ⑷对门电路多余的输入端，不能悬空，对不同的逻辑门，其多余输入端的处理有不同的方法。 ①CMOS与门、与非门的多余输入端的处理 CMOS与门、与非门多余输入端的处理方法是：把多余输入端与有用的输入端并联使用；把多余输入端接高电平或通过串接限流电阻接高电平。实际使用中多采用把多余的输入端通过串接限流电阻接高电平的方法，最好不要并联使用，因为这样将增加输入端的电容量，降低工作速度。 ②CMOS或门、或非门的多余输入端的处理 CMOS或门、或非门的多余输入端的处理方法是：把多余输入端与有用的输入端并联使用；把多余输入端接低电平或接地。 三、实验仪器、设备与器件 1. ADCL-Ⅳ型电子技术综合实验箱； 2. MS8215型数字万用表； 3.集成电路：74LS00，74LS27，74LS86，74LS51，74LS20，74LS02； 4.电阻：1kΩ。 四、实验内容与步骤 1.基本内容 实验前按实验箱的使用说明先检查电源是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好，特别注意+V CC及地线不能接错。实验中改动接线须断开电源，接好线再通电实验。 ⑴测试测试TTL门的功能 74LS00、74LS02、74LS27、74LS51、74LS86的引脚图见附录，选中一个逻辑门，输入端分别接到逻辑开关上，输出端接到发光二极管上，通过发光二极管的状态来观察逻辑门的输出状态。扳动开关给出高低电平输入，测试其逻辑功能。若其功能正确，可以使用，否则，不能使用。 147