当前位置：文档库 › 电子系统设计实习报告4人智力竞赛抢答器

电子系统设计实习报告4人智力竞赛抢答器

电子系统设计实习报告

4人智力竞赛抢答器

班级：电子01-1

设计者：何玉迎王丽晖李小瑞学号：

4人智力竞赛抢答器

指导老师:刘丽萱耿敏设计者：何玉迎李小瑞王丽晖

班级：电子01-2班

内容摘要：

该抢答器用数字显示抢答倒计时时间，由“9”倒计到“0”时，蜂鸣器连续响0.5秒。选手抢答时，显示选手号，同时蜂鸣器响0.5秒，倒计时停止。

该电路采用石英晶体振荡器产生频率为1Hz的脉冲信号，起振快，定时精度高，使用方便。

一、设计内容及要求：

1. 设计内容：本课题要求设计一台可供4名选手参加比赛的智力竞赛抢

答器。

2. 设计要求：

14名选手编号为；1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

2给主持人设置一个控制按钮，用来控制系统清零（编号显示数码管灭灯）和抢答的开始。

3抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，改选手编号立即锁存，并在编号显示器上显示该编号，同

时扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢

答。优先抢答选手的编号一直保持到主持人将系统清零为止。

4抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，要求定时器开始倒计时，并用定时显示器显示倒计时时间，同时扬

声器发出音响，音响持续0.5秒。参赛选手在设定时间（9秒）内

抢答，抢答有效，扬声器发出音响，音响持续0.5秒，同时定时器

停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩

余抢答时间，并保持到主持人将系统清零为止。

5如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手

超时后抢答，时间显示器显示0。

6石英晶体振荡器产生频率为1Hz的脉冲信号，作为定时计数器的

CP信号。

二、电路工作原理：

电路由脉冲产生电路，锁存电路，编码及译码显示电路，倒计时电路和音响产生电路组成。当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上同时音响产生。主持人开始时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。

三、选定系统设计方案，画出系统框图

4人智力竞赛抢答器系统框图如下所示

四、单元电路设计参数计算及元器件选择

1. 以锁存器为中心的编码显示电路。此电路是以四D触发器74LS175

为中心的编码锁存系统，编码器的作用是把锁存器的输出转化成8421BCD码，进而送给7段显示译码器。其真值表为：

由真值表可得出A= Q4 Q3 Q2 Q1+Q4 Q3 Q2 Q1 ，B= Q4 Q3 Q2

Q1+Q4 Q3 Q2 Q1

C=Q4Q3 Q2 Q1, D=0

无人抢答时，输出为零，有人抢答时，D触发器将数据送出同时封锁触

发器脉冲，使其他人不能抢答，送出数据经编码器成为8421BCD码，

送到七段显示器上，显示抢答选手的号码。该部分电路如下图所示

DCD_HEX

为“1”，使脉冲能够进入触发器，有一人抢答时，与门中有一个变为“0”，使脉冲不能进入触发器，从而防止其他人抢答，而显示器上只显示先抢答人的编号。

2.脉冲产生电路：该电路是由555定时器构成的多谐振荡器，使其产生需要的方波作为触发器和计数器的CP脉冲，由于电路对脉冲的精确度要求不是很高而晶体振荡需要分频，所以采用555定时器构成的多谐振荡器，电路及波形如下图所示：

DI S

OU T

RST

THR

CON

TRI

GN D

VCC

555_VIR T U AL

1uF

VCC

A B

XSC1

3.倒计时显示电路：该电路使用了十进制同步减计数器74LS190，主持人宣布开始时，按下按钮，同时使计数器置数为“9”，并在脉冲作用下开始倒计时并在显示器上显示，到零时停止。电路图如下所示：

如图所示，当倒计时输出不为零时，“或”门输出为“1”，与脉冲同时输入到“与”门中，使脉冲可以送给计数器，当计数器输出为零时，“或”门输出为“0”，使脉冲不能输入到计数器中，从而使计数器停在“0”。4.音响电路：它是由集成单稳态触发器74LS121构成一个在下降沿出发的触发器，再接入蜂鸣器，根据74LS121产生的脉冲宽度t=0.69RC计算，使得蜂鸣器的鸣叫时间为0.5秒。再由主持人，选手，倒计时共同控制它的输入，使其在主持人开始，选手抢答，倒计时到零时都能鸣叫。电路图如下：（74LS121用MONOSTABLE代替）

（图中A1,A2为输入端）

五、画出完整的电路图

如图为总电路，锁存电路74LS175的脉冲是由3部分控制的，分别

是74LS175的输出Q，555产生的脉冲和计数器的输出，当有一个人

抢答或计数器计到零时，都将封锁脉冲，此时不能再抢答。音响电路

则由主持人，计数器及抢答选手控制，当主持人按下开关宣布开始，

有选手抢答和计数器计到“0”时，都会给74LS121输入一个上升沿

或下降沿，从而使121产生一个时间为0.5秒的脉冲是蜂鸣器发出声

响。

六、列出参考文献

1.荣君雅等主编，数字电子技术，机械工业出版社

2.标准集成电路数据手册TTL电路，电子工业出版社

3.康华光主编，电子技术基础（数字部分），高等教育出版社

4.黄继昌等主编，数字集成电路应用300例，人民邮电出版社

5.肖景和编著，数字集成电路应用精粹，人民邮电出版社

七、系统需要的元器件清单：

Quantity Description Reference_ID Package =====================================================================

1 RESISTOR, 10kOhm_5% R7 RES0.5

6 RESISTOR, 1.0kOhm_5% R6, R5, R4, R3, R1, R2 RES0.5

1 TIMER, LM555CH U1 H08C

2 CAPACITOR, 1.0uF C2, C1 cap5

4 SWITCH, SPST J1, J2, J3, J4 SPST

1 74LS, 74LS192N U1

2 NO16

7 74LS, 74LS21D U3, U4, U5, U6, U10 DO14

, U11, U19

2 74LS, 74LS32D U7, U8 DO14

1 SWITCH, SPDT J5 SPDT

1 74LS, 74LS175D U

2 DO16

1 BUZZER, BUZZER U21 BUZZER

===================================================================== 八、调试过程中遇到的问题及解决方法

?在设计过程中，我们首先遇到的问题是如何把选手的编号锁存起

来。后来经过查阅资料，我们利用4D触发器74LS175的锁存功

能，用74LS175的输出来控制CP脉冲的通断，从而完成琐存功

能。

?如何把74LS175的输出转化成8421BCD码也是我们遇到的一个

主要问题。后来通过列出真值表（见上面），经过反复比较选用2

—4输入与门74LS21才得以实现。

?设计题目所要求的在主持人，选手，到计时到零时蜂鸣器的响声

是最棘手的问题，通多次对电路的改进，上机仿真以及接线调试，

我们利用74LS121来驱动蜂鸣器，从而实现此要求。其工作情况

如下图所示：

主持人

到计时到零无人抢答时

有人抢答时

设计心得体会

三周的电子实习，留给我印象最深的是要设计一个成功的电路，必须要有耐心，要有坚持的毅力。在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，如CP脉冲的供给通断，到计时电路的零时刻锁存，和抢答器的选手号锁存等。在多种方案的选择中，我们仔细比较分析其原理以及可行的原因，最后还是在老师的耐心指导下，使整个电路可稳定工作。实习过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。

总体来说，这次实习我受益匪浅。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增加了实际操作能力。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。

数字频率计

指导老师:刘丽萱学生：张磊

学号：班级：机械01-1班

一内容提要:

数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号.方波信号,尖脉冲信号及其他各种单位时间内变化的物理量.

本文粗略讲述了我在本次实习中的整个设计过程及收获。

讲述了数字频率计的工作原理以及其各个组成部分，记述了我在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到比较满意的实验结果的方方面面。

二设计内容及要求:

要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比较稳定的。

1.测量信号:方波；

2.测量频率范围: 1Hz~9999Hz ; 10KHz~10KHz;

3.显示方式: 4位十进制数显示;

4.时基电路由 555 定时器及分频器组成, 555 振荡器产生脉冲信

号,经分频器分频产生的时基信号,其脉冲宽度分别为: 1s, 0.1s;

5.当被测信号的频率超出测量范围时,报警.

三设计思路及原理:

数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。

由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门

控制信号结束时过闸门,于输出端 C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若T=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数) 若T=0.1s,通过闸门脉冲个数位N时,fx=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出.

在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.

因此,可得出数字频率计的原理框图如下:

四:设计分析

1.时基电路

其基本电路图如下:

它由两部分组成:

第一部分为555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43/((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R2取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲

第二部分为分频电路,主要由74LS90组成因为振荡器产生的是1000Hz 的脉冲,也就是其周期是0.001s,而时基信号要求为0.1s和1s因此,利用10分频的电路比较好.分频后的脉冲宽度计算公式为:tw=T(T为振荡器的周期),而其周期T1=10T,所以一级分频后tw=0.001s,T1=0.01s.依次类推0.1s的脉冲宽度需要三次分频,1s的脉冲宽度需要四次分频.

分频电路如下:

129

118

67214

3R9(1)R9(2)R0(1)R0(2)QA QB QC QD B A 74LS90N

U3A 74LS08N

123

IO1

1000Hz 脉冲

U2129

118

67214

3R9(1)R9(2)R0(1)R0(2)QA QB QC QD B A 74LS90N

U4A 74LS08N

123U512

167214

3R9(1)R9(2)

R0(1)R0(2)QA

QB QC QD B A 74LS90N

U6A 74LS08N

123

U812

167214

3R9(1)R9(2)

R0(1)R0(2)QA

QB QC QD B A 74LS90N

U9A 74LS08N

123

Key = S pace

IO2

时基输出端

分频电路

其中一级分频后的波形如下:

(注:上面的波形为振荡器产生) 。由此可见,设计的电路是正确的.

附1 74LS90各管脚作用：

R9(1)

R9(2)

R0(1)

R0(2)

74LS90N

0V 5V 1000Hz

置9端

（R9（1）=R9（2）=1时，

Q DQ CQ BQ A=1001）

同步2/5/10进制加计数器

2.逻辑控制电路

根据原理框图所示波形，在时基信号 II 结束时产生的负跳变用来产

生锁存信号IV，锁存信号IV的负跳变又用来产生清零信号V，脉冲信号

IV和V可由两个单稳态触发器74LS121产生，它们的脉冲宽度由电路的时

间常数决定。设锁存信号IV和清零信号V的脉冲宽度tw相同，根据

tw=0.7Rext*Cext可以计算出各个参数。这样当脉冲从A1端输入可以产生

锁存信号和清零信号，其要求刚好满足IV和V的要求，当手动开关按下时，计数器清零。

其电路图如下：

MONOSTABLE

Q W

VCC RT/CT CT

A1A2

MONOSTAB U2

MONOSTABLE

Q W

VCC RT/CT CT A1A2

MONOSTAB

VCC

C12nF

2nF

R110kohm

R210kohm

U3A 74LS00D

VCC

R33.3kohm 清零

Key = Space

IO1

时基信号

锁存信号波形比较如下：

注：上面的波形为输入信号

清零信号调试如下：

注：上面的波形为输入信号

由调试波形可以看出设计的电路是正确的。

附2 74LS121的用法

它是单稳态触发器，它有两个负跳沿触发输入和一个可作为禁止输入使用的正跳沿触发输入，它可提供互补的输出脉冲。

外部元件的接法：外接电容接在Cext和Rext两引脚之间；如用内接定时电阻，需将引脚Rint接Vcc；为了改善脉冲宽度的精度和重复性可在Cext和Rext/Cext之间接一外接电容。并将Rint开路。

适当选择定时元件。需出脉冲宽度可以变化于40ns和28s之间。如不接定时元件（Rint引脚接Vcc，而使Cext和Rext/Cext引脚开路），输出脉冲宽度一般可达30ns或35ns，可以作直接耦合触发复位信号使用。输出脉冲宽度可由如下关系式确定：tw=0.7Rt*Cext 。

3．译码显示电路

译码显示电路取用7447七段显示译码器，此电路比较常用，在此并不赘述。

4．计数、译码、显示电路原理电路图如下：

附3 74LS273的用法

3 4 7 8 13 14 17 18

1 11

19 1D1Q

~CLR

CLK

74L S273N

8D数据锁存器

C P

在CP的上升沿处，输出 =输入

即：8Q7Q6Q5Q4Q3Q2Q1Q =8D7D6D5D4D3D2D1D

否则：不管输入如何变化，输出保持不变

5．报警系统

本电路要求用4位数字显示，最高显示为9999。因此，超过9999就要求报警，即当千位达到9（即1001）时，如果百位上再来一个时钟脉冲（即进位脉冲），就可以利用此来控制蜂鸣器报警。电路如下：

200Hz

U15

U16

AND3

报警

IO1

IO2

IO3

接QD

接QA

接进位脉冲

五.使用的元器件

多路智力竞赛抢答器

黄冈师范学院本科生毕业论文题目: 多路智力竞赛抢答器的设计专业班级：电子信息科学与技术2011级03班学号：201122340321 学生姓名：叶林飞指导教师：刘珊论文完成日期: 2015 年 5 月

郑重声明本人的毕业论文是在指导老师刘珊的指导下独立撰写并完成的。毕业论文没有剽窃、抄袭、造假等违反学术道德、学术规范和侵权行为，如果有此现象发生，本人愿意承担由此产生的各种后果，直至法律责任；并可通过网络接受公众的查询。特此郑重声明。毕业论文作者(签名)：年月日

目录 1 绪论 (3) 1.1研究目的与意义 (3) 1.2研究内容 (3) 2电路原理设计 (4) 2.1 八路抢答电路设计 (6) 2.2定时电路设计 (9) 2.3声响电路的设计 (14) 3 Multisim仿真与制作 (16) 3.1抢答仿真 (16) 3.2定时抢答仿真 (18) 3.3超时抢答仿真 (19) 3.4仿真结果分析 (20) 结束语 (21) 附录 (22) 附录一：元件清单 (22) 附录二：总电路图 (23) 参考文献 (24) 致谢 (25)

基于数字电路多路智能竞赛抢答器原理与设计专业:电子信息科学与技术班级：电科1103 姓名：叶林飞指导老师：刘珊摘要随着社会的不断发展，对人才的要求更加急迫，而在高校同学们学科学、学技术、学知识的手段多种多样，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题进行抢答。如果要是让抢答者用举手等方法，会因为主持人的主观误断造成比赛的不公平性。比赛中为了准确、公正、直观地判断出第一抢答者，这就必然离不开抢答器。作为一种电子产品，在市场上很多，但价格昂贵，还不能根据具体情况修改一些参数，如答题时间设置，选手的增加等问题不好解决。为此根据实际需要设计了简易的数字抢答器，这样不仅节约成本，这样也能满足具体实际需要[1]。本文介绍了一种同时供八位选手比赛的抢答器，本设计的数字抢答器由优先编码电路、锁存器、译码电路、显示电路、定时电路及用控制电路组成,能实现8位选手抢答,满足了学校同学们知识竞赛的要求。关键词: 数字电路; 抢答电路；倒计时电路；报警电路；秒脉冲产生电路

4人智力竞赛抢答器设计

4人智力竞赛抢答器设计 (2009-12-13 15:42:40) 转载标签：分类：数字电路智力竞赛锁存器倒计时选手计数器 it 课题4人智力竞赛抢答器一、设计内容及要求设计一台可供4名选手参加比赛的智力竞赛抢答器，具体要求如下： 1、4名选手编号为；1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 2、给主持人设置一个控制按钮，用来控制系统清零（编号显示、数码管熄灭）和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在编号显示器上显示该编号，扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，要求定时器开始倒计时，并用定时显示器显示倒计时时间，同时扬声器发出音响，音响持续0.5秒。参赛选手在设定时间（9秒）内抢答有效，此时扬声器发出0.5秒音响，同时定时器停止倒计时，显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

5、如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。二、系统原理框图三、工作原理电路由脉冲产生电路，锁存电路，编码及译码显示电路，倒计时电路和音响产生电路组成。当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上，同时产生相应的音响效果。主持人按开始键时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。四、单元电路设计参数计算及元器件选择 1. 编码电路编码器的作用是把锁存器的输出转化成8421BCD码，送给7段显示译码器。其真值表为：

数电智力竞赛抢答器课程设计完全版

电子技术课程设计成绩评定表设计课题：智力竞赛抢答器学院名称：电气工程学院专业班级：电气1503 学生：段帅朋学号： 201523010310 指导教师：设计地点：31-220 设计时间： 2017.6.26-2017.7.2

电子技术课程设计任务书

目录 1.绪论 (3) 1.1设计目的 (3) 1.2 设计要求 (3) 2.方案设计 (3) 2.1系统工作流程图 (3) 2.2 元器件清单 (4) 2.3主要元器件选择与分析 (5) 2.3.1 轻触开关 (5) 2.3.2 74LS192计数芯片 (5) 2.3.3共阴极数码管以及其驱动芯片74LS48 (6) 2.3.4 74LS175四路D触发器 (7) 2.3.5 555定时器 (8) 2.3.6 集成门电路 (8) 2.3.7 无源蜂鸣器 (8) 3.原理分析 (9) 3.1 抢答必答模式选择及其指示电路 (9) 3.2 抢答电路 (9) 3.3 脉冲产生电路 (10) 3.4单稳态定时电路 (11) 3.5 定时电路 (12) 3.6 音响电路 (13) 3.7整机电路分析 (13) 3.8加减分数电路 (14) 4.设计总结 (15)

1.绪论 1.1设计目的 1、注重培养学生正确的设计思想，掌握课程设计的主要容、步骤和方法。 2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。 3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、步骤。为以后从事电子电路设计、研制电子产品打下基础。 4、了解电子线路设计的工程，学会书写设计说明书。 5、培养学生严肃、认真的科学态度和工作作风。 6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。 7、培养学生自主学习能力，扩展知识面。 8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。 9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。这样才能在分析电路有良好的思路，便于找出错的原因。 1.2 设计要求用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下： 1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。 4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。 2.方案设计 2.1系统工作流程图系统流程图如2.1所示，控制电路是核心组成部分，它控制抢答电路、音响电路、指示灯电路以及定时电路。主要由门电路与门、与非门、或门等实现控制逻辑。主持人和参赛选手都是通过按钮输入控制信号到控制电路，通过控制电路的逻辑实现对各个模块的控制。1K脉冲主要用于触发器时钟，秒脉冲主要用于计时器。

智力竞赛抢答器设计

项目任务书题目：智力竞赛抢答装置的设计与调试系部电子信息工程学院学科门类工学专业光电信息工程 2014年12月15日

智力竞赛抢答装置的设计与调试摘要随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏, 再购置的麻烦和及时性就会影响活动的开展,因此设计了本抢答器。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。关键词：抢答电路定时电路报警电路时序控制

目录一引言 (1) 1.1课题来源及意义 (2) 1.2 研究现状及趋势 (3) 二系统设计 (4) 2.1概述 (5) （阐述抢答器的系统原理，包括综述，组成框图及各部分介绍） 2.2方案比较 (6) （总结各个方案的优缺点，比较几种方案） 2.3 方案确定 (7) （通过上节内容中的几种方案的比较，得出最优方案，并详细介绍）三电路设计与调试 (8) （包括单元电路设计，参数计算，元器件选型，最终得出总电路图，并阐述调试方法与过程）

四总结与展望 (9) （总结你的设计方案的优缺点，并提出改进方案） 4.1总结 (10) 4.2展望 (11) 参考文献 (12) 附录 (13) （附系统总体电路图，用正规软件绘制）

智力竞赛抢答器设计报告(DOC)

数字电路课程设计智力竞赛抢答器设计报告

目录一、设计题目 (1) 二、设计要求与设计说明 (1) 三、课题分析与设计说明 (2) 四、设计思路及原理 (2) 五、单元设计及实现 (3) 1、抢答信号产生电路 (3) 2、编码电路 (3) 3、锁存电路 (4) 4、译码电路 (5) 5、延时电路 (6) 6、振荡电路 (7) 六、总体设计及实现 (9) 七、调试仿真 (10) 八、零件表 (12) 九、设计总结 (13) 十、参考资料 (13)

一、设计题目智力竞赛抢答器二、设计要求与设计说明 1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、 2、 3、 4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。 2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。 3、抢答器对参赛选手动作的先后有很强的分辨能力。即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。 4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。 5、画出总体电路图并列出元器件清单。

三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。主持人清零功能由信号产生电路和锁存电路共同实现。四、设计思路及原理模块化电路：方便电路安装和调试。将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。

智力竞赛抢答器

抢答器是竞赛问答中的一种常用的必备装置，从原理上讲，它也是一种典型的数字电路，包括了组合逻辑电路和时序逻辑电路。一、设计目的 1. 掌握抢答器的设计方法。 2. 熟悉锁存器的应用。 3. 了解学习触摸开关和发声元件。二、设计指标 (1) 可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。 (2) 主持人具有将抢答器复原的功能。 (3) 抢答者和主持人的按钮开关采用触摸按钮，蜂鸣器用压电陶瓷蜂鸣器作发声元件。三、设计提示及参考电路 1．抢答器的基本工作原理智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，图10-1所示是抢答器的原理框图，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。开关阵列电路触发锁存电路显示电路

图10-1 抢答器组成框图开关阵列电路是由多路开关组成，竞赛者与开关相对应。触发锁存电路是当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱。显示电路即按钮开关按下时对应的指示灯亮。图10-2是用CMOS四D锁存器和门电路组成的四组抢答器。抢答开始前，抢答者的四个按钮S0~S3路均末按下，锁存器CC4042的输入端D0~D3都为0，主持人通过复位按钮S0使时钟端CL为l，因此锁存器清零，四个发光二极管均不亮：同时G1门输出为0，蜂鸣器不发声。图10-2 四路抢答器原理图当有人抢答时，例如按钮S1被按下，锁存器的D1输入端为1，对应的输出端Ql由0变为1，经CC4049反相后驱动对应的发光二极管发光；同时Q1’由1变为0，使G1门输出为1，蜂鸣器因此而发声，表示S1对应的选手优先抢答成功。G1门输出的高电平经过G2门后使CC4042的时钟端CL由1变0（此时主持人的按钮S4已经断开），从而使其由接收状态转为锁存状态，禁止后抢答者的信号存入锁存器，因此即使其他选手再按下所对应的按钮也不起作用。 2.触摸按钮图10-3是两种自制的触摸按钮的原理图。触摸开关是两块距离约为1mm彼

四路智力竞赛抢答器设计

吉林建筑大学电气与电子信息工程学院数字电子技术课程设计报告设计题目：四路竞赛抢答电路专业班级：信工131班学生姓名：学号：指导老师：设计时间：教师评语：成绩：评阅老师日期

前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非抢答器的设计与制作智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间内，使人们增加一些科学知识和生活常识。常广泛。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。

目录前言 (4) 一 . 课程设计目的 (5) 二 . 课程设计题目与内容 (5) 三 . 系统设计方案 (7) 四 . 电路工作原理 (8) 五 . 单元电路设计参数计算及元器件选择 (11) 六 . 完整电路图 (16) 七 .需要的元器件清单： (17) 八 . 总结与体会 (18) 九 . 参考文献 (20)

一、课程设计目的：数字电子技术课程设计是数字电子技术课程的实践性教学环节，是对学生学习数字电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的，训练学生综合运用学过的数字电子技术的基本知识，独立设计比较复杂的数字电路的能力。通过数字电路课程设计使学生做到： 1、综合运用电子设计课程中所学到的理论知识，独立完成一个设计课题。 2、通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、了解常用电子器件的类型和特性，并掌握合理选用的原则。 4、学会电子电路的安装与调试技能，掌握电子电路的测试方法。掌握常用电子仪器的使用方法。 5、学会撰写课程设计总结报告。

数电课程设计八路智力竞赛抢答器设计

3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。另外，要封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。扩展功能： 1．抢答器具有定时抢答的功能，且一次抢答的时间能够由主持人设定。当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发出短暂的声响，声响持续时间0.5s左右。 2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00. 报告要求：课程设计的内容要求用A4纸打印，且页数不得少于20页。时间安排：

路智力竞赛抢答器设计实验报告

数字电子技术课程设计题目:八路智力竞赛抢答器设计姓名: 专业:电子科学与技术班级: 122班

学号: 指导教师: 20 年月日安徽科技学院理学院

八路智力竞赛抢答器设计一、课程设计题目（与实习目的）（一）、题目：八路智力竞赛抢答器设计（二）、实习目的： 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．数点课程实验是大学中为我们提供的唯一一次动手实践的机会，增强动手实践的能力。二、任务和要求实现抢答器的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成抢答器系统。（1）抢答器设计要求设计一个抢答器，基本要求： 1. 抢答器可以实现基本抢答；可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。三、总体方案的选择（1）总体方案的设计针对题目设计要求，经过分析与思考，拟定以下二种方案：方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。主体框图如下：

八路智力竞赛抢答器设计实验报告

数字电子技术课程设计题目: 八路智力竞赛抢答器设计姓名: 专业: 电子科学与技术班级: 122班

学号: 指导教师: 20 年月日安徽科技学院理学院

四人智力竞赛抢答器课程设计报告

一、设计题目四人电子抢答器二、设计功能 1．基本功能（1）抢答器同时供4名选手比赛，分别用4个按钮key5~key8表示。（2）设置一个系统重置和抢答控制开关start（key1），该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 2.扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（30秒）。当主持人启动"开始"键后，定时器进行减计时。（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效， 3.自主功能（1）抢答器具有自动计时功能，当有选手抢答答题时间（10秒）自动开始。（2）报警电路设计：当答题时间和抢答时间将到或结束（还剩3秒时）发出蜂鸣声结束答题。（3）每个选手有一个记分板，答对题目可以由主持人控制start键给予加分。每加一分响一次。（4）长按start可以自动准备计时和系统清零，短按开始计时和暂停。三、原理电路设计：

1、方案抢答电路：使用74175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74148作为编码器，对输入的型号进行编码。输出在共阳数码管显示主持人电路：（1）利用2个74168计数器作为倒计时的芯片，当主持人按下抢答按钮时，2个74168被置29，同时将开始倒计时。假如在30秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。（2）利用4个74160分别控制4位选手的得分，分别显示在4个共阳数码管。每得1分响一下（3）start键输出后分为两路，一路是进入key模块，一路控制30秒倒计时。其中为了区分重置计时电路和暂停计时电路。根据线路的特点，一个接到T 触发器进行短按控制，一个只接到除颤电路通过100hz的控制进行长按控制。显示电路和分频电路上课老师讲的很具体明了就不一一详叙。 2、单元电路设计（1）、锁存器电路的设计锁存器电路采用以74175为中心的锁存器系统，当4个抢答输入端中出现低电平输入时信号时，锁存器立即锁存，禁止抢答，其原本为4个高电平的输出端也变成3高一低，可以利用一个4输入与非门将其与非，再接一个非门后，可以与74175的时钟信号相与非，使得CLK端的输入信号为底电平，从而阻止其余选手的抢答，从而达到锁存的目的74175的真值表如下：锁存器的单元电路设计如下：

四人智力抢答器课程设计报告

四人智力抢答器课程设计报告 Prepared on 22 November 2020

数字电子技术课程设计报告设计课题: 四人智力竞赛抢答器学院: 专业: 电子信息工程班级: 2010级电信(1)班姓名: 学号: 日期 2012年 12月9日——2012年12月23日指导教师:

摘要在各种智力竞赛场合，抢答器是必不可少的最公正的用具。通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED灯、数码管和扬声器连接起来即可。电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由4个Q及门电路组成的锁存电路来控制其他选手再按键时不再起作用。扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。关键词：四人智力竞赛抢答器、74LS175、脉冲、锁存器目录 1 设计任务及要求 (1) 2 比较和选定设计的系统方案、画出系统框图 (1) 方案比较 (1) 系统框图 (3)

3单元电路设计、参数计算和器件选择 (3) 抢答电路设 (3) 定时电路设计 (6) 报警电路设计 (9) 4完整的电路图及电路的工作原理 (10) 完整电路图 (10) 工作原理..............................................................................11 5经验体会. (12) 参考文献 (12) 附录A：系统电路原理图 (13) 附录B：元器件清单 (14)

8路智力竞赛抢答器的设计

课程设计说明书一、课题名称……………………………………………………页码二、内容摘要……………………………………………………页码三、设计内容及要求……………………………………………页码四、方案论证及比较……………………………………………页码五、单元电路的设计、参数计算和器件选择…………………页码六、完整的电路图及工作原理…………………………………页码七、设计特点及实用价值………………………………………页码八、总结与心得体会……………………………………………页码九、元器件清单…………………………………………………页码十、参考文献……………………………………………………页码附录（图）…………………………………………………………页码

一、课题名称 8路智力竞赛抢答器的设计二、内容摘要主要包括数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器除具有基本的抢答、锁存功能外，还具有定时抢答功能，时间定为30S，时间计时用LED 显示，时间到扬声器发出2S声响，抢答功能失效。主持人通过控制开关，控制清零（编号显示数码管灭灯）和抢答的开始，开始后系统将自动倒计时30秒。若在规定的时间内有人抢答，则计时将自动停止；若规定的时间到并且无人抢答，则系统中的蜂鸣器将发响持续2秒，提示主持人本轮抢答无效，实现报警功能，抢答功能失效。该抢答器主要运用到了编码器、计数器、锁存器和定时器：它采用74LS148来实现抢答器的选号，采用74LS74芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。三、设计内容及要求 1、可同时供8名选手参加比赛； 2、他们的编号分别是0、1、2……..7；各用一个抢答按钮，按纽编号与选手编号相对应； 3、主持人手持一控制开关，用来控制清零（编号显示数码管灭灯）和抢答的开始；

智力竞赛抢答器逻辑电路设计

智力竞赛抢答器逻辑电路设计一、抢答器的简要智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加一些科学知识和生活知识。实际进行智力竞赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。必答有时间限制，到时要告警，回答问题正确与否，由主持人判别加分还是减分，成绩评定结果要用电子装置显示。抢答时，要判定哪组优先，并予以指示和鸣叫。二、抢答器的任务与要求设计要求：每组设置一个抢答器按钮，供抢答者使用。电路具有第一抢答信号鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若抢答者按动抢答开关，则该组指示灯亮并组别鉴别显示电路显示抢答者的组别，同时扬声器发出“嘀-嘟”的双响，音响持续2-3S。电路具备自锁功能，使别组的抢答器开关不起作用。设计任务：本题的根本任务是准确判别第一抢答者的信号并将其锁存。实现这功能可用触发器或锁存器等。在得到第一信号后应该将其电路的输出封锁，使其他组的抢答信号无效。同时还必须注意，第一抢答信号必须在主持人发出抢答命令后才有效，否则应视为提前抢答而犯规。当电路形成第一抢答信号之后，LED显示组电路显示其组别。还可鉴别出的第一抢答信号控制一个具有两种工作频率交换变化的音频振荡器工作，使其推动扬声器发出响音，表示该题抢答有效。三、设计方案用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下： 1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。 4. 定时及音响。

智力竞赛抢答器逻辑电路设计

电路设智力竞赛抢答器逻辑计 1.1设计背景在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时还可以设置记分、犯规及奖励记录等多种功能。该设计就是针对上述各种要求设计出的供6 名选手参赛使用的数字式竞赛抢答器。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后，数字抢答器成形。 1.2设计任务与要求 1）设计一个至少可供6人进行的抢答器。（2）系统设置复位按钮，按动后，重新开始抢答。（3）抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。显示优先抢答者序号并且不出现其他抢答者的序号。（4）抢答器具有定时抢答功能，且一次抢答的时间有主持人设定，本抢答器的时间设定为60秒，当主持人启动“开始”开关后，定时器开始减计时。当设定的时间到，而无人抢答时，本次抢答无效，报警发出声音，并禁止抢答。（5）设定的抢答时间内，选手可以抢答，这时定时器停止工作，显示器上显示选手的号码和抢答时间。并保持到主持人按复位键。 2 总体设计方案 2.1方案选择方案一采用74LS148优先编码器分辨选手抢答的先后，并通

过RS锁存器74LS279锁存抢答者的编号，再经过74LS48芯片译码驱动共阴极数码管显示。方案二采用CC4067作为编码电路的核心元件，当有选手抢答时输出四位相应的8421BCD码即可同时供16位选手抢答。经CC4511七段译码器译码后驱动共阴极数码管显示，同时利用CD4069组成一个多谐振荡器，作为十进制计数器CC4510的CP 脉冲使其计数并与D触发器CD4013完成自动锁存的功能。结论：与方案二相比，方案一使用的芯片少、电路简单且同样能实现其功能，故选用方案一。 2.2数字抢答器总体方框图定时抢答器的总体框图如图1所示。其主要由主体电路和扩展电路两部分组成。主体部分完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号。同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时的抢答功能。图 1 定时抢答器的总体框图图1所示定时抢器的工作过程是：接通电源时，节目支持人将开关置于“清除”位置，抢答器处于禁止工作状态，

8路智力竞赛抢答器方案(完整方案)

昆明工业职业技术学院课程设计设计题目：8路智力竞赛抢答器的设计班级：10级计算机控制技术学生姓名：学号：指导教师：白文忠职称：讲师指导小组组长：

教学班负责人：提交日期：2012年月日 8路智力竞赛抢答器的设计摘要本设计主要介绍用数电知识设计八路抢答器。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出，并与主持人开关相连接，即构成了抢答器的主体电路。经过布线、接线、调试等工作后数字抢答器成形。借助较少的外围元件完成抢答的整个过程，设计制作了八路抢答器，设计编程简单，工作稳定可靠。可供8人或8个代表队抢答，并用7段数码管显示首先抢答者的组别号码，有人抢答后自动闭锁其他各路输入，禁止其他人抢答，使其他组的开关失去作用，而显示最先按下抢答键的组别号。只有当主持人按下复位按键才能再次抢答。关键词：八路抢答器；定时；计时；编码；译码 Abstract This design mainly introduces several electrical design with knowledge of eight way responder.Priority encoder circuit, latch, decoder circuit will be teams of the input signal in the display output, and host

switch connected, which constitute the main circuit of the responder.After wiring, wiring, commissioning work forming digital answering device.With fewer peripheral component finish vies to answer first the entire process, design of eight way responder, programming is simple, stable and reliable work.For 8 or 8 teams vies to answer first, and the 7 digital tube display first responder group number, automatic locking other people answer after each input, no other answer, the other group switch out of action, and show the first pressing the answer key category.Only when the host press the reset button to again vies to answer first. Key words：Eight way responder；Timing；Time；Code；Decoding 目录一、设计内容及设计要求 (一)基本功能 (二)扩展功能二、设计及原理 (一)设计框图 (二)设计原理三、抢答器的基本原理及电路的设计方法 (一)抢答电路的的设计 (二)定时电路的设计 (三)报警电路的设计 (四)时序控制电路的设计

四人智力竞赛抢答器实验报告

四人智力竞赛抢答器设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。 (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 (2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 (4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 (6)可用石英晶体振荡器或者555定时器产生频率为1H z的脉冲信号，作为定时计数器的CP信号。数字抢答器总体方框图图11、1数字抢答器框图如图11、1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；

智力竞赛抢答器设计毕业设计

：目录 1 前言 (1) 2方案设计与论证 (2) 3软件介绍 (4) Q UARTUS II简介 (4) Q UARTUS II数字系统开发流程 (4) 4 单元模块电路的设计和实现 (6) ] 抢答鉴别模块的设计与实现 (6) 计时模块的设计与实现 (7) 报警模块的设计与实现 (9) 译码显示模块的设计与实现 (10) 计分模块的设计与实现 (10) 5 硬件调试 (14) 总模块仿真结果 (14) 引脚锁定 (14) … 程序下载 (14) 6 结论 (15) 7 参考文献 (17) 8 附录 (18) ：

1 前言人类社会进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是EDA 技术。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的,但是面对当今飞速发展的电子产品市场，设计师需要更加实用、快捷的EDA工具，使用统一的集体化设计，改变传统的设计思路，将精力集中到设计构想、方案比较和寻找优化设计等方面，需要以最快的速度，开发出性能优良、质量一流的电子产品，对EDA技术提出了更高的要求。传统的EDA设计方法采用自底向上的设计方法，一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试，由于无法进行硬件系统功能仿真，如果某一过程存在错误，查找和修改十分不便，所以这是一种费时、费力的设计方法,而现代电子设计技术(EDA)是自顶向下且先进高效的。在电子产品的设计理念、设计方式、系统硬件构成、设计的重用性、知识产权、设计周期等方面,EDA技术具有一定的优势。所以本次设计的抢答器抛弃了传统的设计方法，选择了采用主流的EDA技术进行设计。智力竞赛是“快乐学习”这一教育模式的典范，它采用在规定的一段时间内抢答和必答等方式，在给人们的生活带来乐趣的同时，也使参与者和观众在愉悦的氛围中学到一些科学知识和生活知识，因此很受大家的喜欢。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。智能竞赛抢答器是一种应用十分广泛的设备，在各种竞赛、抢答场合中，它都能客观、迅速地判断出最先获得发言权的选手。早期的抢答器只是由三个三极管、可控硅、发光管等器件组成的，能通过发光管的指示辨认出选手号码。现在大多数智能抢答器都是由单片机或数字集成电路构成的，并且新增了许多功能，如选手号码显示，抢按前或抢按后的计时，选手得分显示等功能。

八路智力竞赛抢答器设计

课程设计任务书题目: 八路智力竞赛抢答器设计初始条件： ◆教材：《电子线路设计·实验·测试》第三版谢自美主编华中科技大学出版社 ◆元器件：74LS48三片，72LS192两片，74LS279、74LS148、74LS00、74LS11、555各一片，数码管三个，发光二极管一个，开关、电阻、电容若干，面包板，导线若干 ◆仿真：Proteus仿真软件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） ◆多路智力竞赛抢答器功能要求：基本功能： 1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、 3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、 S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。扩展功能： 1．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发出短暂的声响，声响持续时间 0.5s左右。 2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，