文档库 最新最全的文档下载
当前位置:文档库 › CMOS电路不使用的输入端不能悬空

CMOS电路不使用的输入端不能悬空

CMOS电路不使用的输入端不能悬空
CMOS电路不使用的输入端不能悬空

CMOS电路不使用的输入端不能悬空,会造成逻辑混乱。这是为什么?CMOS电路的输入阻抗非常高,很容易受到干扰,所以必须将不用的输入端接地.

集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功

耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。在电子制

作中使用CMOS集成电路时,除了认真阅读产品说明或有关资料,了解其引脚分布及极限

参数外,还应注意以下几个问题:

1、电源问题

(1)CMOS集成电路的工作电压一般在3-18V,但当应用电路中有门电路的模拟应用(如脉冲振荡、线性放大)时,最低电压则不应低于4.5V。由于CMOS集成电路

工作电压宽,故使用不稳压的电源电路CMOS集成电路也可以正常工作,但是工作在不同

电源电压的器件,其输出阻抗、工作速度和功耗是不相同的,在使用中一定要注意。

(2)CMOS集成电路的电源电压必须在规定范围内,不能超压,也不能反接。因为在制

造过程中,自然形成许多寄生二极管,如图1所示为反相器电路,在正常电压下,这些二极

管皆处于反偏,对逻辑功能无影响,但是由于这些寄生二极管的存在,一旦电源电压过高或

电压极性接反,就会使电路产生损坏。

2、驱动能力问题

CMOS电路的驱动能力的提高,除选用驱动能力较强的缓冲器来完成之外,还可将同一个

芯片几个同类电路并联起来提高,这时驱动能力提高到N倍(N为并联门的数量)。如图

所示。

3、输入端的问题

(1)多余输入端的处理。CMOS电路的输入端不允许悬空,因为悬空会使电位不定,破

坏正常的逻辑关系。另外,悬空时输入阻抗高,易受外界噪声干扰,使电路产生误动作,而

且也极易造成栅极感应静电而击穿。所以“与”门,“与非”门的多余输入端要接高电平,“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高,功耗也不需特别

考虑时,则可以将多余输入端与使用端并联。

(2)输入端接长导线时的保护。在应用中有时输入端需要接长的导线,而长输入线必然有

较大的分布电容和分布电感,易形成LC振荡,特别当输入端一旦发生负电压,极易破坏C

MOS中的保护二极管。其保护办法为在输入端处接一个电阻,如图3所示,R=VDD/1mA。

(3)输入端的静电防护。虽然各种CMOS输入端有抗静电的保护措施,但仍需小心对待,在存储和运输中最好用金属容器或者导电材料包装,不要放在易产生静电高压的化工材

料或化纤织物中。组装、调试时,工具、仪表、工作台等均应良好接地。要防止操作人员的

静电干扰造成的损坏,如不宜穿尼龙、化纤衣服,手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时,使用的设备必须良好接地。

(4)输入信号的上升和下降时间不易过长,否则一方面容易造成虚假触发而导致器件失去正常功能,另一方面还会造成大的损耗。对于74HC系列限于0.5us以内。若不满

足此要求,需用施密特触发器件进行输入整形,整形电路如图4所示。

(5)CMOS电路具有很高的输入阻抗,致使器件易受外界干扰、冲击和静电击穿,所

为了保护CMOS管的氧化层不被击穿,一般在其内部输入端接有二极管保护电路,如图

所示。

其中R约为1.5-2.5KΩ。输入保护网络的引入使器件的输入阻抗有一定下降,但

在108Ω以上。这样也给电路的应用带来了一些限制:

(A)输入电路的过流保护。CMOS电路输入端的保护二极管,其导通时电流容限一般

1mA在可能出现过大瞬态输入电流(超过10mA)时,应串接输入保护电阻。例如,

当输入端接的信号,其内阻很小、或引线很长、或输入电容较大时,在接通和关断电源时,就容易产生较大的瞬态输入电流,这时必须接输入保护电阻,若VDD=10V,则取限

电阻为10KΩ即可。

(B)输入信号必须在VDD到VSS之间,以防二极管因正向偏置电流过大而烧坏。因

此在工作或测试时,必须按照先接通电源后加入信号,先撤除信号后关电源的顺序进行操作。在安装,改变连接,拔插时,必须切断电源,以防元件受到极大的感应或冲击而损坏。

(C)由于保护电路吸收的瞬间能量有限,太大的瞬间信号和过高的静电电压将使保护电

失去作用。所以焊接时电烙铁必须可靠接地,以防漏电击穿器件输入端,一般使用时,可

电后利用电烙铁的余热进行焊接,并先焊其接地管脚。

(D)要防止用大电阻串入VDD或VSS端,以免在电路开关期间由于电阻上的压降引

保护二极管瞬时导通而损坏器件。

4、CMOS的接口电路问题

(1)CMOS电路与运放连接。当和运放连接时,若运放采用双电源,CMOS采用的

独立的另一组电源,即采用如图6所示电路,电路中,VD1、VD2为钳位保护二极管,使CMOS输入电压处在10V与地之间。15KΩ的电阻既作为CMOS的限流电阻,

对二极管进行限流保护。若运放使用单电源,且与CMOS使用的电源一样,则可直接相连。

(2)CMOS与TTL等其它电路的连接。在电路中常遇到TTL电路和CMOS电路

合使用的情况,由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同,因此他们之间的连接必须通过电平转换或电流转换电路,使前级器件的输出的逻辑电

满足后级器件对输入电平的要求,并不得对器件造成损坏。逻辑器件的接口电路主要应注

电平匹配和输出能力两个问题,并与器件的电源电压结合起来考虑。下面分两种情况来说明:

(A)TTL到CMOS的连接。用TTL电路去驱动CMOS电路时,由于CMOS电

是电压驱动器件,所需电流小,因此电流驱动能力不会有问题,主要是电压驱动能力问题,TTL电路输出高电平的最小值为2.4V,而CMOS电路的输入高电平一般高于3.

5V,这就使二者的逻辑电平不能兼容。为此可采用图7所示电路,在TTL的输出端与

源之间接一个电阻R(上拉电阻)可将TTL的电平提高到3.5V以上。

若采用的是OC门驱动,则可采用如图8所示电路。其中R为其外接电阻。R的取值一般

1-4.7KΩ。

(B)CMOS到TTL的连接。CMOS电路输出逻辑电平与TTL电路的输入电平可

以兼容,但CMOS电路的驱动电流较小,不能够直接驱动TTL电路。为此可采用CM

S/TTL专用接口电路,如CMOS缓冲器CC4049等,经缓冲器之后的高电平输

电流能满足TTL电路的要求,低电平输出电流可达4mA。实现CMOS电路与TTL电

路的连接,如图9所示。需说明的时,CMOS与TTL电路的接口电路形式多种多样,实用中应根据具体情况进行选择。

5、输出端的保护问题

(1)MOS器件输出端既不允许和电源短接,也不允许和地短接,否则输出级的MOS管

就会因过流而损坏。

(2)在CMOS电路中除了三端输出器件外,不允许两个器件输出端并接,因为不同的器

件参数不一致,有可能导致NMOS和PMOS器件同时导通,形成大电流。但为了增加电

路的驱动能力,允许把同一芯片上的同类电路并联使用。

(3)当CMOS电路输出端有较大的容性负载时,流过输出管的冲击电流较大,易造成电

路失效。为此,必须在输出端与负载电容间串联一限流电阻,将瞬态冲击电流限制在10m

A以下。

CMOS逻辑电路

CMOS逻辑电路 CMOS是单词的首字母缩写,代表互补的金属氧化物半导 体(Complementary Metal-Oxide-Semiconductor),它指的是 一种特殊类型的电子集成电路(IC)。集成电路是一块微小的硅 片,它包含有几百万个电子元件。术语IC隐含的含义是将多个 单独的集成电路集成到一个电路中,产生一个十分紧凑的器件。在通常的术语中,集成电路通常称为芯片,而为计算机应用设计的IC称为计算机芯片。 虽然制造集成电路的方法有多种,但对于数字逻辑电路而言CMOS是主要的方法。桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS 集成电路来完成所需的功能。当我们注意到所有的个人计算机都使用专门的CMOS 芯片,如众所周知的微处理器,来获得计算性能时, CMOS IC的重要性就不言而喻了。CMOS之所以流行的一些原因为: ?逻辑函数很容易用CMOS电路来实现。 ?CMOS允许极高的逻辑集成密度。其含义就是逻辑电路可以做得非常小,可以制造在极小的面积上。 ?用于制造硅片CMOS芯片的工艺已经是众所周知,并且CMOS芯片的制造和销售价格十分合理。 这些特征及其它特征都为CMOS成为制造IC的主要工艺提供了基础。 CMOS可以作为学习在电子网络中如何实现逻辑功能的工具。CMOS它允许我们用简单的概念和模型来构造逻辑电路。而理解这些概念只需要基本的电子学概念。 CMOS逻辑门电路的系列及主要参数: 1.CMOS逻辑门电路的系列 CMOS集成电路诞生于20世纪60年代末,经过制造工艺的不断改进,在应用的广度上已与TTL平分秋色,它的技术参数从总体上说,已经达到或接近TTL的水平,其中功耗、噪声容限、扇出系数等参数优于TTL。CMOS集成电路主要有以下几个系列。 (1)基本的CMOS——4000系列。 这是早期的CMOS集成逻辑门产品,工作电源电压范围为3~18V,由于具有功耗低、噪声容限大、扇出系数大等优点,已得到普遍使用。缺点是工作速度较低,平均传输延迟时间为几十ns,最高工作频率小于5MHz。 (2)高速的CMOS——HC(HCT)系列。 该系列电路主要从制造工艺上作了改进,使其大大提高了工作速度,平均传输延迟时间小于10ns,最高工作频率可达50MHz。HC系列的电源电压范围为2~6V。HCT系列的主要特点是与TTL器件电压兼容,它的电源电压范围为4.5~5.5V。它的输入电压参数为VIH(min)=2.0V;VIL(max)=0.8V,与TTL完全相同。另外,

CMOS逻辑门电路

CMOS逻辑门电路 CMOS逻辑门电路是在TTL电路问世之后,所开发出的第二种广泛应用的数字集成器件,从发展趋势来看,由于制造工艺的改进,CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。CMOS电路的工作速度可与TTL 相比较,而它的功耗和抗干扰能力则远优于TTL。此外,几乎所有的超大规模存储器件,以及PLD器件都采用CMOS艺制造,且费用较低。 早期生产的CMOS门电路为4000系列,随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器,然后介绍其他CMO逻辑门电路。 MOS管结构图 MOS管主要参数: 1.开启电压V T ·开启电压(又称阈值电压):使得源极S和漏极D之间开始形成导电沟道所需的栅极电压; ·标准的N沟道MOS管,V T约为3~6V; ·通过工艺上的改进,可以使MOS管的V T值降到2~3V。 2. 直流输入电阻R GS ·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的R GS可以很容易地超过1010Ω。 3. 漏源击穿电压BV DS ·在V GS=0(增强型)的条件下,在增加漏源电压过程中使I D开始剧增时的V DS称为漏源击穿电压BV DS ·I D剧增的原因有下列两个方面: (1)漏极附近耗尽层的雪崩击穿 (2)漏源极间的穿通击穿 ·有些MOS管中,其沟道长度较短,不断增加V DS会使漏区的耗尽层一直扩展到源区,使沟道长度为零,即产生漏源间的穿通,穿通后 ,源区中的多数载流子,将直接受耗尽层电场的吸引,到达漏区,产生大的I D 4. 栅源击穿电压BV GS ·在增加栅源电压过程中,使栅极电流I G由零开始剧增时的V GS,称为栅源击穿电压BV GS。 5. 低频跨导g m ·在V DS为某一固定数值的条件下,漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导

集成电路设计基础复习

1、解释基本概念:集成电路,集成度,特征尺寸 参考答案: A、集成电路(IC:integrated circuit)是指通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长(L)尺寸。 2、写出下列英文缩写的全称:IC,MOS,VLSI,SOC,DRC,ERC,LVS,LPE 参考答案: IC:integrated circuit;MOS:metal oxide semiconductor;VLSI:very large scale integration;SOC:system on chip;DRC:design rule check;ERC:electrical rule check;LVS:layout versus schematic;LPE:layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案: 集成电路的分类方法大致有五种:器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型,通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为:小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式,可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分,集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案: “自顶向下”的设计步骤中,设计者首先需要进行行为设计以确定芯片的功能;其次进行结构设计;接着是把各子单元转换成逻辑图或电路图;最后将电路图转换成版图,并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案:

MOS管及简单CMOS逻辑门电路原理图

MOS管及简单CMOS逻辑门电路原理图 现代单片机主要是采用CMOS工艺制成的。 1、MOS管 MOS管又分为两种类型:N型和P型。如下图所示: 以N型管为例,2端为控制端,称为“栅极”;3端通常接地,称为“源极”;源极电压记作Vss,1端接正电压,称为“漏极”,漏极电压记作VDD。要使1端与3端导通,栅极2上要加高电平。 对P型管,栅极、源极、漏极分别为5端、4端、6端。要使4 端与6端导通,栅极5要加低电平。 在CMOS工艺制成的逻辑器件或单片机中,N型管与P型管往往是成对出现的。同时出现的这两个CMOS管,任何时候,只要一只导通,另一只则不导通(即“截止”或“关断”),所以称为“互补型CMOS管”。 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V;Vss接地,是0V。 高电平视为逻辑“1”,电平值的范围为:VDD的65%~VDD(或者~VDD)

低电平视作逻辑“0”,要求不超过VDD的35%或0~。 +~+应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来,随着亚微米技术的发展,单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为的CMOS器件已大量使用。在便携式应用中,VDD为,甚至的单片机也已经出现。将来电源电压还会继续下降,降到,但低于VDD的35%的电平视为逻辑“0”,高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。 3、非门 非门(反向器)是最简单的门电路,由一对CMOS管组成。其工作原理如下:A端为高电平时,P型管截止,N型管导通,输出端C的电平与Vss保持一致,输出低电平;A端为低电平时,P型管导通,N型管截止,输出端C的电平与V一致,输出高电平。 4、与非门

集成电路设计基础 课后答案

班级:通信二班姓名:赵庆超学号:20071201297 7,版图设计中整体布局有哪些注意事项? 答:1版图设计最基本满足版图设计准则,以提高电路的匹配性能,抗干扰性能和高频工作性能。 2 整体力求层次化设计,即按功能将版图划分为若干子单元,每个子单元又可能包含若干子单元,从最小的子单元进行设计,这些子单元又被调用完成较大单元的设计,这种方法大大减少了设计和修改的工作量,且结构严谨,层次清晰。 3 图形应尽量简洁,避免不必要的多边形,对连接在一起的同一层应尽量合并,这不仅可减小版图的数据存储量,而且版图一模了然。 4 在构思版图结构时,除要考虑版图所占的面积,输入和输出的合理分布,较小不必要的寄生效应外,还应力求版图与电路原理框图保持一致(必要时修改框图画法),并力求版图美观大方。 8,版图设计中元件布局布线方面有哪些注意事项? 答:1 各不同布线层的性能各不相同,晶体管等效电阻应大大高于布线电阻。高速电路,电荷的分配效应会引起很多问题。 2 随器件尺寸的减小,线宽和线间距也在减小,多层布线层之间的介质层也在变薄,这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线,特别是通过

较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线,避免交叉,或者用多层金属工艺,提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容,一条信号线会在另一条信号线上产生较大的噪声,使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um,以避免芯片键和时,因应力而造成电路损坏。

IC设计基础笔试集锦

IC设计基础(流程、工艺、版图、器件)笔试集锦 1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路 相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念)。(仕兰微面试题目) 什么是MCU? MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心 很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。 2、FPGA和ASIC的概念,他们的区别。(未知) 答案:FPGA是可编程ASIC。 ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。根据一 个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)otp是一次可编程(one time programme),掩膜就是mcu出厂的时候程序已经固化到里面去了,不能在写程序进去!( 4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目) 5、描述你对集成电路设计流程的认识。(仕兰微面试题目) 6、简述FPGA等可编程逻辑器件设计流程。(仕兰微面试题目) 7、IC设计前端到后端的流程和eda工具。(未知) 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知) 9、Asic的design flow。(威盛VIA 2003.11.06 上海笔试试题) 10、写出asic前期设计的流程和相应的工具。(威盛) 11、集成电路前段设计流程,写出相关的工具。(扬智电子笔试) 先介绍下IC开发流程: 1.)代码输入(design input) 用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码 语言输入工具:SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.)电路仿真(circuit simulation) 将vhd代码进行先前逻辑仿真,验证功能描述是否正确 数字电路仿真工具: Verolog:CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具: AVANTI HSpice pspice,spectre micro microwave: eesoft : hp 3.)逻辑综合(synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真 中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程?(仕兰微面试题目) 13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元 素?(仕兰微面试题目) 14、描述你对集成电路工艺的认识。(仕兰微面试题目)

集成电路设计基础复习要点

集成电路设计基础复习要点 第一章集成电路设计概述 1、哪一年在哪儿发明了晶体管?发明人哪一年获得了诺贝尔奖? 2、世界上第一片集成电路是哪一年在哪儿制造出来的?发明人哪一 年为此获得诺贝尔奖? 3、什么是晶圆?晶圆的材料是什么? 4、晶圆的度量单位是什么?当前主流晶圆尺寸是多少?目前最大晶 圆尺寸是多少? 5、摩尔是哪个公司的创始人?什么是摩尔定律? 6、什么是SoC?英文全拼是什么? 7、说出Foundry、Fabless和Chipless的中文含义。 8、什么是集成电路的一体化(IDM)实现模式? 9、什么是集成电路的无生产线(Fabless)设计模式? 10、目前集成电路技术发展的一个重要特征是什么? 11、一个工艺设计文件(PDK)包含哪些内容? 12、什么叫“流片”? 13、什么叫多项目晶圆(MPW) ?MPW英文全拼是什么? 14、集成电路设计需要哪些知识范围? 15、著名的集成电路分析程序是什么?有哪些著名公司开发了集成电 路设计工具?

16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么?英文全拼是 什么?每个对应产品芯片上大约有多少晶体管数目? 17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有 哪些? 18、境外主要代工厂家和主导工艺有哪些? 第二章集成电路材料、结构与理论 1、电子系统特别是微电子系统应用的材料有哪些? 2、常用的半导体材料有哪些? 3、半导体材料得到广泛应用的原因是什么? 4、为什么市场上90%的IC产品都是基于Si工艺的? 5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么? 6、GaAs晶体管最高工作频率f T可达多少?最快的Si晶体管能达到多 少? 7、GaAs集成电路主要有几种有源器件? 8、为什么说InP适合做发光器件和OEIC? 9、IC系统中常用的几种绝缘材料是什么? 10、什么是欧姆接触和肖特基接触? 11、多晶硅有什么特点? 12、什么是材料系统?

集成电路设计基础复习

1. 在P 衬底硅片上设计的PMOS 管可以分为n+层、SiO 2层、多晶硅层、金属层和N 井层。 2. 在集成电路设计中,制造厂商所给的工艺中有R □为它成为(方块电阻)。 3. MOS 管元件参数中的C ox 是栅极单位面积所具有的(电容值)。 4. 对于NMOS 而言,工作在饱和区中,其漏电流I D 等于(21()2D P ox GS TH W I C V V L μ= -),不能使用β或K 来表示。 5. 对于PMOS 而言,工作在饱和区中,其漏电流I D 等于 (21(||)2D P ox SG TH W I C V V L μ=--),不能使用β或K 来表示。 6. 对于工作在饱和区的NMOS 而言,其g m 等于(2D m GS TH I g V V =-),只能有I D 和过 驱动电压表示。 7. 对于工作在饱和区的NMOS 而言,其g m 等于(m g =),只能有I D 、W 、L 以及工艺参数表示。 8. 根据MOS 管特征曲线划分的四个工作区域,可以作为MOS 电阻的区域为(深度三极管区)。 9. 根据MOS 管特征曲线划分的四个工作区域中,可以作为电流源的区域为(饱和区)。 10. 对于NMOS 而言,导电沟道形成,但没有产生夹断的外部条件为(V DS 小于V GS -V TH )。 11. 差动信号的优点,能(有效抑制共模噪声),增大输出电压摆幅,偏置电路更简单和输出线性度更高。 12. 分析MOS 共栅放大电路,其电流增益约等于(1)。 13. 差动信号的优点,能有效抑制共模噪声,增大输出电压摆幅,偏置电路更简单和(输出线性度更高)。 14. 共源共栅电流镜如下图所示,当V X 电压源由大变小的过程中,M2和M3管,(M3)先退出饱和区。

TTL和CMOS电路特点及区别

TTL和CMOS电路特点及区别 TTL门电路的空载功耗较CMOS门的静态功耗是较大的;CMOS的噪声容限更大,抗干扰能力更强;TTL的速度高于CMOS;CMOS驱动负载能力更强…… 1. TTL即Transistor-Transistor Logic。TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑“1”,0V等价于逻辑“0”,这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低,另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有影响。 TTL电路不使用的输入端悬空为高电平。 最小输出高电平VOHmin:2.4V ,输出低电平VOLmax:0.4V。在室温下,一般输出高电平是3.5V 输出低电平是0.2V。最小输入高电平VIHmin:2.0V ,最大输入低电平VILmax:0.8V ;它的噪声容限是0.4V。 2. CMOS即Complementary metal-oxide-semiconductor。1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且具有很宽的噪声容限。CMOS电路输出高电平约为0.9Vcc,而输出低电平约为 0.1Vcc。CMOS电路不使用的输入端不能悬空,会造成逻辑混乱。另外,CMOS集成电路电源电压可以在较大范围内变化,因而对电源的要求不像TTL集成电路那样严格。 3. 电平转换电路:TTL推动CMOS,因为信号为高电平时,TTL输出和CMOS输入的电压值不一样(TTL VOHmin=2.4v < CMOS VIHmin=3.5v),所以互相连接时需要电平的转换:就是用一个拉电阻接电源给TTL输出升压。 4. OC门,又称集电极开路与非门门电路,Open Collector(Open Drain)。实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上,将这些与非门上的数据(状态电平)用同一条导线输送出去。因此,需要一种新的与非门电路--OC门来实现“线与逻辑”。 OC门主要用于3个方面: 1、实现与或非逻辑,用做电平转换,用做驱动器。由于OC门电路的输出管的集

CMOS 集成逻辑门电路特点及使用方法

CMOS 集成逻辑门电路特点及使用方法1.CMOS集成电路特点 CMOS集成电路的特点是功耗极低、输出幅度大噪声容限大、扇出能力强。MOS逻辑门电路主要分为NMOS、PMOS、CMOS三大类,PMOS是MOS逻辑门的早期产品,它不仅工作速度慢且使用负电源,不便与TTL电路连接,CMOS是在NMOS的基础上发展起来,它的各种性能较NMOS都好。 2.集成CMOS电路的特性参数 CMOS门电路主要参数的定义同TTL电路,下面主要说明CMOS电路主要参数的特点。 (1)输出高电平U OH 与输出低电平U OL CMOS门电路U OH的理论值为电源电压U DD,U OH(min)=0.9U DD;U OL的理论值为0V,U OL(max)=0.01U DD。所以CMOS门电路的逻辑摆幅(即高低电平之差)较大,接近电源电压U DD值。 (2)阈值电压U TH 从CMOS 非门电压传输特性曲线中看出,输出高低电平的过渡区很陡,阈值电压U TH 约为U DD/2。 (3)抗干扰容限 CMOS非门的关门电平U OFF为0.45U DD,开门电平U ON为0.55U DD。因此,其高、低电平噪声容限均达0.45U DD。其他CMOS门电路的噪声容限一般也大于0.3U DD,电源电压U DD 越大,其抗干扰能力越强。 (4)传输延迟与功耗 CMOS电路的功耗很小,一般小于1 mW/门,但传输延迟较大,一般为几十ns/门,且与电源电压有关,电源电压越高,CMOS电路的传输延迟越小,功耗越大。前面提到74HC 高速CMOS系列的工作速度已与TTL系列相当。 (5)扇出系数 因CMOS电路有极高的输入阻抗,故其扇出系数很大,一般额定的扇出系数可达50。 但必须指出的是,扇出系数是指驱动CMOS电路的个数,若就灌电流负载能力和拉电流负载能力而言,CMOS电路远远低于TTL电路。 以测试过的CD4001为例,其主要特性参数见表11-12。 表3 CD4001四2或非门主要特性参数

集成电路设计基础——发展史

集成电路设计系列第2章集成电路发展史

本章概要 2.1 集成电路的发明 2.2 微处理器的发展 2.3 摩尔定律 2 2.4 今天的IC

年德国科学家Ferdinand 1874年,德国科学家Ferdinand Braun 发现在一定的条件下,晶体能够单向传导电流并将这种现象能够单向传导电流,并将这种现象称为“整流(rectification )。 年意大利人G i l M i 3 1895年,意大利人Gugielmo Marconi 发明了利用电波传输信号的新技术,成为无线通信的开端晶体探测器首成为无线通信的开端。晶体探测器首次被用于无线电接收机中,用于从载波中提取有用信号称之为“检波”波中提取有用信号,称之为检波。

1904年,英国科学家John Ambrose Fleming,发明了第一只电子管,被称为 Fleming Valve。 “Fleming Valve” 4 这只电子管只有阴极和阳极两个电极。他通过研究 ,将个有用信号调制到从阴极到阳极的 Edison Effect,将一个有用信号调制到从阴极到阳极的 直流电流之上。

5 1906年,美国科学家Lee de Forest 给电子管加一个电极(称为栅极), 从而使电子管具有了放大的能力, 可以视作为晶体管的前身。

机械计算装置 英国剑桥大学教授 Charles Babbage于1932 Ch l B bb 年设想,1934年开发 被称为差动引擎 (Difference Engines) 采用十进制 6 可完成加、减、乘、除 有25000个机械部件,总 成本17470英镑

MOS管及简单CMOS逻辑门电路原理图

MOS 管及简单CMOS 逻辑门电路原理图 现代单片机主要是采用CMO 工艺制成的。 1、MOS 管 MOS 管又分为两种类型:N 型和P 型。如下图所示: V DD 4 5 I c 6 =Vss P 型MOS 管 以N 型管为例,2端为控制端,称为“栅极”;3端通常接地,称为 “源极”;源极电压记作Vss , 1端接正电压,称为“漏极”,漏极电压记作VDD 要使1端与3端导通,栅极2 上要加高电平。 对P 型管,栅极、源极、漏极分别为 5端、4端、6端。要使4 端与6端 导通,栅极5要加低电平。 在CMO 工艺制成的逻辑器件或单片机中,N 型管与P 型管往往是 成对出 现的。同时出现的这两个 CMO 管,任何时候,只要一只导通,另一只则 不导通(即“截止”或“关断”),所以称为“互补型—CMO 管”。. 2、CMO 逻辑电平 高速CMO 电路的电源电压 VDD S 常为+5V; Vss 接地,是0V 。 高电平视为逻辑“ 1”,电平值的范围为:VDD 勺65%-VDD 或者VDD-1.5V ? VDD 低电平视作逻辑“ 0”,要求不超过 VDD 的35%或 0?1.5V 。 +1.5 V ?+3.5V 应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来,随着亚微米技术的发展,单片机的电源呈下降趋势。低电源电压有 助于降低功耗。VDD 为3.3V 的CMO 器件已大量使用。在便携式应用中, VDC 为 2.7V ,甚至1.8V 的单片机也已经出现。将来电源电压还会继续下降,降到0.9V , 但低于VDD 的 35%勺电平视为逻辑“ 0”,高于VDD 勺65%勺电平视为逻辑“ 1” 的规律仍然是适用的。 VDD Vss

(完整版)第四章 CMOS组合逻辑电路设计I

第四章CMOS组合逻辑电路设计I -静态CMOS逻辑门电路 第一节互补CMOS逻辑门的结构及性能 第二节互补CMOS逻辑门的设计 第三节类NMOS电路(有比电路) 第四节传输门逻辑电路 第五节差分CMOS逻辑电路(有比电路)

第一节静态互补CMOS逻辑电路的结构及性能 一、静态CMOS逻辑电路的结构 二、静态CMOS逻辑电路的性能

A B C V DD Y F F F =(B A C ,,) PMOS NMOS 一、静态CMOS逻辑电路的结构 P U N P D N PUN:pull up net 上拉网络PMOS PDN:pull down net 下拉网络NMOS PUN、PDN为双重网络 设计时需保证,无论什么输入, 仅有一个网络在稳定状态下导通。

静态CMOS 逻辑门特点 1)带“非”的逻辑功能 input: x1,x2, (x) output: 2)逻辑函数F(x1,x2,……,xn)决定于管子的连接关系。 NMOS :PMOS :串与并或 串或并与 ) ,2,1(Xn X X F Y ???=3)每个输入信号同时接一个NMOS 管和一个PMOS 管的栅极, n 输入逻辑门有2n 个管子。 4)静态CMOS 逻辑门保持了CMOS 反相器无比电路的优点。高噪声容限,VOH 、VOL 分别为VDD 和GND

A B A + B A B A ? B NMOS 串与 并或 F1 F2 F1 F2 F =F1F2 +F =F1F2 A B C F =A B C A B C F =A B C ++

A B A ? B A B A B F 001 011 101 110 A B 例:CMOS与非门 A ? B = A + B [!(A ? B) = !A + !B or !(A & B) = !A | !B]

cmos门电路

第3章集成门电路 内容提要 (1)晶体管开关特性及TTL逻辑门的基本工作原理。 (2)MOS管开关特性及CMOS逻辑门的基本工作原理。 (3)ECL、I 2L、BiCMOS门电路的工作原理。 (4)各类门电路的外部电气特性:电压传输特性、输入输出特性、抗干扰特性、电源特性等。 (5)门电路的标准推拉输出、开路输出、三态输出的特点及用途。(6)各类门电路性能比较。 教学基本要求 (1)掌握晶体管、MOS管开关特性。 (2)掌握TTL和CMOS门的逻辑功能、外部特性、主要参数和正确使用方法。 (3)掌握门电路标准推拉输出、开路输出、三态输出的特点和应用。(4)理解TTL和CMOS门电路的工作原理。 (5)了解ECL、I 2L、BiCMOS门电路的基本原理。 重点与难点 本章重点: (1)晶体管、MOS管开关特性。 (2)门电路的外部电气特性和正确使用方法。 (3)门电路开路输出、三态输出的特点和应用。 本章难点:门电路的电路结构和参数计算。

主要教学内容 3.1 晶体管开关特性 3.1.1 晶体二极管开关特性 3.1.2 晶体二极管开关特性 3.2 TTL集成逻辑门 3.2.1 TTL集成逻辑门基本工作原理3.2.2 TTL集成逻辑门 3.2.3 OC门和三态门 3.2.4 TTL电路的改进系列 3.2.5 ECL和I2L 3.3 MOS逻辑门 3.3.1 MOS器件输出特性和阈值电压3.3.2 MOS反相器和逻辑门 3.4 CMOS电路 3.4.1 CMOS反相器 3.4.2 COMS传输门 3.4.3 OD门和三态门 3.4.4 BiCMOS电路 3.4.5 CMOS逻辑门电路技术参数3.4.6 CMOS电路的正确使用

集成电路设计基础作业题解答(1~4)word资料5页

第一次作业: 1、 为什么PN 结会有单向导电性? 答PN 结是由P 型半导体和N 型半导体结合在一起形成的。P 型半导体多子是空穴,N 型半导体多子是电子。当形成PN 结后由于载流子的浓度差,电子会向P 型侧扩散,空穴会向N 型侧扩散。随着扩散的进行,会在接触处形成一定厚度的空间电荷区,电荷区中的正负离化中心形成内建电场。随着空间耗尽区的扩展和内建电场的增强,电场作用下的漂移得到加强,扩散随之减弱,最后漂移电流和扩散电流达到平衡。若给PN 结两端加上正电压,外加电场将会削弱内建电场从而加强扩散削弱漂移,此时扩散电流电流大于漂移电流从而形成正向导通电流。当PN 结加上反向偏压后,外加电场和内建电场同向,此时扩散进一步收到抑制,漂移得到加强。但漂移的少数载流子非常少,所以没能形成大的反向导通电流。这就是PN 结的单向导电性。 2、 为什么半导体掺杂后导电能力大大增强 答:本征半导体在常温情况下由于热激发产生的空穴电子对浓度大约在1010量级。而在常温下本征半导体的导电能力非常弱。当掺入B 或P 等杂质后,在常温下的掺杂杂质基本全部离化,杂质的离化而会在价带或导带产生大量的能做共有化运动的空穴或电子。在杂质没有补偿的情况下,载流子浓度近似等于杂质浓度,半导体掺杂后n,p 大大增加。根据电导率σ=nq μ(n)+pqμ(p)可知,掺杂半导体的电导率大大增加,即导电能力明显增强。 3、 为什么晶体管有放大作用? 答:我们定义晶体管集电极电流和基极电流的比值为晶体管放大倍数。只有当晶体管处于放大状态时才具有线性放大能力。当BE 结正偏,BC 结反偏时管子处于放大状态。因为发射极高掺杂,在BE 正向导通时,发射极的大量电子(以NPN 管为例)扩散到基区。基区空穴扩散到发射极,而基区浓度远比发射极来得低,所以电子扩散电流占主要部分。因为基区很薄且载流子寿命很长,到达基区的电子只有一小部分和基区注入得空穴复合,绝大部分要在反偏的集电结内建电场作用下而漂移到集电极。所以集电极电流与基极电流的比值比较大,即放大倍数比较大。 第二次作业 1.3、题目略 解答: (1)①由图可知 ②由图可知 (2) (3) 各层版图如下 (不按次序排放) 1.5、题目略 设计条件如下: ①单条形基极,单条形发射极,单条形集电极 ②工艺允许最小宽度为2u ③外延层厚度和各图形的间距也是2u ④采用标准的PN 结隔离双极型工艺 ⑤要求管子占有面积最小 解答: 根据以上条件可以得到以下layout (1)根据以上版图可以计算一个NPN 管的版图面积为 (2)W W 65103.810 4.22-??=每个管子的功耗= (3)当最小间距是5um 时,38400 5.25.2104.25≈??=N ,W W 51021.538400 2-?=每个管子的功耗= 当最小间距是0.5um 时,6 51084.316104.2?=??=N ,

逻辑门电路使用中的几个实际问题(精)

逻辑门电路使用中的几个实际问题 以上讨论了几种逻辑门电路特别是重点地讨论了 TTL和CMOS两种电路。在具体的应用中可以根据要求来选用何种器件。器件的主要技术参数有传输延迟时间、功耗、噪声容限,带负载能力 等,据此可以正确地选用一种器件或两种器件混用。下面对几个实际问题,如不同门电路之间的接口技术,门电路与负载之间的匹配等进行讨论。 一、各种门电路之间的接口问题 在数字电路或系统的设计中,往往由于工作速度或者功耗指标的要求,需要采用多种逻辑器件混合使用,例如,TTL和CMOS两种器件都要使用。由前面几节的讨论已知,每种器件的电压和电流参数各不相同,因而需要采用接口电路,一般需要考虑下面三个条件: 1.驱动器件必须能对负载器件提供灌电流最大值。 2.驱动器件必须对负载器件提供足够大的拉电流。 3.驱动器件的输出电压必须处在负载器件所要求的输入电压范围 ,包括高。低电压值。 其中条件1和2,属于门电路的扇出数问题,已在第四节作过详细的分析。条件3属于电压兼容性的问题。其余如噪声容限、输入和输出电容以及开关速度等参数在某些设计中也必须予以考 虑。 下面分别就CMOS门驱动TTL 门或者相反的两种情况的接口问题进行分析。 1.CMOS门驱动TTL门 在这种情况下,只要两者的电压参数兼容,不需另加接口电路,仅按电流大小计算出扇出数即可。 下图表示CMOS门驱动TTL门的简单电路。当CMOS门的输出为高电平时,它为TTL负载提供拉电流,反之则提供灌电流。 例2.9.1——74HC00与非门电路用来驱动一个基本的TTL反相器和六个74LS门电路。试验算此时的CMOS门电路是否过载? 解: (1)查相关手册得接口参数如下:一个基本的TTL门电路,IIL=1.6mA,六个74LS门的输入电流IIL=6×0.4mA=2.4mA。总的输入电流IIL(total=1.6mA+2.4mA=4mA。

基本逻辑门电路汇总

第一节基本逻辑门电路 1.1 门电路的概念: 实现基本和常用逻辑运算的电子电路,叫逻辑门电路。实现与运算的叫与门,实现或运算的叫或门,实现非运算的叫非门,也叫做反相器,等等(用逻辑1表示高电平;用逻辑0表示低电平) 11.2 与门: 逻辑表达式F=A B 即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等. 11.3 或门:逻辑表达式F=A+ B 即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等. 11.4.非门逻辑表达式F=A

即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等. 11.5.与非门 逻辑表达式 F=AB 即只有当所有输入端A 和B 均为1时,输出端Y 才为0,不然Y 为1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等. 11.6.或非门: 逻辑表达式 F=A+B 即只要输入端A 和B 中有一个为1时,输出端Y 即为0.所以输入端A 和B 均为0时,Y 才会为 1.或非门常见的芯片型号有:74LS02等. 11.7.同或门: 逻辑表达式F=A B+A B 11.8.异或门:逻辑表达式F=A B+A B

11.9.与或非门:逻辑表逻辑表达式F=AB+CD A 11.10.RS 触发器: 电路结构 把两个与非门G1、G2的输入、输出端交叉连接,即可构成基本RS 触发器,其逻辑电路如图 7.2.1.(a)所示。它有两个输入端R 、S 和两个输出端Q 、Q 。 工作原理 : 基本RS 触发器的逻辑方程为: 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时,则Q=0,Q=1,触发器置1。 2.当R=0、S=1时,则Q=1,Q=0,触发器置0。

(完整word版)微电子器件与IC设计基础_第2版,刘刚,陈涛,课后答案

课后习题答案 1.1 为什么经典物理无法准确描述电子的状态?在量子力学中又是用什么方法来描述的? 解:在经典物理中,粒子和波是被区分的。然而,电子和光子是微观粒子,具有波粒二象性。因此,经典物理无法准确描述电子的状态。 在量子力学中,粒子具有波粒二象性,其能量和动量是通过这样一个常数来与物质波的频率 ω和波矢k 建立联系的,即 k n c h p h E ηη== ==υ ωυ 上述等式的左边描述的是粒子的能量和动量,右边描述的则是粒子波动性的频率ω和波矢 k 。 1.2 量子力学中用什么来描述波函数的时空变化规律? 解:波函数ψ是空间和时间的复函数。与经典物理不同的是,它描述的不是实在的物理量的波动,而是粒子在空间的概率分布,是一种几率波。如果用()t r ,ψ表示粒子的德布洛意波的振幅,以()()()t r t r t r ,,,2 ψψψ* =表示波的强度,那么,t 时刻在r 附近的小体积元 z y x ???中检测到粒子的概率正比于()z y x t r ???2 ,ψ。 1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。 解:如图1.3所示,从能带的观点来看,半导体和绝缘体都存在着禁带,绝缘体因其禁带宽度较大(6~7eV),室温下本征激发的载流子近乎为零,所以绝缘体室温下不能导电。半导体禁带宽度较小,只有1~2eV ,室温下已经有一定数量的电子从价带激发到导带。所以半导体在室温下就有一定的导电能力。而导体没有禁带,导带与价带重迭在一起,或者存在半满带,因此室温下导体就具有良好的导电能力。 1.4 为什么说本征载流子浓度与温度有关? 解:本征半导体中所有载流子都来源于价带电子的本征激发。由此产生的载流子称为本征载流子。本征激发过程中电子和空穴是同时出现的,数量相等,i n p n ==00。对于某一确定的半导体材料,其本征载流子浓度为kT E V C i g e N N p n n ==002 式中,N C ,N V 以及Eg 都是随着温度变化的,所以,本征载流子浓度也是随着温度变化的。

第四章逻辑门电路作业题(参考答案)

第四章逻辑门电路 (Logic Gates Circuits) 1.知识要点 CMOS逻辑电平和噪声容限;CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构; CMOS逻辑电路的稳态电气特性:带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型; 动态电气特性:转换时间、传输延迟、电流尖峰、扇出特性; 特殊的输入/输出电路结构:CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。 重点: 1.CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系; 2.CMOS逻辑电平的定义和噪声容限的计算; 3.逻辑门电路扇出的定义及计算; 4.逻辑门电路转换时间、传输延迟的定义。 难点: 1.CMOS互补网络结构的分析和设计; 2.逻辑门电路对负载的驱动能力的计算。 (1)PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成:Gate,Source,Drain和Backgate,Source和Drain之间由Backgate连接,当Gate对Backgate的电压超过某个值时,Source和Drain之间的电介质就会形成一个通道,使得两者之间产生电流,从而导通管子,这个电压值称为阈值电压。对PMOS管而言,阈值电压是负值,而对NMOS管而言,阈值电压是正值。也就是说,在逻辑电路中,NMOS管和PMOS管均可看做受控开关,对于高电平1,NMOS导通,PMOS截断;对于低电平0,NMOS截断,PMOS导通。 (2)CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成,并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极(Gate)上。 对正逻辑约定而言,NMOS管的串联(Series Connection)可实现与操作(Implement AND Operation),并联(Parallel Connection)可实现或操作(Implement OR Operation)。 PMOS电路与NMOS电路呈对偶关系,即当NMOS管串联时,其相应的PMOS管一定是并联的;而当NMOS 管并联时,其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上,由于NMOS网络接地,输出需要反相(取非)。 (3)CMOS逻辑电路的稳态电气特性 一般来说,器件参数表中用以下参数来说明器件的逻辑电平定义: V OHmin输出为高电平时的最小输出电压 V IHmin能保证被识别为高电平时的最小输入电压 V OLmax能保证被识别为低电平时的最大输入电压 V ILmax输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定,而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下,多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况,其最坏的输出电压是V OHmin,如果要使该电压能在输入端被正确识别为高电平,即被

相关文档
相关文档 最新文档