Cadence常用

3、Allegro的属性设定

Allegro界面介绍：

Option(选项)：显示正在使用的命令。

Find（选取）

Design Object Find Filter选项：

Groups(将1个或多个元件设定为同一组群)

Comps（带有元件序号的Allegro元件）

Symbols（所有电路板中的Allegro元件）

Functions（一组元件中的一个元件）

Nets（一条导线）

Pins(元件的管脚)

Vias（过孔或贯穿孔）

Clines（具有电气特性的线段：导线到导线；导线到过孔；过孔到过孔）

Lines（具有电气特性的线段：如元件外框）

Shapes（任意多边形）

Voids（任意多边形的挖空部分）

Cline Segs(在clines中一条没有拐弯的导线)

Other Segs(在line中一条没有拐弯的导线)

Figures（图形符号）

DRC errors（违反设计规则的位置及相关信息）

Text（文字）

Ratsnets（飞线）

Rat Ts（T型飞线）

Find By Name选项

类型选择：Net网络；Symbol符号；Devtype设备类型；Property属性；Group分组类别选择:Name（在左下角填入）元件名称；List列表；Objecttype

Visiblity(层面显示)

View栏

Conductors栏：针对所有走线层做开和关

Planes栏：针对所有电源/地层做开和关

Etch栏：走线

Pin栏：元件管脚

Via栏：过孔

Drc栏：错误标示

All栏：所有层面和标示

定制Allegro环境

文件类型：

.brd(普通的电路板文件)

.dra(Symbols或Pad的可编辑保存文件)

.pad（Padstack文件，在做symbol时可以直接调用）

.psm（Library文件，保存一般元件）

.osm(Library文件，保存由图框及图文件说明组成的元件)

.bsm(Library文件，保存由板外框及螺丝孔组成的元件)

.fsm(Library文件，保存特殊图形元件，仅用于建立Padstack的Thermal Relief) .ssm(Library文件，保存特殊外形元件，仅用于建立特殊外形的Padstack)

.mdd(Library文件，保存module definition)

.tap(输出的包含NC drill数据的文件)

.scr（Script和macro文件）

.art(输出底片文件)

.log（输出的一些临时信息文件）

.color(view层面切换文件)

.jrl(记录操作Allegro的事件的文件)

设定Drawing Size（setup\Drawing size....）

设定Drawing Options(setup\Drawing option....)

status:on-line DRC(随时执行DRC)

Default symbol height

Display：

Enhanced Display Mode:

Display drill holes:显示钻孔的实际大小

Filled pads：将via 和pin由中空改为填满

Cline endcaps：导线拐弯处的平滑

Thermal pads：显示Negative Layer的pin/via的散热十字孔

设定Text Size（setup\Text Size....）

设定格子（setup \grids...）

Grids on:显示格子

Non-Etch:非走线层

All Etch:走线层

Top：顶层

Bottom：底层

设定Subclasses选项（setup\subclasses...）

添加\删除Layer

New Subclass..

设定B/Bvia(setup\Vias\Define B/Bvia...)

设定工具栏

同其他工具，

元件的基本操作

元件的移动：（Edit\Move\Options...)

Ripup etch：移动时显示飞线

Stretch etch：移动时不显示飞线

元件的旋转：（Edit\Spin\Find\Symbol）

元件的删除：（Edit\Delete）

信号线的基本操作：

更改信号线的宽度（Edit\Change\Find\Clines）option\linewidth

删除信号线（Edit\Delete）

改变信号线的拐角（Edit\Vertex）

删除信号线的拐角（Edit\Delete Vertex）

显示详细信息：

编辑窗口控制菜：

常用元件属性（Hard_Location/Fixed）

常用信号线的属性

一般属性：

NO_RAT；去掉飞线

长度属性：propagation_delay

等长属性：relative_propagation+delay

差分对属性：differential pair

设定元件属性(Edit\Properities\)

元件加入Fixed属性：（Edit\Properities\find\comps..）

设置(删除)信号线：Min_Line_width:(Edit\Properities\find\nets)

设定差分对属性：setup\Electrical constraint spread sheet\Net\routing\differential pair

§4、高速PCB设计知识（略）

§5、建立元件库：

通孔焊盘的设计：

1、定义：类型Through，中间层（fixed），钻孔Drill/slot（圆形，内壁镀锡plated，尺寸）

2、层的定义：BEGIN Layer（Top）层：REGULAR-PAD ＜THERMAL-PAD ＝ANTI-PAD

END LAYER（同BEGIN,常用copy begin layer, then paste it）

TOP SOLDERMASK:只定义REGULAR-PAD ，大于（Begin layer层regular-pad,约为1.1~1.2倍）

BOTTOM SOLDERMASK（同Top soldermask,常用Top soldermask, then paste it）

例1 //---------------------------------------------------------------------------------------

Padstack Name: PAD62SQ32D

*Type: Through

*Internal pads: Fixed

*Units: MILS

Decimal places: 4

Layer Name Geometry Width Height Offset (X/Y) Flash Name Shape Name

------------------------------------------------------------------------------------------------------------------

*BEGIN LAYER

*REGULAR-PAD Square 62.0000 62.0000 0.0000/0.0000

*THERMAL-PAD Circle 90.0000 90.0000 0.0000/0.0000

*ANTI-PAD Circle 90.0000 90.0000 0.0000/0.0000

*END LAYER（同BEGIN,常用copy paste）

DEFAULT INTERNAL（Not Defined ）

*TOP SOLDERMASK

*REGULAR-PAD Square *75.0000 75.0000 0.0000/0.0000

*BOTTOM SOLDER MASK

*REGULAR-PAD Square *75.0000 75.0000 0.0000/0.0000

TOP PASTEMASK（Not Defined ）

BOTTOM PASTEMASK（Not Defined ）

TOP FILMMASK（Not Defined ）

BOTTOM FILMMASK（Not Defined ）

NCDRILL

32.0000 Circle-Drill Plated Tolerance: +0.0000/-0.0000 Offset: 0.0000/0.0000

DRILL SYMBOL

Square 10.0000 10.0000

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

表贴焊盘的设计：

1、定义，类型single，中间层（option），钻孔（圆形，内壁镀锡plated，尺寸一定为0）

2、层的定义：BEGIN Layer（Top）层：只定义REGULAR-PAD

TOP SOLDERMASK:只定义REGULAR-PAD ，大于（Begin layer层regular-pad,约为1.1~1.2倍）

例2 －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

Padstack Name: SMD86REC330

*Type: Single

*Internal pads: Optional

*Units: MILS

Decimal places: 0

Layer Name Geometry Width Height Offset (X/Y) Flash Name Shape Name

------------------------------------------------------------------------------------------------------------------

*BEGIN LAYER

*REGULAR-PAD Rectangle 86 330 0/0

THERMAL-PAD Not Defined

ANTI-PAD Not Defined

END LAYER（Not Defined ）

DEFAULT INTERNAL（Not Defined ）

*TOP SOLDERMASK

*REGULAR-PAD Rectangle 100 360 0/0

BOTTOM SOLDERMASK（Not Defined ）

TOP PASTEMASK（Not Defined ）

BOTTOM PASTEMASK（Not Defined ）

TOP FILMMASK（Not Defined ）

BOTTOM FILMMASK（Not Defined ）

NCDRILL（Not Defined ）

DRILL SYMBOL

Not Defined 0 0

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

手工建立元件（主要包含四项：PIN;Geometry:SilkScreen/Assembly;Areas:Boundary/Height;RefDes：SilkScreen/Display）

注意：元件应放置在坐标中心位置，即(0,0)

1、File\new..\package symbol

2、设定绘图区域：Setup\Drawing size...\Drawing parameter\...

3、添加pin：选择padstack ，放置，右排时改变text offset（缺省为-100,改为100）置右边

4、添加元件外形：（Geometery）

*丝印层Silkscreen：Add\Line(Option\Active:package geometery;subclass:silkscreen_top)

*装配外框Assembly：Add\Line(Option\Active:package geometery;subclass:Assembly_top)

5、添加元件范围和高度：（Areas）

*元件范围Boundary:Setup\Areas\package boundary....Add Line(Option\Active Class:Package geometry;subclass:Package_bound_top)

*元件高度Height:Setup\Areas\package Height....Add Line(Option\Active Class:Package geometry;subclass:Package_bound_top)

6、添加封装标志：（RefDes）Layout\Labels\ResDs...）

*底片用封装序号（ResDes For Artwork）:Pin1附近（...RefDes:Silkscreen_Top)

*摆放用封装序号（ResDes For Placement）:封装中心附近（...RefDes:Display_Top)

*封装中心点（Body center）:指定封装中心位置(Add\Text\Package Geometery:Boby_centre) 7、建立Symbol文件：File\Create Symbol

利用向导建立

§5、建立电路板

1、建立Mechanical Symbol(File\New...\mechanical symbol)

绘制外框（outline）：Options\Board geometry:outline

添加定位孔：Options\padstack

倾斜拐角:（dimension\chamfer）

尺寸标注：Manfacture\Dimension/Draft\Parameters...

设定走线区域：shape\polygon...\option\route keepin:all

设置摆放元件区域：Edit\z-copy shape...\options\package keepin:all;size:50.00;offset:xx

设置不可摆放元件区域：setup\areas\package keepout....options\package keepout:top

设定不可走线区域：setup\areas\route keepout....options\route keepout:top

保存（File\save:xx.dra）

§6、建立电路板（File\New...\board）

建立文件

放置外框Mechanical symbols和PCB标志文件Fomat symbols：Place\Manually...placement list\Mechanical symbols。

放置定位孔元件：Place\Manually...placement list\Mechanical symbols。（同前一种效果）放置光学定位元件

设置工作grid

设定摆放区间（Add\Rectangle: options\Board Geometry；Top Room\

设定预设DRC值：Setup\Constraints...

设定预设贯穿孔（via）

增加走线内层：setup\subclass...

DRC as photo Film Type:Positive正片形式，对应Layer type为Conductor；negative:负片对应Layer type为Plane

保存电路板文件

3、读入Netlist：File\Import\Logic...

§7、设置约束规则

1、Allegro中设置约束规则（Setup\Constraints\..）Spacing Rules和Physical Rules

2、设置默认规范...\set\constraints\set standard value

3、设置和赋值高级间距规范：

设定间距规范值:set value

设定间距的Type属性:Edit\Properties\nets....D6/8，同组间距为6；与其他信号线间距为8mil 添加规范值set value\add...

4、设置和赋值高级物理规范：（基本同上）

设定物理规范值:

5、建立设计规范的检查(setup constraits... )

§8 布局

1、手动摆放元件：Place\manually...\...

查看元件属性：Display\Elemant;;Find\Comps;单击要查看属性的元件

2、自动摆放元件：Place\Quick Place...\...

3、随机摆放：Edit\Move...

4、自动布局：Place \auto Place\

网格：Top Grid..

设置元件进行自动布局的属性:Edit\Properties\ Find ..\more..

5、设定Room：

设定Room:add\rectangle;options\board geometry\top room\

给Room定义名字;Add\text;options\board geometry\top room\

定义该Room所限制的特性和定义某些元件必须放置在该Room中：

定义Room所限制的特性：Edit\Properties;选中Room；Edit properties;Room_type=hard(指定room的元件必须放Room中)

定义放入Room中的元件：Edit\properties;Finf\...more...\Room=...

6、摆放调整（Move、Mirror、Spin）

7、交换（swap）（配合原理图使用，比较少用）

8、未摆放元件报表（Tool\Report...）

9、已摆放元件报表（Tool\Report...）

§9 原理图与Allegro交互参考§10建立电源与接地层

1、原理图交互参考的设置方法

Capture中元件属性PCB FootPrint输入Allegro可识别的元件封装；

2、Capture与Allegro的交互

Capture:Tools\Create netlist....

Allegro:place\Manually；

Capture:Option\Preferences...\Miscellaueous\Enable Intertool communication

Capture和Allegro的交互操作：

Allegro：Display\HighLight;对应Capture中元件高亮

Capture：选中元件\右键\Allegro select;对应Allegro选中其封装；

Capture修改原理图：**.dsn\Create Netlist...\Create or Update Allegro Board\Input Board;Output Board

§10建立电源与接地层

添加层：Setup\Subclass...\Etch\Layout Cross section(...)

Top/Bottom；Copper\Conductor\Top/Botton\Positive

FR-4:Dielectric

VCC/GND:Copper\Plane\VCC/GND\Negative

铺设VCC层面：Add\Line;Options\etch\Vcc ;shape\compose shape\vcc plane;单击外框，系统自动添加VCC平面

也可以使用Shape add rectangle；注意指定net；以替换dummy net

铺设GND层面：

电源层分割的问题：使用Shape Void rectangle隔开plane 然后在这里添加另一电源层平面，注意指定net；以替换dummy net

allegro布线的注意事项

A. 创建网络表 1. 网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。 2. 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保证网络表的正确性和完整性。 3. 确定器件的封装（PCB FOOTPRINT）． 4. 创建PCB板 根据单板结构图或对应的标准板框, 创建PCB设计文件； 注意正确选定单板坐标原点的位置，原点的设置原则： A. 单板左边和下边的延长线交汇点。 B. 单板左下角的第一个焊盘。 板框四周倒圆角，倒角半径3.5mm。特殊情况参考结构设计要求。 B. 布局 1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性(锁定)。按工艺设计规范的要求进行尺寸标注。 2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。 3. 综合考虑PCB性能和加工的效率选择加工流程。 加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。 4. 布局操作的基本原则 A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局． B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件． C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分． D. 相同结构电路部分，尽可能采用“对称式”标准布局； E. 按照均匀分布、重心平衡、版面美观的标准优化布局； F. 器件布局栅格的设置，一般IC器件布局时，栅格应为5--20 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于5mil。 G. 如有特殊布局要求，应双方沟通后确定。 5. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y 方向上保持一致，便于生产和检验。 6. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。 7. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。 8. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。 9. BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。

基于Cadence的IC设计

第1章 Cadence IC 5.1.41的基本设置 本章是Cadence IC 5.1.41是设计 的简明入门教程，目的是让读者在刚接触该软件的时候对它的基本功能有一个总体的了解。本章主要内容如下：[1] 启动Cadence IC 前的准备；[2] Command Interpreter Window (CIW, 命令行窗口)；[3] Library Manager 设计库管理器；[4] Virtuoso ? Schematic Editor 电路图编辑器简介；[5] Virtuoso ? Analog Design Environment (ADE) 简介。 1.1 启动前的准备 要在Unix/Linux 使用Cadence IC 5.1.41工具应当保证以下的条件： [1] 保证Cadence IC 5.1.41已经由管理员正确地安装在电脑上；并且软件授权密钥已经设置 完成。 [2] 在Shell 中设置了正确的环境变量。 必须将Cadence IC 的安装路径加入Shell 环境变量，Cadence IC 5.1.41才能正常运行。以Cshell 为例，Cadence IC 被安装在了/tools/cadence/ic5141，则需要在~/.cshrc 文件中加入这样的路径配置语句： setenv ic50 /tools/cadence/ic5141 set LD_LIBRARY_PATH = ($ic50/tools/lib $ic50/tools/dfII/lib $ic50/tools/tcltk/ tcl8.0/lib $LD_LIBRARY_PATH) set path = ($ic50/tools/bin $ic50/tools/dfII/bin $ic50/tools/dracula/bin $path) 也可以把路径的设置写在一个单独的配置文件中。例如，将上面的配置写在配置文件/env/cadence_5141中，则可以在~/.cshrc 中加入一行 source /env/cadence_5141 1.1.1 启动配置文件：.cdsinit .cdsinit 文件是在Cadence IC 中启动时运行的SKILL 脚本文件。该文件配置了很多Cadence IC 5.1.41的环境配置，包括使用的文本编辑器、热键设置、仿真器的默认配置等。如果Cadence IC 没有找到.cdsinit 文件，软件中的快捷键等功能都不能适用。 Cadence IC 搜索.cdsinit 文件时，首先会搜索程序的启动路径，然后搜索的是用户的主目录。例如：在~/project 目录下运行icfb&，则首先Cadence IC 会尝试载入~/project/.cdsinit 。如果这个文件不存在则会尝试载入~/.cdsinit 。 默认配置文件路径： /tools/dfII/samples/local/cdsinit 1.1.2 其他配置文件 如果需要，在程序的运行目录建立其他的启动配置文件，如.cdsenv 、.cdsplotinit 、display.drf 等。这些配置文件分别有自己的用途： .cdsenv: 用于设置启动时的环境变量； .cdsplotinit: Cadence IC 打印和输出图型的设置；

Allegro器件封装设计

PCB零件封装的创建 孙海峰零件封装是安装半导体集成电路芯片的外壳，主要起到安装、固定、密封、保护芯片和增强电热性能的作用，它是芯片内部电路与外部电路的桥梁。随着电子技术飞速发展，集成电路封装技术也越来越先进，使得芯片内部电路越来越复杂的情况下，芯片性能不但没受影响，反而越来越强。 在Cadence软件中，设计者要将绘制好的原理图正确完整的导入PCB Editor 中，并对电路板进行布局布线，就必须首先确定原理图中每个元件符号都有相应的零件封装（PCB Footprint）。虽然软件自带强大的元件及封装库，但对于设计者而言，往往都需要设计自己的元件库和对应的零件封装库。在Cadence中主要使用Allegro Package封装编辑器来创建和编辑新的零件封装。 一、进入封装编辑器 要创建和编辑零件封装，先要进入Allegro Package封装编辑器界面，步骤如下： 1、执行“开始/Cadence/Release 16.3/PCB Editor”命令，弹出产品选择对话框，如下图， 点击Allegro PCB Design GXL即可进入PCB设计。 2、在PCB设计系统中，执行File/New将弹出New Drawing对话框如下图， 该对话框中，在Drawing Name中填入新建设计名称，并可点击后面Browse 改变设计存储路径；在Template栏中可选择所需设计模板；在Drawing Type 栏中，选择设计的类型。这里可以用以设计电路板（Board）、创建模型（Module），还可以用以创建以下各类封装： （1）封装符号（Package Symbol） 一般元件的封装符号, 后缀名为*.psm。PCB 中所有元件像电阻、电容、电感、IC 等的封装类型都是Package Symbol； （2）机械符号（Mechanical Symbol） 由板外框及螺丝孔所组成的机构符号, 后缀名为*.bsm。有时设计PCB 的外框及螺丝孔位置都是一样的, 比如显卡, 电脑主板, 每次设计PCB时要画一次板外框及确定螺丝孔位置, 显得较麻烦。这时我们可以将PCB的外框及螺丝孔建

cadence快捷键

原理图：i放大o缩小 ctrl+mouse 放大缩小 ctrl+pageup ctrl+pagedown 左右移动 ctrl+n 下一PART ctrl+b 上一PART view->package 查看全部Part view->part 查看某一PART edit->browse 查看part、nets等 alt断开连接移动 R旋转，V垂直，H水平 原理图R 旋转shift 任意角度走线alt拖动元件时切断连接 全局修改器件属性：edit->browse->parts->shift全选所有器件->edit->properties->browse spreadsheet修改即可。 原理图库：D:\Cadence\SPB_16.3\tools\capture\library\Discrete.olb (散件) 建立原理图库：new->library Cadence olb ：ctrl+N 切换到下一PART ctrl+B 切换到前一PART 栅格的控制都在options->preferences->Grid Display Schemtic page grid控制原理图栅格 Part and symbol grid控制元器件库栅格 ******************************************************************************* ******************************* PCB例程：D:\Cadence\SPB_16.3\share\pcb\examples\board_design 测量距离：display->measure / Find->pins PCB Editor：右键->cancel 取消 类、子类color visible PCB提供两种模式，布局布线，封装库（package symbol） PCB 封转库中，怎样设置图纸大小？ 显示栅格大小？ 焊盘—>元件封装 layout->pins:x0 0 ->右键done dra place_bound_top(矩形) silkscreen_top == assemble_top assemble_top:x0 0.75 ix 1.8 iy -1.5 ix -1.8 iy 1.5 (add line) silkscreen_top: x0.6 0.94 ix -1.38 iy -1.88 ix 1.38 (add line) x1.2 0.94 ix 1.38 iy -1.88 ix -1.38 place_bound_top:add rectangle x-0.85 1 x2.65 -1 参考标号：layout->label->refdes Assembly_top 内部 Silkscreen_top 左上角 file->new->package symbol 必须有：1引脚2零件外形，轮廓线3参考编号4place_bound放置安装区 psm元件封装数据文件，dra元件封装绘图文件

orcad使用中常见问题

1、什么时FANOUT布线？ FANOUT布线：延伸焊盘式布线。 为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此用fanout布线，从SMD器件的焊盘向外延伸一小段布线，再放置VIA，起到在焊盘上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。 2、现在顶层图上有四个模块，选中任一模块后，按右键选Descend Hierarchy 后可进入子图，现在子图已画好，如何在顶层中自动生成PORT？而不用自己一个一个往上加PORT？（子图中已给一些管脚放置了PORT） 阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单。自动应该不可能。 3、只是想把板框不带任何一层,单独输出gerber文件.该咋整? 发现在layout 自带的模板中，有一些关于板框和尺寸的定义，都是在notes层。所以你也可以在设定板框时，尝试单独将obstacle type 设定为board outline,将obstacle layer设定为 notes，当然要在layers对话框里添加上notes层，再单独输出notes层gerber文件 4、层次原理图，选中，右键，Descend Hierarchy，出现错误：Unable to descend part.？ 建议重新设置层级、重新设置属性后就可以了 5、层次原理图是什么概念呢？ 阶层电路就是将经常要用到的原理图（如半加器）作为一个模块，不仅可以使设计版图简洁，而且便于其他设计引用 6、有关ORCAD产生DEVICE的问题 用ORCAD出DEVICE文件时，它只默认原理图上所显示的元件的PIN连接来出，悬空的PIN在DEVICE里的PINCOUNT没有统计进去，而且确定不了元件PIN 的数量（由于悬空没有显示）这样的话，做封装的时候很容易做错，如果没有DATA SHEET的话。 怎么样才能避免这个问题呢？在ORCAD里面如何显示元件的全部PIN呢？ 原理图的脚和封装的脚有关系吗？做封装当然不能看原理图做了。找DATASHEET 建封装库吧 7、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字体的大小和PIN 的长短，以及GRID的间距？ pin的长短：选择元件点击鼠标右键，edit part,选择管脚鼠标右键/edit properties/shape. name、number 字体大小是固定的，无法修改。 8、请问如何在orcad中填加新的元器件 方法一: 在原理图中加好元器件后,ECO到LAYOUT图. 方法二: 直接在LAYOUTL图里面用TOOL--->COMPONENT--->NEW功能增加元件.

Allegro元件封装(焊盘)制作方法总结

Allegro元件封装(焊盘)制作方法总结 ARM+Linux底层驱动 2009-02-27 21:00 阅读77 评论0 字号：大中小 https://www.wendangku.net/doc/2917076233.html,/html/PCBjishu/2008/0805/3289.html 在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。元件封装大体上分两种，表贴和直插。针对不同的封装，需要制 作不同的Padstack。 Allegro中Padstack主要包括以下部分。 1、PAD即元件的物理焊盘 pad有三种： 1. Regular Pad，规则焊盘（正片中）。可以是：Circle 圆型、S quare 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八 边型、Shape形状（可以是任意形状）。 2. Thermal relief 热风焊盘（正负片中都可能存在）。可以是： Null（没有）、Circle 圆型、Square 方型、Oblong 拉长圆型、 Rectangle 矩型、Octagon 八边型、flash形状（可以是任意形 状）。 3. Anti pad 抗电边距（负片中使用），用于防止管脚与其他的网 络相连。可以是：Null（没有）、Circle 圆型、Square 方型、 Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形 状（可以是任意形状）。 2、SOLDERMASK：阻焊层，使铜箔裸露而可以镀涂。 3、PASTEMASK：胶贴或钢网。 4、FILMMASK：预留层，用于添加用户需要添加的相应信息，根据需要使用。 表贴元件的封装焊盘，需要设置的层面及尺寸： Regular Pad： 具体尺寸根据实际封装的大小进行相应调整后得到。推荐使用《IPC-SM-78 2A Surface Mount Design and Land Pattern Standard》中推荐的尺寸进行尺寸设计。同时推荐使用IPC-7351A LP Viewer。该软件包括目前常用的大多数S

cadence操作常用快捷键总结

x：检查并存盘，这个经常使用，它会 检查一些简单的连线错误。 s：存盘，保存（save） [：缩小 ]：放大 鼠标上的前后滚轮是放大、缩小 F：整图居中显示 u：撤销上一次操作 Esc：清楚刚键入的命令 Esc 这个很重要，是退出当前快捷方 式，要经常使用。 除非选择了另外的快捷键，否则当前 的快捷键一直存在，所以经常用Esc。 c：复制 m：移动 shift+m：移动器件但不移动连线 按住shift拖动是复制添加 Delete：删除 e 进入symbol的内部电路 Ctrl+e 从symbol内部电路中退回 i：添加元器件 p：添加端口 r：旋转器件并拖动连线 r 是90度旋转 r 后再按F3 可以选择左右翻转或者上 下翻转方向键当然可以上下左右移动 q：属性编辑 L：添加线名 shift+L：标注 N：添加几何图形 shift+N：添加标号 g：查看错误 shift+z：缩小 ctrl+z：放大 F：整图居中显示 u：撤销上一次操作 Esc：清楚刚键入的命令 Ctrl +D：取消选择，这个也可用鼠标 点击空白区域实现。经常使用这个 快捷键可以防止误操作。 c：复制 m：移动 q：显示属性 Delete：删除 i：插入模块(Instance) S：拉伸工具Stretch，要求是框选要拉 伸图形，再拉伸。我觉得这个拉伸 工具是Virtuso版图设计区别于其他 绘图软件的精华所在，能在保持图 形原有性质的前提下，自由拉伸。 这个符合Layout布局的要求。 R：画矩形 Shift+P：多边形工具Polygon P：插入Path，我翻译成“路径”。有

人翻译成“管道”。这些最后都要 Convert to Polygon的。 K：标尺工具 shift+K：清除所有标尺 L：标签工具，标签要加在特定的text 层上，这个有些人总忘记。 Shift+C：裁切(Chop)，首先调用命令，选中要裁切的图形，后画矩形裁 切。在用P快捷键画了一条Path 后，如果需要调整线宽，就需要用

Cadence布局布线常见问题详解

字体大小: 小中大作者：来源：日期：2007-02-09 点击：2132 1．怎样建立自己的元件库？ 建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是part developer. 首先在建立一个存放元件库的目录（如mylib），然后用写字板打开cds.lib，定义：Define mylib d:\board\mylib(目录所在路径). 这样就建立了自己的库。在Concept_HDL的component－>add，点击search stack，可以加入该库。 2．保存时Save view和Save all view 以及选择Change directory 和不选择的区别？ 建立好一个元件库时，首先要先保存，保存尽量选择save view。在concept-HDL中，我们用鼠标左键直接点击器件后，便可以对器件的外形尺寸进行修改，这时如果你再进入part developer做一些修改后，如果选择save all view会回到原来的外形尺寸，而选save view 会保留改动后的外形。 3．如何建part库，怎么改变symbol中pin脚的位置？ 在project manager中tools/part developer可建立，选择库并定义part name，在symbol中add symbol，package中add package/addpin，依次输入pin： package中： a，Name : pin’s logical name不能重复 b， pin : pin的标号，原理图中backannotate后相应的标号 c， pin type: pin脚的类型（input，output等，暂可忽略） d， active：pin的触发类型high(高电平)，low（低电平） e， nc：填入空脚的标号 f，total：此类型的所有pin脚数 g，以下暂略 symbol中： a， logical name：对应package中的name b， type：对应package中的type c， position：pin脚在器件中位置（left , right , top , bottom） d， pintext：pin在器件中显示的name（对应package中的pin，但可重复，比如package中 的gnd1和gnd2都可设为gnd） e， active：对应package中的active 修改：用part developer打开要修改的器件，*选择edit/restrict changes（若不选择，则器件被保护，修改后存盘无效），一般修改： a， package中相应pin的标号和name

cadence元件封装总结

Cadence 封装尺寸总结 1、 表贴IC a ）焊盘 表贴IC 的焊盘取决于四个参数：脚趾长度W ，脚趾宽度Z ，脚趾指尖与芯片中心的距离D ，引脚间距P ，如下图： 焊盘尺寸及位置计算：X=W+48 S=D+24 Y=P/2+1，当P<=26mil 时 Y=Z+8，当P>26mil 时 b ）silkscreen 丝印框与引脚内边间距>=10mil ，线宽6mil ，矩形即可。对于sop 等两侧引脚的封装，长度边界取IC 的非引脚边界即可。丝印框内靠近第一脚打点标记，丝印框外，第一脚附近打点标记，打点线宽视元件大小而定，合适即可。对于QFP 和BGA 封装（引脚在芯片底部的封装），一般在丝印框上切角表示第一脚的位置。 c ）place bound 该区域是为防止元件重叠而设置的，大小可取元件焊盘外边缘以及元件体外侧+20mil 即可，线宽不用设置，矩形即可。即，沿元件体以及元件焊盘的外侧画一矩形，然后将矩形的长宽分别+20mil 。 d ）assembly 该区域可比silkscreen 小10mil ，线宽不用设置，矩形即可。对于外形不规则的器件，assembly 指的是器件体的区域（一般也是矩形），切不可粗略的以一个几乎覆盖整个封装区域的矩形代替。 PS ：对于比较确定的封装类型，可应用LP Wizard 来计算详细的焊盘尺寸和位置，再得到焊盘尺寸和位置的同时还会得到silkscreen 和place bound 的相关数据，对于后两个数据，可以采纳，也可以不采纳。

2、通孔IC a）焊盘 对于通孔元件，需要设置常规焊盘，热焊盘，阻焊盘，最好把begin层，internal层，bottom 层都设置好上述三种焊盘。因为顶层和底层也可能是阴片，也可能被作为内层使用。 通孔直径：比针脚直径大8-20mil，通常可取10mil。 常规焊盘直径：一般要求常规焊盘宽度不得小于10mil，通常可取比通孔直径大20mil （此时常规焊盘的大小正好和花焊盘的内径相同）。这个数值可变，通孔大则大些，比如+20mil，通孔小则小些，比如+12mil。 花焊盘直径：花焊盘内径一般比通孔直径大20mil。花焊盘外径一般比常规焊盘大20mil （如果常规焊盘取比通孔大20mil，则花焊盘外径比花焊盘内径大20mil）。这两个数值也是可以变化的，依据通孔大小灵活选择，通孔小时可取+10-12mil。 阻焊盘直径：一般比常规焊盘大20mil，即应该与花焊盘外径一致。这个数值也可以根据通孔大小调整为+10-12mil。注意需要与花盘外径一致。 对于插件IC，第一引脚的TOP（begin）焊盘需要设置成方形。 b) Silkscreen 与表贴IC的画法相同。 c) Place bound 与表贴IC的画法相同。 d) Assembly 与表贴IC的画法相同。 3、表贴分立元件 分立元件一般包括电阻、电容、电感、二极管、三极管等。 对于贴片分立元件，封装规则如下： a）焊盘 表贴分立元件，主要对于电阻电容，焊盘尺寸计算如下：

集成电路Cadence IC常用快捷键整理

Cadence常用快捷键整理Cadence 版图绘制 Ctrl＋A 全选 Shift＋B Return，升到上一级视图 Ctrl＋C 中断某个命令，一般用ESC代替。 Shift＋C 裁切（chop）。 C 复制，复制某个图形 Ctrl＋D 取消选择。亦可点击空白处实现。 Ctrl＋F显示上层等级 Shift＋F显示所有等级 F fit，显示你画的所有图形 K 标尺工具 Shift＋K清除所有标尺 L 标签工具 M 移动工具 Shift＋M 合并工具，Merge N 斜45对角＋正交。

Shift＋O 旋转工具。Rotate O 插入接触孔。 Ctrl＋P 插入引脚。Pin Shift＋P 多边形工具。Polygon P 插入Path（路径） Q 图形对象属性（选中一个图形先） R 矩形工具。绘制矩形图形 S 拉伸工具。可以拉伸一个边，也可以选择要拉伸的组一起拉伸 U 撤销。Undo。 Shift＋U重复。Redo。撤销后反悔 V 关联attach。将一个子图形（child）关联到一个父图形（parent）后，若移动parent，child 也跟着移动；移动child，parent不会移动。 Ctrl＋W 关闭窗口。 Shift＋W下一个视图。 W 前一个视图。 Y 区域复制Yank。和copy有区别，copy只能复制完整图形对象。 Shift＋Y 黏贴Paste。配合Yank使用。 Ctrl＋Z 视图放大两倍（也可点住鼠标右键拖动）

Shift＋Z 视图缩小两倍 Z 视图放大 ESC键撤销功能 Tab键平移视图Pan。按Tab，用鼠标点击视图区中某点，视图就会移至以该点为中心。Delete键删除 BackSpace键撤销上一点。这就不用因为Path一点画错而删除重画。可以撤销上一点。Enter键确定一个图形最后一点。也可以双击鼠标左键。 Ctrl＋方向键移动Cell。 Shift＋方向键移动鼠标。 方向键移动视图。 Cadence 仿真常用快捷键 先介绍一些快捷键，快捷键以后会经常使用。 i 是添加instance （instance） f 是合适的显示所有内容（fit） m是移动（move） w是连线（wire） q 看属性（property）

ALLEGRO常见问题大全

ALLEGRO常见问题大全 Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了 A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。 Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线 A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC 一、群组布线;群组布线包括总线布线和一次布多外Trance. 1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。群组布线只能在一个层中，不允许打过孔。也可以在群组布线过程中，右键，“CHANGE Control Trace” Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮） 5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围 Class: manufacture — Subclass: photoplot outline 6. 光绘设置详解https://www.wendangku.net/doc/2917076233.html,/bbs/viewthread.php?tid=28&page=1 ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用. 2.dimension datum ：对于较复杂的板子可以采用。 先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。 Manufacture------dimension/draft -----dimension linear / dimension datum 2. 表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。 产生这种原因的解决办法： 一。一个一个修改Boundary 二。直接操作：在Add Shape 后，shape ---parameters 里，Create pin Voids 选中IN line

基于Cadence的通孔设计_中为电子科技工作室

Name ：中为电子科技工作室 E-mail： zhongweidianzikeji@https://www.wendangku.net/doc/2917076233.html, QQ ： 2970904654 REVERSION HISTORY NO. Date Reversion Change Approver Note Author eco 1 2014-3-28 V1.0 第一次撰稿 eco

在我初学Cadence的时候，对通孔类焊盘比较感兴趣，自认为它是初学者难啃的骨头之一，所以在这里想介绍一下通孔类焊盘，基于Cadence介绍。 首先上图，pad designer容颜： Pad Designer 艳照1 Pad Designer 艳照2

相信大家对图1、图2并不陌生，要想完全理解通孔类焊盘的工艺，首先需要明白各层的含义，那么pad Designer里面的东西我想拿出几个跟大家一块温习。 ◆ Begin Layer 顶层焊盘，顶层的金属部分, 一般和底层焊盘的尺寸形状一致； ◆ Default Internal 中间层（内层）焊盘，应用于多层（2层以上）板。如果是同一网络，负片时用thermal pad连接，正片时用regular pad连接。如果非同一网络，无论是负片还是正片均用用anti pad隔离； ◆ End layer 底层焊盘，底层的金属部分，一般和顶层焊盘的尺寸形状一致； ◆ SolderMask（top&bot） 阻焊层，防止规则焊盘涂上绿油的层，一般稍大于规则焊盘； ◆ PasteMask（top&bot） 助焊层，多用于贴装元器件，制造钢网（激光模板），纯通孔类PCB不需制作钢网，pad Designer中 空着不填； ◆ Regular Pad 规则焊盘，主要应用在PCB的正片层，例如：顶层、底层、内部信号层等； ◆ Thermal Relief 热焊盘（花焊盘、FLASH焊盘），主要应用在PCB的负片层，例如：电源层、地层。之所以有这种设计，是因为焊接时大面积的电源或地层铜皮使热量散尽的快，造成虚焊等，所以使用花焊盘隔热保证焊接质量； ◆ Anti Pad 隔离焊盘，主要隔离没有与该焊盘有电气连接的层； 在怎么说不如上图一目了然，图3、图4显示了部分名词的解释。 图3 图4

ALLEGRO元件封装制作

1. Allegro 零件库封装制作的流程步骤。 2. 规则形状的smd 焊盘制作方法。 3. 表贴元件封装制作方法。 4. 0805贴片电容的封装制作实例。 先创建焊盘，再创建封装 一、先制作焊盘 制作焊盘软件路径：candence\Release 16.6\PCB Editor Utilities\Pad Designer Pad Designer 界面 solderMask_top 比其它层大0.1mm,焊盘数据可以用复制、粘贴来完成。 当前层

Null:空； Circle:圆形； Square: 正方形； Oblong:椭圆形； Rectangle:长方形； Octagon: 八边形； Shape:形状； 封装制作完成后，选择路径，命名后进行保存Rect_x1_15y1_45 二、制作封装 操作步骤：打开Allegro 软件（allegro PCB design GXL ） file(new) OK 进入零件封装编辑界面。 设置图纸的尺寸（元件尺寸太小，所以图纸的尺寸也要设置小） 单位：毫米 X \Y:坐标原点绝对坐标设置 精度： 4 封装类型 线（机械）设置 栅格点设置，setup--Grid

第20讲 一、正式绘制元件封装 操作步骤： layout Pins 如果要把焊盘放在原点（0，0），选择好焊盘后，在命令（command ）行输入x 0 0 ,然后回车，这样焊盘就自动跳到坐标原点（0,0）上啦。 二、盘放置好后，绘制零件的框。步骤如下： Add Line 输入坐标的方式输入，用命令（command ）输入 如下图 表示具有电气连接的焊盘 表示没有电气连接的焊盘或引脚 选择路径，找到需要的焊盘 Rectangular:焊盘直线排列 Polar:焊盘弧形排列 Qty:表示直线排列数量； Spacing:两个焊盘中心 点之间的距离； Order:排列方向 旋转角度 Pin#:焊盘编号1 Inc:表示增量为1 Text block:表示字符的大小 OffsetX:表示字符放在焊盘中心 Class 与subclass 要选好 单独显示这一层的效果

cadence操作常用快捷键

cadence操作常用快捷键(Layout) Layout快捷键： shift+z：缩小 W快速显示最小化的LSM ctrl+z：放大 F：整图居中显示 c：复制 m：移动 shift+x：进入下一层版图 ctrl+x：还回上一层版图 i：插入模块 R：画矩形 Shift+P：多边形工具Polygon P：插入Path K：标尺工具 shift+K：清除所有标尺 L：标签工具，标签要加在特定的text层上，这个有些人总忘记。 Shift+C：裁切(Chop)，首先调用命令，选中要裁切的图形，后画矩形裁切。在用P快捷键画了一条Path后，如果需要调整线宽，就需要用到这个快捷键。Ctrl+Z 视图放大两倍Zoom In by 2Shift+Z 视图缩小两倍Zoom Out by 2Z键视图放大。 Shift+O 旋转工具。RotateCtrl+P 插入引脚。Pin Cadence Virtuoso Layout Editor快捷键归纳 右键点击拖放用来放大。放大后经常配合F键使用，恢复到全部显示。配合Tab 键使用，平移视图。 u：撤销上一次操作

Esc：清楚刚键入的命令 Ctrl +D：取消选择，这个也可用鼠标点击空白区域实现。经常使用这个快捷键可以防止误操作。 q：显示属性 Delete：删除 S：拉伸工具Stretch，要求是框选要拉伸图形，再拉伸。 O键插入接触孔。Create Contact Shift+左键加选图形， Ctrl+左键减选图形。 F2 保存。 F3 这个快捷键很有用，是控制在选取相应工具后是否显示相应属性对话框的。比如在选取Path工具后，想控制Path的走向，可以按F3调出对话框进行设置。F4 英文是Toggle Partial Select，就是用来控制是否可以部分选择一个图形。 F5 打开。 F8 Guided Path Create 切换至L90XYFirst。 Ctrl+A 全选。这个和windows下是一样的。 Shift+B Return。这个牵扯到“Hierarchy”。我翻译成“等级”。这个命令就是等级升一级，升到上一级视图。 Ctrl+C 中断某个命令，不常用。一般多按几次Esc键取消某个命令。 Shift+C 裁切(Chop)。首先调用命令，选中要裁切的图形，后画矩形裁切。 Shift+E和E是控制用户预设的一些选项。 Ctrl+F显示上层等级Hierarchy。 Shift+F显示所有等级。 F键满工作区显示。就是显示你所画的所有图形。 Ctrl+G(Zoom To Grid)。 G 这个快捷键是开关引力(Gravity)的。Gravity我觉得和AutoCAD里的吸附Snap 差不多，就是会吸附到某些节点上去。有时候这个Gravity是很讨厌的，总是乱吸附，这时可以点击G键关闭Gravity，操作完成后再打开。 Shift+M 合并工具。Merge M键移动工具。Move。点选Move工具后，选中要移动的图形，然后在屏幕上任意一处单击一下，这个就是确定移动的参考点，然后就可以自由移动了。这个也可以通过鼠标先选中一个图形，移动鼠标当鼠标箭头变成十字方向的时候就可以拖动来实现。 Ctrl+N，Shift+N和N是控制走向的。 Ctrl+N 先横后竖。L90XFirst Shift+N 直角正交。Orthogonal N键斜45对角+正交。Diagonal Shift+P 多边形工具。Polygon Shift+Q 打开设计属性对话框。选中一个图形先。 Q键图形对象属性。这个实用。经常用来更改图形属性。也是选中一个图形先。Ctrl+R 是Redraw重画。 Shift+R 是Reshape重定形。就是在原来的图形上再补上一块图形。Ctrl+S 是Split。我翻译成“添加拐点”。就是配合Stretch命令可以是原来直的Path打弯。 Shift+S 是Search查找。

Allegro89个常见问题集锦

1. 更新封装 答：封装修改后，在allegro下palce--update symbols。在package symbol下选择要更新的封装。注意勾选update symbol padstacks Ignore FIXED property。 2. 如何批量放置VIA？ 答：比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观Copy Find勾選Via Option填寫數量，間距。。。 3. Allegro中查看过孔属性及批量替换过孔方法: 答：依次单击Tools--Padstack--Modify Design Padstack，然后单击选中某过孔或焊盘，再在右边的Option栏中点Edit按钮即可查看和修改。依次单击Tools--Padstack--Replace，然后分别在Old 栏跟New栏中填入你想替换的焊盘，按Replace即可。 4. Allegro快捷键设置空格旋转器件 答：funckey ' ' iangle 90 #以90度旋转选中的物体 funckey ~R iangle 45 #以45度旋转选中的物体 空格键90度旋转， Ctrl+R 45度旋转 5. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是 什么地方需要设置，哪位大虾告诉哈我？ 答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。 6. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？ 答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。 7. 如何更改Highlight高亮默认颜色？ 答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。 8. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？ 答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer即可。 9. 快速切换层快捷键 答：可以按数字区里的“-”或“+”来换层。 10. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight错误等？ 答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad 中变会选中该元件。

基于Cadence的电源完整性仿真步骤

目录 1.设置电路板的参数 (2) 1.1调用设置向导 (2) 1.2板框（Board Outline） (3) 1.3 Stuck-up设置 (3) 1.4 DC Net-Plane Association (4) 1.5 DC Power Pair Setup (5) 1.6选择去耦电容 (5) 1.7选择电容模型 (6) 2.单节点仿真 (7) 3.多节点仿真 (9) 3.1网格化电源平面 (9) 3.2设置多节点仿真的参数 (9) 3.3放置元件 (10) 3.4进行多节点仿真 (11)

1.设置电路板的参数 在Allegro PCB PI 610中打开要仿真的电路板，在这里以UL2为例介绍，仿真其VCC33电源平面的完整性，如图1-1所示： 图1-1 UL2的PCB图 1.1调用设置向导 在PCB PI 610中选择“Analyze”→“Power Integrity”出现提示对话框，点击“确定” 后出现设置向导窗口，如图1-2所示： 图1-2 电源完整性设置向导

1.2板框（Board Outline） 点击“Next”进入设置向导里的“Board Outline”窗口，如图1-3所示： 图1-3 Board Outline窗口 PI 610需要一个板框来进行布局和电源平面提取。如果板框不完整或不存在，则上图的右上角会有信息显示。 1.3 Stack-up设置 点击“Next”进入设置向导里的“Stack-up”窗口，如图1-4所示： 图1-4 Stack-up窗口

PI 610需要叠层关系来计算电源对从而为平面建模。如果叠层不存在或者不包含平面层，则屏幕右上角会有信息显示。 在这里可以调整叠层关系（Edit stack-up）或从另一个设计中导入（Import stack-up）。 屏幕右上角会有相应的示意图，如图1-5所示： 图1-5叠层视图 当不勾选“Physical view”时，各层均一显示；勾选后各层按比例显示。 1.4 DC Net-Plane Association 点击“Next”进入设置向导里的“DC Net-Plane Association”窗口，如图1-6所示： 图1-6 DC Net-Plane Association窗口

cadence封装学习笔记(含实例)

Cadence封装制作实例 这是因为本人现在在学习PCB layout，而网上没有很多的实例来讲解，如果有大师愿意教我那有多好啊，嘿嘿！这里本人把学习cadence封装后的方法通过实例给其他的初学者更好的理解，因为本人也是初学者，不足或错误的地方请包涵，谢谢！ 一. M12_8芯航空插座封装制作 1.阅读M12_8芯航空插座的Datasheet了解相关参数； 根据Datasheet可知： a.航空插座的通孔焊盘Drill尺寸为 1.2mm≈50mil，我们可以设计其焊盘为 P65C50（焊盘设计会涉及到）； b.航空插座的直径为 5.5mm=21 6.53mil，以5.5/2mm为半径； 2.根据参数设计该航空插座的焊盘； a.已知钻孔直径Drill_size≈50mil可知：Regular Pad=Drill_size+16mil 通孔焊盘尺寸计算规则： 设元器件直插引脚直径为M，则 1)钻孔直径Drill_size=M+12mil，M≤40

=M+16mil，40＜M≤80 =M+20mil，M＞80 2)规则焊盘Regular Pad=Drill_size+16mil，Drill_size＜50mil =Drill_size+30mil，Drill_size≥50mil =Drill_size+40mil，Drill_size为矩形或椭圆形 3)阻焊盘Anti-Pad=Regular Pad+20mil 4)热风焊盘Drill_size＜10mil，内径ID=Drill_size+10mil，外径 OD=Drill_size+20mil； Drill_size＞10mil，内径ID= Drill_size+20mil 外径OD= Regular Pad+20mil = Drill_size+36mil，Drill_size＜50mil = Drill_size+50mil，Drill_size≥50mil = Drill_size+60mil，Drill_size为矩形或椭圆b.按照通孔焊盘计算方式我们命名为P65C50，打开Pad_Designer； File\NEW,点击Browse，选择文件所放路径，新建P65C50.pad文件 新建好文件后，设置相关参数：