半导体测试理论

半导体测试理论1

测量可重复性和可复制性(GR&R)

GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备，这一指标尤为重要。

从数学角度来看，GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值，过高的GR&R值表明测试设备或方法的不稳定性。

如同GR&R名字所示，这一指标包含两个方面：可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。

当然，在现实世界里，没有任何测试设备可以反复获得完全一致的测试结果，通常会受到5个因素的影响：

1、测试标准

2、测试方法

3、测试仪器

4、测试人员

5、环境因素

所有这些因素都会影响到每次测试的结果，测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。

有很多计算GR&R的方法，下面将介绍其中的一种，这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移，然后由这些参数计算最终GR&R 值。

Equipment Variation (EV)：代表测试过程（方法和设备）的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。

Appraiser Variation (AV)：表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。

GR&R的计算则是由上述两个参数综合得来。

必须指出的是测试的偏移不仅仅是由上述两者造成的，同时还受Part Variation（PV）的影响。PV表示测试目标不同所造成的测试偏差，通常通过测试不同目标得到的数据计算而来。

现在让我们来计算总偏差：Total Variation （TV），它包含了由R&R和PV所构成的影响。

TV = sqrt((R&R)**+ PV**)

在一个GR&R报表中，最终的结果往往表示成：%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R 和PV相对TV的百分比。因此

%EV=(EV/TV)x100%

%AV=(AV/TV)x100%

%R&R=(R&R/TV)x100%

%PV=(PV/TV)x100%

%R&R如果大于10%，则此测试设备和流程是良好的；%R&R在10%和30% 之间表示可以接受；如果大于30%则需要工程人员对此设备和流程进行改良。

电气测试可信度（Electrical Test Confidence）

电气测试可信度（Electrical Test Confidence）

很多测试工程师都会发现测试的结果往往都不能预见，即使是用最先进的ATE也不能保证测试结果的正确性。很多情况下，必须对产品重新测试（retest），浪费了大量时间。

电气测试可信度简而言之就是衡量一个测试设备提供给使用者测试结果正确性的指标。一个电气测试可信度很高的测试设备无需作重复的retest，从而节省大量宝贵的测试时间。

如果把第一次测试下来的失效器件（rejects）重测，其中有些可能会通过测试，原因在于原始的错误可能由测试设备造成的，而非器件本身。这样的失效被称为“非正常失效”（invalid），测试可信度可以通过衡量这些“非正常失效”的数量来计算。

非正常失效产生有很多原因：

1、DUT和测试头之间接触不良

2、测试设备硬件问题

3、不合理的硬件搭构

4、金属接触面氧化或污染导致接触失效

5、测试环境湿度过高

6、GR&R过高

其中第一条是很多测试工程师面临的普遍问题，其原因有：

1、DUT引脚和接触面没有对齐

2、接触器件老化

3、接触器件氧化和污染

4、接触面湿度太大

很多公司试图解决这个问题，毕竟其他的问题可以在产品测试正式release之前解决：

1、测试程序调试和设计

2、正确设置测试限值

3、使用性能优良的测试设备

4、使用可靠的接触件

5、测试环境优化等等

由此可见，电气测试可信度很大程度上依赖于电气接触可靠性。具体的说，就是电气测试中各部件正确良好接触的几率。90%的电气测试可信度就表示平均100个被测器件中有90个获得良好接触而其他10个则遇到了电气接触问题。

通过几轮的重测可以将这些非正常失效器件变成好的器件，因此重测获得的非正常失效器件的数量也由电气测试可信度决定。

假设初测成品率为Y1,那么这批产品真正的成品率为Y=Y1/C，其中C为该系统电气测试可靠度。如果这批产品重测成品数量为R2，R2=Q(1-Y1)，其中Q为产品总数。

重测成品率为YY，YY = Rinvalid/R2 而重测后增加的成品率Y2 = (Rinvalid/R2) x C.

通过计算可得：C = 1 - [Y2(1-Y1) / Y1]

C：测试系统测试可信度

Y1：初测成品率

Y2：重测后成品率

有人观察过RFIC测试的结果得出如下结论：

1、C小于85%的测试是不合理的，应该重写

2、C大于95%的测试无需重测

3、C在85%和95%之间的需要重测

当然以上数据不一定适合所有公司和所有产品，公司的测试经理应该通过计算得适合自己产品的测试原则，这是对测试专业人员提出的挑战。

电气测试的限值空间（Guardband）

很多测试工程师认为电气测试参数的限值就是在进行参数测试的时候设定的允许范围，电测限值的使用是为了在产品量测的时候相对产品电气标准参数更保守，从而降低客户使用产品时出现问题的几率。

在大部分半导体测试工序中，往往采用两个版本的测试程序：

1、产品量测程序

2、质量确认程序（QA）

前者用于产品量测线上，后者则用于抽样测试。

QA测试用于确保通过量测的产品是真正的没有问题，由于被测器件已经通过量测程序，理论上他们应该100%通过QA测试。因此，QA不通过的器件将被重点调查。

QA测试程序是根据产品参数标准来设计的，而量测程序则是使用了更加严格的测试限值。很多测试同时有上下限值，在这种情况下，必须保证两者都是用更加严格的限值。

那么，为什么在量测和QA之间有一个限值空间呢？答案在于没有两个测试系统的完全一致的，两个系统总会给出不同的测试量结果。这可能导致一个器件在不同系统上测试得到不同的结果，事实上即使同一个系统上多次测试的结果也可能不尽相同。

测试系统的不一致性原因很多，而且很难全部解决，这也是为什么在量测和QA测试之间留置限值空间的原因。

电气测试参数 CPK

CPK = process capability index.

一个工序的性能可以由结果的集中度和距离标准的偏移度来衡量。对于一个结果可以由正态分布表示的工序来说，它的性能可以由CpK来表示。

一个工序的CpK指数表示该工序输出结果在上下限之间的集中度和偏移度。实际上，CpK代表了输出结果的和平均值之间的距离和比较近的标准限值之间的比率。（也就是3个sigma）

如果结果的平均值更靠近下限（LSL），假设标准差为Stdev,那么Cpk = (Mean-LSL) / (3 Stdev)。如果结果平均值更靠近上限（USL）那么Cpk = (USL-Mean) / (3 Stdev)。

理想情况就是输出值一直在分布的正中间，那么Stdev=0,CpK=无限大。

当输出值离中间值越来越远，CpK将减小。CpK减小代表了该工序产生结果在标准限值之外的可能性怎增大了。因此，每个CpK的值可以表示相应的失效比率（PPM）。

下表列出CpK和相应的PPM值，在半导体业中，CpK的标准值应在1.67左右，最低不能低于1.33。

CPK and PPM

CpK在半导体测试中用于描述测试工序的稳定度，它只适用于测试结果呈正态分布的情况下。CpK 衡量两个指标：

1、测试结果靠近中间值的距离

2、测试结果分布情况

CpK越高表示测试工序越好。

在电气测试中，CpK只能用于有数量读值并能构成正态分布的测试结果。

一个低的CpK暗示了3件事：

1、结果的平均值远离中间值

2、Stdev太大

3、两者皆是

测试工程师因该能够通过观察CpK变化寻找提高CpK的方法。

推荐的解决方法有：排出无效数据，维修出错的测试设备，调试测试程序，重新定义上下限值电气测试良品率模型

良品率就是通过电气测试的器件数量和器件总数量的比例，同常用百分比来表示。所有半导体厂商想方设法提高良品率，低良品率意味着成本的提高。良品率低的原因有很多，包括工艺问题，产品设计问题等等。

下面举例说明工艺问题导致良品率低：

1、氧化层厚度不匀

2、参杂浓度不匀，导致某些区域的电阻增大

3、掩模版偏移

4、离子污染

5、多晶硅层厚度不匀

设计失误也会导致低良品率，对工艺过度敏感的器件不能经受生产工程的正常参数变化。

即使器件设计和制造工艺没有问题，某些产品批次也会遇到低良品率，这有可能是由于硅片的“点坏区”造成的。因为在硅片生产过程中，很容易受到灰尘的污染，硅片的某个区域就不能正常工作。

我么必须了解低良品率的原因来降低生产的成本。这可以通过数学方法“良品率模型”来获得，它将失效密度（defect density）转化为可以预计的良品率。通常我们使用泊松模型，墨菲模型，指数模型和Seeds模型来计算。

半导体厂商往往通过实际数据来选择合适的数学模型。比如一个晶圆厂的良品率数据可能是根据晶元大小对比其他数学模型而得来的。

一个简单的良品率数学模型假设造成良品率损失的原因是平均的失效密度和随机的失效点分布。如果该晶圆上有很多晶元（N）其中有很多随机分布的失效晶元（n），那么一个晶元存在k个失效晶元的可能性可以根据泊松分布估算：Pk = e-m (mk/k!) 其中 m = n/N。假设Y为良品率那么Y就是一个晶元没有任何失效的可能性即K=0，Y = e-m。设D为晶元的失效密度，那么

D=n/N/A=n/NA，其中A是每个晶元的面积，由m=n/N，m为每个晶元平均的失效晶元数即AD。因此Y = e (-AD),这也就是泊松良品率模型。

许多专家提出泊松分布估算的良品率太低了因为失效晶元通常不会随机分布在晶圆上，他们一般都集中在某个区域。这种现象导致估算的良品率要比实际良品率低的多。

另一个简单的数学模型假设失效晶元是不均匀的分布，此时良品率Y= 0∫∞ e (-AD) f(D) dD，其中f(D)为失效密度分布函数。假设有一个三角形的失效密度分布函数如下图1所示，那么Y = [(1-e(-AD))/(AD)]2，此时模型被称为墨菲模型。如果失效密度分布函数为长方形的（图2）那么Y = (1-e(-2AD))/(2AD)，许多实验数据都和此模型吻合。

另一个数学模型称为指数良品率模型，它假设极高的失效密度只会集中在某个小区域内。因此它很适用于高失效密度集中的情况下，Y=1/(1+AD)。

最后Seeds模型给出的方程式Y = e – sqrt(AD).

晶圆测试和老化(Waferlevel Test and burn-in)

晶圆测试和老化（简称WLTBI）指对半导体器件在未包装之前进行电气测试和老化。老化是指通过加压加热对半导体器件进行老化从而分辨可靠性较差的器件。

WLTBI通常要使用晶圆探针台以连接晶圆上细小的引脚，而探针台也提供了测试和老化所需要的温度。

WLTBI不仅可以提供早期测试，也适用于

1、裸片器件（KGD，know good die）

2、晶元级封装器件

最理想的情况就是所有的测试都能在晶圆级完成，这样就不需要最终测试，可以节省大量成本。不过，目前的WLTBI只不过是传统晶圆制造的后端延伸。

WLTBI基本的原理和普通的半导体器件终测没什么区别，都是通过对DUT加激励并观察其输出功能来判别器件的好坏，区别在于如何对器件进行激励。在终测时，电流和电压是通过ATE连接器件引脚而进入器件内部。在老化时，器件被放置于烤箱中并由老化板提供所需的电压电流。

而在WLTBI中，电流和电压是通过器件接触脚直接输入到电路内部。

来自WLTBI的挑战之一是如何取得可靠的探针和引脚接触。如果在测试和老化过程中出现不良的接触则会引起很多问题：低良品率，老化不彻底，电压过载（EOS）等。

Boundary-Scan 测试 / JTAG 标准

Boundary-Scan 测试，也就是JTAG标准指的是IEEE 1149.1号规范。这个规范规定了一系列的设计规范，用于定义半导体器件在器件级，电路级和系统级的测试，编程和调试。JTAG是“Joint Test Action Group”的缩写，该组织联合也为世界上大部分电子厂商所支持。

在过去的20年发展而来的眼花缭乱的半导体表面贴装技术（SMT）形成了复杂而高密度的电路板，对电路板上的元件进行调试变得非常困难，主要原因是由于缺乏对每个元件的单独访问的可能性。

现代半导体器件的引脚数和封装形式使得传统的单独测试变得几乎不可能。为了解决这个问题，1985年JTAG成立，并定义了Boundary-Scan 测试的标准。

Boundary-Scan测试主要采用了在器件电路中加入了特殊测试电路，通过这个电路可以在电路板级测试中同时测试器件和电路板。这个特殊电路允许输入信号从器件的输入脚进入并从输出脚串行导出，使得对该器件的测试可以由仅仅4个引脚完成。这项技术已经成为当今最流行的DFT

技术之一。

这样做的好处是显而易见的：

1、显著地减少板上的物理引脚数

2、提高器件的密度

3、减少测试设备成本

4、缩短测试时间

5、提高测试效率

一个标准JTAG器件具备：

1、在每个输入输出脚都有一个Boundary Cell

2、传输路径（或传输链）用于连接Boundary Cell

3、4到5个引脚用于控制JTAG信号

4、Test Access Port（TAP）用于在测试过程中的控制信号

5、16态 TAP控制器或State Machine用于控制测试状态

在正常工作状态下，Boundary Cell没有什么作用。在测试模式下，这些Cell将被激活并捕捉在每个输入输出脚的信号流，绕过正常模式下的输入输出脚。Boundary Cells基本上是由Multiplexer和移位寄存器构成。

TAP只是一个简单的接触口，它的标准由IEEE1449.1所定义：至少由4或5个脚组成，这些引脚被用于实现JTAG串行协议：

1、TCK：时钟信号，用于同步内部TAP控制和State Machine工作状态

2、TMS：模式选择，在时钟上升沿触发并决定State Machine的下一个状态

3、TDI：数据输入

4、TDO：数据输出

5、TRST：（可选）异步重置

JTAG标准器件的Boundary Scan Logic的属性和容量是由一个外部文件定义的，名叫“Boundary-Scan Description Language”（BSDL）。BSDL文件由器件生产商提供，通过它来提供该器件进行Boundary Scan所需的算法机制。

在用Boundary Scan对器件测试时，必须遵循下面步骤：

1、外部测试设备提供调试输入信号给DUT的输入脚

2、该输入脚的Boundary Cell捕捉输入信号

3、输入数据通过TDI脚串行输入到Core中

4、输出数据由TDO脚串行输出

5、外部测试设备接受输出数据并比较结果

电路板上的故障如断路，器件缺失，器件反向等都可以由此检测。

内建自测（Built-in Self Test）

Built-in Self Test 简称BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备（ATE）的依赖程度。

BIST是一种DFT（Design for Testability）技术，它可以应用于几乎所有电路，因此在半导体工业被广泛应用。举例来说，在DRAM中普遍使用的BIST技术包括在电路中植入测试图形发生电路，时序电路，模式选择电路和调试测试电路。

BIST技术的快速发展很大的原因是由于居高不下的ATE成本和电路的高复杂度。现在，高度集成的电路被广泛应用，测试这些电路需要高速的混合信号测试设备。BIST技术可以通过实现自我测试从而减少对ATE的需求。

BIST技术也可以解决很多电路无法直接测试的问题，因为他们没有直接的外部引脚，比如嵌闪。可以预见，在不久的将来即使最先进的ATE也无法完全测试最快的电路，这也是采用BIST的原因之一。

采用BIST技术的优点在于：

1、降低测试成本

2、提高错误覆盖率

3、缩短测试所需时间

4、方便客户服务

5、独立测试的能力

缺点

1、额外的电路占用宝贵面积

2、额外的引脚

3、可能存在的测试盲点

采用BIST所存在的问题：

1、哪些测试需要BIST完成？

2、最多允许多少额外的面积？

3、需要什么样的外部激励？

4、测试所需时间和效率？

5、BIST是固定的还是可编程的？

6、采用BIST将对现有工序产生什么影响？

BIST技术大致可以分两类： Logic BIST(LBIST) 和 Memory??BIST (MBIST)

LBIST通常用于测试随机逻辑电路，一般采用一个伪随机测试图形生成器来产生输入测试图形，应用于器件内部机制；而采用多输入寄存器（MISR）作为获得输出信号产生器。

MBIST只用于存储器测试，典型的MBIST包含测试电路用于加载，读取和比较测试图形。目前存在几种业界通用的MBIST算法，比如“March”算法。Checkerboard算法等等。

另一种比较少见的BIST称为Array BIST，它是MBIST的一种，专门用于嵌入式存储器的自我测试。Analog BIST,则用于模拟电路的自我测试。

BIST技术正成为高价ATE的替代方案，但是BIST技术目前还无法完全取代ATE，他们将在未来很长一段时间内共存。

自动测试图形向量生成（ATPG）

Automatic Test Pattern Generation（ATPG）是在半导体电气测试中使用的测试图形向量由程序自动生成的过程。测试向量按顺序地加载与器件的输入脚上，输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。ATPG的有效性是衡量测试错误覆盖率的重要指标。

一个ATPG的周期可以分为两个阶段：

1、测试的生成

2、测试的应用

在测试的生成过程中，针对电路的设计的测试模型在Gate或Transistor Level 产生，以使错误的电路能够被该模型所侦测。这个过程基本上是个数学过程，可以通过以下几个方法获得：

1、手工方法

2、算法产生

3、伪随机产生–软件通过复杂的ATPG程序产生测试图形向量。

在创建一个测试时，我们的目标应该是在有限存储空间内执行高效的测试图形向量。由此可见，ATPG必须在满足一定错误覆盖率的情况下，产生尽可能少的测试向量。主要考虑到下述因素：

1、建立最小测试组所需的时间

2、测试图形向量的大小，软件，硬件的需求

3、测试过程的长度

4、加载测试图形向量所需的时间

5、外部设备？

现在被广泛使用的ATPG算法包括：D算法，PODEM算法和FAN算法。任何算法都需要一种叫“path sensitization”的技术，它指的是在电路中寻找一条路径以使得路径中的错误能都表现在路径的输出端。

最广泛应用的算法是D算法，D代表1而D’代表0，D和D’互补，具体的方法在此不再累述。

ATPG产生过程包含以下步骤：

1、错误选择，选择需要测试的错误

2、初始，寻找合适的输入向量集

3、传输向量集

4、比较结果

半导体器件综合参数测试

研究生《电子技术综合实验》课程报告 题目：半导体器件综合参数测试 学号 姓名 专业 指导教师 院（系、所） 年月日

一、实验目的： （1）了解、熟悉半导体器件测试仪器，半导体器件的特性，并测得器件的特性参数。掌握半导体管特性图示仪的使用方法，掌握测量晶体管输入输出特性的测量方法。 （2）测量不同材料的霍尔元件在常温下的不同条件下（磁场、霍尔电流）下的霍尔电压，并根据实验结果全面分析、讨论。 二、实验内容： （1）测试3AX31B、3DG6D的放大、饱和、击穿等特性曲线，根据图示曲线计算晶体管的放大倍数； （2）测量霍尔元件不等位电势，测霍尔电压，在电磁铁励磁电流下测霍尔电压。 三、实验仪器： XJ4810图示仪、示波器、三极管、霍尔效应实验装置 四、实验原理： 1.三极管的主要参数： （1）直流放大系数h FE：h FE=（I C-I CEO）/I B≈I C/I B。其中I C为集电极电流，I B为基极电流。 基极开路时I C值，此值反映了三极管热稳定性。 （2）穿透电流I CEO ： （3）交流放大系数β：β=ΔI C/ΔI B （4）反向击穿电压BV CEO：基极开路时，C、E之间击穿电压。 2.图示仪的工作原理： 晶体管特性图示仪主要由阶梯波信号源、集电极扫描电压发生器、工作于X-Y方式的示波器、测试转换开关及一些附属电路组成。晶体管特性图示仪根据器件特性测量的工作原理，将上述单元组合，实现各种测试电路。阶梯波信号源产生阶梯电压或阶梯电流，为被测晶体管提

供偏置；集电极扫描电压发生器用以供给所需的集电极扫描电压，可根据不同的测试要求，改变扫描电压的极性和大小；示波器工作在X-Y状态，用于显示晶体管特性曲线；测试开关可根据不同晶体管不同特性曲线的测试要求改变测试电路。（原理如图1） 上图中，R B、E B构成基极偏置电路。当E B》V BE时，I B=（E B-V BE）/R B基本恒定。晶体管C-E之间加入锯齿波扫描电压，并引入小取样电阻RC，加到示波器上X轴Y轴电压分别为：V X=V CE=V CA+V AC=V CA-I C R C≈V CA V Y=-I C·R C∝-I C I B恒定时，示波器屏幕上可以看到一根。I C-V CE的特征曲线，即晶体管共发射极输出特性曲线。为了显示一组在不同I B的特征曲线簇I CI=φ应该在X轴锯齿波扫描电压每变化一个周期时，使I B也有一个相应的变化。应将E B改为能随X轴的锯齿波扫描电压变化的阶梯电压。每一个阶梯电压能为被测管的基极提供一定的基极电流，这样不同变化的电压V B1、V B2、V B3…就可以对应不同的基极注入电流I B1、I B2、I B3….只要能使没一个阶梯电压所维持的时间等于集电极回路的锯齿波扫描电压周期。如此，绘出I CO=φ（I BO，V CE）曲线与I C1=φ（I B1，V CE）曲线。 3.直流电流放大系数h FE与工作点I,V的关系 h FE是晶体三极管共发射极连接时的放大系数，h FE=I C/I B。以n-p-n晶体管为例，发射区的载流子（电子）流入基区。这些载流子形成电流I E，当流经基区时被基区空穴复合掉一部分，这复合电流形成IB，复合后剩下的电子流入集电区形成电流为IC，则I E=IB+IC。因IC>>IB 所以一般h FE=IC/IB都很大。

模拟电路习题

第一章 半导体器件基础 ⒈ 讨论题与思考题 ⑴ PN 结的伏安特性有何特点？ ⑵ 二极管是非线性元件,它的直流电阻和交流电阻有何区别？用万用表欧姆档测量的二极管电阻属于哪一种？为什么用万用表欧姆档的不同量程测出的二极管阻值也不同？ ⑶ 硅二极管和锗二极管的伏安特性有何异同？ ⑷ 在结构上，三极管是由两个背靠背的PN 结组成的，那么，三极管与两只对接的二极管有什么区别？ ⑸ 三极管是由两个背靠背的PN 结组成的，由很薄的基区联系在一起。那么，三极管的发射极和集电极是否可以调换使用？ ⑹ 场效应管的性能与双极型三极管比较有哪些特点？ ⒉ 作业题 题1.1 在硅本征半导体中掺入施主杂质，其浓度为3 17d cm 10 =N ，分别求出在250K 、300K 、350K 时电子和空穴的浓度。 题 1.2 若硅PN 结的317a cm 10 =N ，3 16d cm 10=N ，求T =300K 时PN 结的内建电位差。 题1.3 流过硅二极管的电流I D =1mA 时，二极管两端压降U D =0.7V ，求电流I D =0.1mA 和10mA 时，二极管两端压降U D 分别为多少？ 题1.4 电路如图题1.4中二极管是理想的，t U u ωsin m i ?=： ① 画出该电路的传输特性； ② 画出输出电压波形。 题图 1.4 题1.5 题图 1.5中二极管是理想的，分别求出题图1.5(a)、(b)中电压U 和电流I 的值。 (a) (b) 题图1.5 题1.6 在图题1.6所示电路中，取5-V

半导体测试技术实践

半导体测试技术实践总结报告 一、实践目的 半导体测试技术及仪器集中学习是在课堂结束之后在实习地集中的实践性教学，是各项课间的综合应用，是巩固和深化课堂所学知识的必要环节。学习半导体器件与集成电路性能参数的测试原理、测试方法，掌握现代测试设备的结构原理、操作方法与测试结果的分析方法，并学以致用、理论联系实际，巩固和理解所学的理论知识。同时了解测试技术的发展现状、趋势以及本专业的发展现状，把握科技前进脉搏，拓宽专业知识面，开阔专业视野，从而巩固专业思想，明确努力方向。另外，培养在实际测试过程中发现问题、分析问题、解决问题和独立工作的能力，增强综合实践能力，建立劳动观念、实践观念和创新意识，树立实事求是、严肃认真的科学态度，提高综合素质。 二、实践安排（含时间、地点、内容等） 实践地点：西安西谷微电子有限责任公司 实践时间：2014年8月5日—2014年8月15日 实践内容：对分立器件，集成电路等进行性能测试并判定是否失效 三、实践过程和具体内容 西安西谷微电子有限责任公司专业从事集成电路测试、筛选、测试软硬件开发及相关技术配套服务，测试筛选使用标准主要为GJB548、GJB528、GJB360等。 1、认识半导体及测试设备

在一个器件封装之后，需要经过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT测试）或“Package test”。在电路的特性要求界限方面，FT测试通常执行比CP测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。商业用途（民品）芯片通常会经过0℃、25℃和75℃条件下的测试，而军事用途（军品）芯片则需要经过-55℃、25℃和125℃。 芯片可以封装成不同的封装形式，图4显示了其中的一些样例。一些常用的封装形式如下表： DIP： Dual Inline Package (dual indicates the package has pins on two sides) 双列直插式 CerDIP：Ceramic Dual Inline Package 陶瓷 PDIP： Plastic Dual Inline Package 塑料 PGA： Pin Grid Array 管脚阵列

最新半导体器件基础测试题

第一章 半导体器件基础测试题（高三） 姓名 班次 分数 一、选择题 1、N 型半导体是在本征半导体中加入下列 ___________ 物质而形成的。 A 、电子； B 、空穴； C 、三价元素； D 、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 A 、掺杂的工艺； B 、杂质的浓度: C 、温度； D 、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 _______________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 4、晶体三极管的截止条件，下列说法正确的是 _____________________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 5、晶体三极管的饱和条件，下列说法正确的是 A 、发射结正偏、集电结反偏； C 、发射结反偏、集电结正偏； 6、理想二极管组成的电路如下图所示，其 A 、一 12V ； B 、一 6V ； C 、+6V ； D 、+12V 。 7、要使普通二极管导通，下列说法正确的是 __________________ 。 A 、运用它的反向特性； B 、锗管使用在反向击穿区； C 、硅管使用反向区域，而锗管使用正向区域； D 、都使用正向区域。 8、对于用万用表测量二极管时，下列做法正确的是 _______________________ A 、 用万用表的R X 100或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; B 、 用万用表的R X 10K 的欧姆，黑棒接正极，红棒接负极，指针偏转； C 、 用万用表的R X 100或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; D 、用万用表的R X 10，黑棒接正极，红棒接负极，指针偏转; 9、电路如下图所示，则 A 、B 两点的电压正确的是 ________________ B 、发射结正偏、集电结正偏; D 、发射结反偏、集电结反偏; AB 两端的电压是 _____________

ic半导体测试基础(中文版)

本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。 一．测试目的 Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。 二．测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。 当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。

第1章课后习题参考答案

第一章半导体器件基础 1．试求图所示电路的输出电压Uo，忽略二极管的正向压降和正向电阻。 解： （a）图分析： 1）若D1导通，忽略D1的正向压降和正向电阻，得等效电路如图所示，则U O=1V，U D2=1-4=-3V。即D1导通，D2截止。 2）若D2导通，忽略D2的正向压降和正向电阻，得等效电路如图所示，则U O=4V，在这种情况下，D1两端电压为U D1=4-1=3V，远超过二极管的导通电压，D1将因电流过大而烧毁，所以正常情况下，不因出现这种情况。 综上分析，正确的答案是U O= 1V。 （b）图分析： 1.由于输出端开路，所以D1、D2均受反向电压而截止，等效电路如图所示，所以U O=U I=10V。

2．图所示电路中， E

解： （a）图 当u I＜E时，D截止，u O=E=5V； 当u I≥E时，D导通，u O=u I u O波形如图所示。 u I ωt 5V 10V uo ωt 5V 10V （b）图 当u I＜-E=-5V时,D1导通D2截止，uo=E=5V； 当-E＜u I＜E时，D1导通D2截止，uo=E=5V； 当u I≥E=5V时，uo=u I 所以输出电压u o的波形与（a）图波形相同。 5．在图所示电路中，试求下列几种情况下输出端F的电位UF及各元件(R、DA、DB)中通过的电流：( 1 )UA=UB=0V；( 2 )UA= +3V，UB = 0 V。( 3 ) UA= UB = +3V。二极管的正向压降可忽略不计。 解：（1）U A=U B=0V时，D A、D B都导通，在忽略二极管正向管压降的情况下，有：U F=0V mA k R U I F R 08 .3 9.3 12 12 = = - =

8、半导体材料吸收光谱测试分析

半导体材料吸收光谱测试分析 一、实验目的 1.掌握半导体材料的能带结构与特点、半导体材料禁带宽度的测量原理与方法。 2.掌握紫外可见分光光度计的构造、使用方法和光吸收定律。 二、实验仪器及材料 紫外可见分光光度计及其消耗品如氘灯、钨灯、绘图打印机，玻璃基ZnO 薄膜。 三、实验原理 1.紫外可见分光光度计的构造、光吸收定律 UV762双光束紫外可见分光光度计外观图： (1)仪器构造：光源、单色器、吸收池、检测器、显示记录系统。 a ．光源：钨灯或卤钨灯——可见光源，350~1000nm ；氢灯或氘灯——紫外光源，200~360nm 。 b ．单色器：包括狭缝、准直镜、色散元件 色散元件：棱镜——对不同波长的光折射率不同分出光波长不等距； 光栅——衍射和干涉分出光波长等距。 c ．吸收池：玻璃——能吸收UV 光，仅适用于可见光区；石英——不能吸收紫外光，适用于紫外和可见光区。 要求：匹配性（对光的吸收和反射应一致） d ．检测器：将光信号转变为电信号的装置。如：光电池、光电管（红敏和蓝敏）、光电倍增管、二极管阵列检测器。 紫外可见分光光度计的工作流程如下： 光源 单色器 吸收池 检测器 显示 双光束紫外可见分光光度计则为：

双光束紫外可见分光光度计的光路图如下： (2)光吸收定律 单色光垂直入射到半导体表面时，进入到半导体内的光强遵照吸收定律： x x e I I ?-=α0 d t e I I ?-=α0 (1) I 0：入射光强；I x ：透过厚度x 的光强；I t ：透过膜薄的光强；α：材料吸收系数，与材料、入射光波长等因素有关。 透射率T 为： d e I I T ?-==α0 t (2)

半导体测试基础

第1章半导体测试基础 第1节基础术语 描述半导体测试的专业术语很多，这里只例举部分基础的： 1．DUT 需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。 首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 信号脚，包括输入、输出、三态和双向四类， 输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1” 电平。 输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动 能力（电流）。 三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。 双向：拥有输入、输出功能并能达到高阻态的管脚。 电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。 VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。 GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为 GND。 2．测试程序 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。 测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分Bin”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。 程序还要有控制外围测试设备比如Handler 和Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或生产工程师，用于良率(Yield)分析和控制。

温湿度文献综述

学校代码： 学号： HENAN INSTITUTE OF ENGINEERING 文献综述 题目仓储温湿度报警系统的设计 学生姓名 专业班级电气工程及其自动化二班 学号 系（部）电气信息工程系 指导教师(职称)蒋威（讲师） 完成时间 2011年 3 月 1日

仓储温湿度报警系统的设计综述 摘要：为保证日常工作的顺利进行，首要问题是加强仓库内温度与湿度的监测 工作，并及时报警提示。本文根据粮仓环境测试的特点，应用现代检测理论，对温室的温度、湿度等环境因子进行自动检测，并实现报警功能，首先介绍了粮仓自动监测系统的发展背景及现状，指出在控制监测方面存在的问题和需要进一步深入探讨、研究的各个方面。 关键词：粮仓、单片机、监测、传感器 目前，关于这类监测系统的研究，国内外公开发表的文献不多，下面是关于 单片机自动监测的一些主要文献： 文献[1] 这本书从应用角度出发，精选了国内外最新流行的智能仪器与数据采集系统中的一些有特色、功能很强的新型集成电路20多类100余种。内容涉及仪用放大器，运算放大器，隔离放大器，变送器，A／D、 D／A变换器， LED、LCD驱动器，看门狗定时器，UP电源监控器，数字电位器，闪烁存储器，实时时钟等器件。所优选的每一种器件除阐述其基本功能、电路特点、性能参数和管脚说明之外，更突出器件的使用方法和应用电路。对智能仪器设计、数据采集、自动控制、数字通信和计算机接口这部分设计具有很高的使用和参考价值。 文献[2] 这本书是"单片机应用技术丛书"中专门介绍单片机应用系统软件 设计的一本著作。书中总结了作者多年来在80C51系列单片机应用系统软件设计 中的实践经验，归纳出一整套应用程序设计的方法和技巧。在内容安排上，不仅 有实现功能要求的应用程序设计步骤、子程序、监控程序及常用功能模块设计方法，还以较大篇幅介绍了提高系统可靠性的抗干扰设计和容错设计技术以及程序测试的正确思想方法。附录中向读者提供了完整的系统程序设计样本和经过多年使用考验的定点运算子程序库与浮点运算子程序库的程序文本、注释及使用方法。对于本次设计主要参考的是应用程序设计步骤、子程序、监控程序及常用功能模块设计方法这一部分的内容。 文献[3] 提出MCS-51系列单片机应用系统的构成和设计方法。详细地阐述 了应用系统的前向通道（传感器通道接口）、后向通道（伺服驱动、控制通道接 口）、人机对话通道和相互通道（单片机应用系统之间的通信接口）的结构设计、

半导体放电管检测及测试方法

半导体放电管检测要求及测试方法 1 本要求遵循的依据 1.1YD/T940—1999《通信设备过电压保护用半导体管》 1.2YD/T694—1999《总配线架》 1.3GB/T2828.1—2003/ISO 2859—1：1999《计数抽样检验程序》 2 测试前准备及测试环境条件 2.1对测试设备进行校验，检查是否正常，正常后才能使用。 2.2在标准大气条件下进行试验 2.2.1温度：15～35℃ 2.2.2相对湿度：45％～75％ 2.2.3大气压力：86～106Ｋpa 所有的电测量以及测量之后的恢复应在以下大气条件下进行： 温度：25±5℃ 相对湿度：45％～75％ 大气压力：86～106Ｋpa 在进行测量前应使半导体管温度与测量环境温度达到平衡，测量过程的环境温度应记录在试验报告中。 2.3按GB/T2828.1—2003《计数抽样检验程序》的规定。按一定抽样正常方案，一般检查水平Ⅱ，抽取一定数量的样本。 3 检测要求和测试方法 3.1外形检查 3.1.1要求放电管两头封口平直无歪斜，外形整洁，无污染、腐蚀和其他多余物，封装无破损、裂纹、伤痕、引出线不短裂、不松动。 3.1.2金属镀层不起皮、不脱离、不生锈、不变色。 3.1.3外形尺寸公差符合SJ1782—81中4级公差，即公称尺寸＞3—6，其公差为±0.1，公称尺寸＞6—10，其中公差为±0.12，合格率要达到≥97.5%。 3.1.4产品标志应清晰耐久 3.1.5包装箱应标记生产厂家、产品名称、型号、标准号、重量及生产日期或批号，且包装材料应保持干燥、整洁、对产品无腐蚀作用 3.2直流击穿电压测试 3.2.1用XJ4810半导体管特性图示仪对经过上一项目测试合格的放电管进行初始检测，用正极性测试后进行反极性测试，正、反极性各测2次，每次测试间隔时间为1～2min。 3.2.1半导体管的最高限制电压应不大于表１给出的极限值，试验电流应在1A～10A之间试验是加在半导体管上的电流变化率应≤30A/μs。 3.2.3试验所用的电压发生器必须保持表1所示的开路电压上升速率，上升速率应在一定的范围之内。试验电路如图1、图2所示。 图 1 电压上升速率的范围 a) 电压上升速率为100KV/S 注：为了得到足够的试验电流以使样品击穿，图（a）中的电阻R和图（b）中的电阻R4可能需要进行调整，一般取为50Ω。

半导体C-V测量基础

半导体C-V测量基础 作者：Lee Stauffer 时间：2009-07-29 来源:吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET结构。此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。 采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。 半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。

半导体激光器常用参数的测定

半导体激光器常用参数的测定 一 实验目的：掌握半导体激光器常用的电学参数及其测试方法 一 实验基本原理 1、 普通光源的发光——受激吸收和自发辐射 普通常见光源的发光（如电灯、火焰、太阳等地发光）是由于物质在受到外来能量（如光能、电能、热能等）作用时，原子中的电子就会吸收外来能量而从低能级跃迁到高能级，即原子被激发。激发的过程是一个“受激吸收”过程。处在高能级（E2）的电子寿命很短（一般为10－8～10－9秒），在没有外界作用下会自发地向低能级（E1）跃迁，跃迁时将产生光（电磁波）辐射。辐射光子能量为 12E E h -=ν 这种辐射称为自发辐射。原子的自发辐射过程完全是一种随机过程，各发光原子的发光过程各自独立，互不关联，即所辐射的光在发射方向上是无规则的射向四面八方，另外未位相、偏振状态也各不相同。由于激发能级有一个宽度，所以发射光的频率也不是单一的，而有一个范围。在通常热平衡条件下，处于高能级E2上的原子数密度N2，远比处于低能级的原子数密度低，这是因为处于能级E 的原子数密度N 的大小时随能级E 的增加而指数减小，即N ∝exp(-E/kT)，这是著名的波耳兹曼分布规律。于是在上、下两个能级上的原子数密度比为 ]/)(ex p[/1212kT E E N N --∝ 式中k 为波耳兹曼常量，T 为绝对温度。因为E2>E1，所以N2《N1。例如，已知氢原子基态能量为E1＝－13.6eV ，第一激发态能量为E2=-3.4eV ，在20℃时，kT≈0.025eV，则 0)400ex p(/12≈-∝N N 可见，在20℃时，全部氢原子几乎都处于基态，要使原子发光，必须外界提供能量使原子到达激发态，所以普通广义的发光是包含了受激吸收和自发辐射两个过程。一般说来，这种光源所辐射光的能量是不强的，加上向四面八方发射，更使能量分散了。 2、 受激辐射和光的放大 由量子理论知识知道，一个能级对应电子的一个能量状态。电子能量由主量子数n(n=1,2,…)决定。但是实际描写原子中电子运动状态，除能量外，还有轨道角动量L 和自旋角动量s ，它们都是量子化的，由相应的量子数来描述。对轨道角动量，波尔曾给出了量子化公式Ln ＝nh ，但这不严格，因这个式子还是在把电子运动看作轨道运动基础上得到的。严格的能量量子化以及角动量量子化都应该有量子力学理论来推导。 量子理论告诉我们，电子从高能态向低能态跃迁时只能发生在l （角动量量子数）量子数相差±1的两个状态之间，这就是一种选择规则。如果选择规则不满足，则跃迁的几率很小，甚至接近零。在原子中可能存在这样一些能级，一旦电子被激发到这种能级上时，由于不满足跃迁的选择规则，可使它在这种能级上的寿命很长，不易发生自发跃迁到低能级上。这种能级称为亚稳态能级。但是，在外加光的诱发和刺激下可以使其迅速跃迁到低能级，并放出光子。这种过程是被“激”出来的，故称受激辐射。受激辐射的概念世爱因斯坦于1917年在推导普朗克的黑体辐射公式时，第一个提出来的。他从理论上预言了原子发生受激辐射的可能性，这是激光的基础。 受激辐射的过程大致如下：原子开始处于高能级E2，当一个外来光子所带的能量hυ正好为某一对能级之差E2-E1,则这原子可以在此外来光子的诱发下从高能级E2向低能级E1跃迁。这种受激辐射的光子有显著的特点，就是原子可发出与诱发光子全同的光子，不仅频

电学半导体器件基础测试题

第一章半导体器件基础测试题（高三） 姓名班次分数 一、选择题 1、N型半导体是在本征半导体中加入下列____________ 物质而形成的。 A、电子； B、空穴； C、三价元素； D、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 ________________ 。 A、掺杂的工艺； B、杂质的浓度： C、温度； D、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 4、晶体三极管的截止条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 5、晶体三极管的饱和条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 9、电路如下图所示，则A、B两点的电压正确 的是 A、U A=3.5V , U B=3.5V , D 截止； B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; 6、理想二极管组成的电路如下图所示，其AB两端的电压是 A、一12V ; C、+6V ;B、一6V ; D、 7、要使普通二极管导通，下列说法正确的是 A、运用它的反向特性； C、硅管使用反向区域，而锗管使用正向区域; 锗管使用在反向击穿区； D、都使用正向区 8、对于用万用表测量二极管时，下列做法正确的是 A、用万用表的 B、用万用表的 C、用万用表的 D、用万用表的R X 100 R X 10K R X 100 R X 10 , 或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; 的欧姆，黑棒接正极，红棒接负极，指针偏转； 或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; 黑棒接正极，红棒接负极，指针偏转；

半导体测试理论

半导体测试理论1 测量可重复性和可复制性(GR&R) GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备，这一指标尤为重要。 从数学角度来看，GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值，过高的GR&R值表明测试设备或方法的不稳定性。 如同GR&R名字所示，这一指标包含两个方面：可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。 当然，在现实世界里，没有任何测试设备可以反复获得完全一致的测试结果，通常会受到5个因素的影响： 1、测试标准 2、测试方法 3、测试仪器 4、测试人员 5、环境因素 所有这些因素都会影响到每次测试的结果，测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。 有很多计算GR&R的方法，下面将介绍其中的一种，这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移，然后由这些参数计算最终GR&R 值。 Equipment Variation (EV)：代表测试过程（方法和设备）的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。 Appraiser Variation (AV)：表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。 GR&R的计算则是由上述两个参数综合得来。 必须指出的是测试的偏移不仅仅是由上述两者造成的，同时还受Part Variation（PV）的影响。PV表示测试目标不同所造成的测试偏差，通常通过测试不同目标得到的数据计算而来。 现在让我们来计算总偏差：Total Variation （TV），它包含了由R&R和PV所构成的影响。 TV = sqrt((R&R)**+ PV**) 在一个GR&R报表中，最终的结果往往表示成：%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R 和PV相对TV的百分比。因此 %EV=(EV/TV)x100% %AV=(AV/TV)x100% %R&R=(R&R/TV)x100% %PV=(PV/TV)x100% %R&R如果大于10%，则此测试设备和流程是良好的；%R&R在10%和30% 之间表示可以接受；如果大于30%则需要工程人员对此设备和流程进行改良。 电气测试可信度（Electrical Test Confidence）

半导体测试原理

IC 测试原理解析 第一章数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此，测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下，测试成本有时能占到器件总体成本的40% 左右。良品率和测试时间必须达到一个平衡，以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。 器件开发阶段的测试包括: 特征分析：保证设计的正确性，决定器件的性能参数; 产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率 可靠性测试：保证器件能在规定的年限之内能正确工作; 来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。 制造阶段的测试包括: 圆片测试：在圆片测试中，要让测试仪管脚与器件尽可能地靠近，保证电缆，测试仪和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET 寄生漏电等参数测试。 通常的工艺种类包括: TTL ECL CMOS NMOS

电子半导体行业封装测试技术分析报告

广州创亚企业管理顾问有限公司 电子半导体行业封装测试技术分析报告

半导体封装测试 是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。 包含对芯片的支撑与机械保护，电信号的互连与引出，电源的分配和热管理。 半导体封装的作用 包括贴膜、打磨、去膜再贴膜、切割、晶圆测试、芯片粘贴、烘焙、键合、检测、压膜、半导体封测主要流程 电镀、引脚切割、成型、成品测试等。 在于如何将芯片I/O接口电极连接到整个系统PCB板上，键合是关键环节即用导线将芯片封装的核心 上的焊接点连接到封装外壳的焊接点上，外壳上的焊接点与PCB内导线相连，继而与其 他零件建立电气连接。

测试工艺贯穿半导体设计、制造、封装与测试三大过程，是提高芯片制造水平的关键工序之一。 广义的半导体测试包括前段及中后段的工艺检测。其中，前段的工艺检测偏重于从微观角度在线监测晶圆制造的微观结构是否符合工艺要求（例如几何尺寸与表面形貌的检测、成分结构分析和电学特性检测等），主要设备是高精度晶圆光学检测机（AOI）等。中后段的性能测试主要偏重于从芯片功能性的角度检测芯片 的性能表现是否符合设计要求。 半导体产业链中测试设备的应用

涉及中后道的性能测试，主要设备是测试机、分选机及探针台。测试机、分选机、探针台除了在晶圆制造、芯片封装及测试环节使用，在芯片设计的设计验证环节也有一定的应用。 其中测试机是检测芯片功能和性能的专用设备，测试机对芯片施加输入信号，采集被检测芯片 的输出信号与预期值进行比较，判断芯片在不同工作条件下功能和性能的有效性。 分选机把芯片传送到指定测试位置，然后通过电缆接受测试机的控制，根据测试结果将完成测 试的芯片分类放置。 探针台主要用途是为晶圆上的芯片的电参数测试提供一个测试平台，探针台配合测量仪器可完 成集成电路的电压、电流、电阻以及电容电压特性曲线等参数检测。

MOS晶体管电学特性测量毕业论文,绝对精品

工业大学 毕业实践实验报告 班级：061 学号： 姓名：

MOS晶体管电学特性测量 一、实践目的 根据半导体器件基础和半导体物理的课程所学知识，利用相关测量设备完成MOS晶体管的测量工作。希望通过此器件的测量来器件的输入特性，输出特性，转移特性，并要求系统地学习测试设备的工作特性，工作要求以及测量范围，以期为未来工作时可以独立使用相关测试设备作准备。 二、实践要求 所完成的测试报告包括器件的选型，生产商提供的基本参数表，测量时的各种曲线图，和生产商提供的进行比较异同点。还要介绍所使用测量设备的特性：作用，型号，测量范围，基本工作特性和要求，注意事项。 要求： 1.MOS晶体管可选自己购置或向老师提出要求来选取，选取前先查阅基本测量范围。 2.厂商提供的基本参数表可上网或查阅相关资料获取。 3.注意保护好测量设备，一定要注意相关工作事项。 4.注意人身安全，根据要求进行测量工作。 5.有条件时可进行同型号或不同型号的多个MOS晶体管的测量，列出表单进行对比，作统计图。 6.注意是否需要其它元器件，如电容，电阻等。 7.进行电压或电流扫描测量,测量要求有输入特性曲线，输出特性曲线，转移特性曲线，根摩尔参数等。 三、实践平台 1.半导体特性系统，半导体图示仪， 2.不同型号的MOS晶体管 3.可参考《双极场效应晶体管原理》或《模拟电子》 四、时间：2周 五、方案 通过用keithley将MOS管各端设定不同的输入参数，测量不同型号MOS管的输入特性曲线，输出特性曲线，转移特性曲线等。

六、步骤 绝缘栅场效应管(MOS管) 1、场效应晶体管（field effect transistor缩写(fet)）简称场效应管.由多数载流子参与导电,也称为单极型晶体管.它属于电压控制型半导体器件. 特点: 具有输入电阻高（100000000～1000000000ω）、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者. 作用: 场效应管可应用于放大.由于场效应管放大器的输入阻抗很高,因此耦合电容可以容量较小,不必使用电解电容器. 场效应管可以用作电子开关. 场效应管很高的输入阻抗非常适合作阻抗变换.常用于多级放大器的输入级作阻抗变换.场效应管可以用作可变电阻.场效应管可以方便地用作恒流源.绝缘栅场效应管的分类：绝缘栅场效应管也有两种结构形式，它们是N沟道型和P沟道型。无论是什麽沟道，它们又分为增强型和耗尽型两种。 2、它是由金属、和半导体所组成，所以又称为金属—氧化物—半导体场效应管，简称MOS 场效应管。 3、绝缘栅型场效应管的工作原理(以N沟道增强型MOS场效应管)它是利用UGS来控制“感应电荷”的多少，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。在制造管子时，通过工艺使绝缘层中出现大量正离子，故在交界面的另一侧能感应出较多的负电荷，这些负电荷把高渗杂质的N区接通，形成了导电沟道，即使在VGS=0时也有较大的漏极电流ID。当栅极电压改变时，沟道内被感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流ID随着栅极电压的变化而变化。 场效应管的式作方式有两种：当栅压为零时有较大漏极电流的称为耗散型，当栅压为零，漏极电流也为零，必须再加一定的栅压之后才有漏极电流的称为增强型。 特性曲线 场效应管的特性曲线分为转移特性曲线和输出特性曲线。 1) 转移特性 在u DS一定时, 漏极电流i D与栅源电压u GS之间的关系称为转移特性。 输出特性 型号2SK117 种类绝缘栅(MOSFET)

半导体测试项目可行性研究报告

半导体测试项目可行性研究报告 （立项+批地+贷款） 编制单位：北京中投信德国际信息咨询有限公司编制时间：二〇一九年十二月 咨询师：高建

目录

专家答疑： 一、可研报告定义： 可行性研究报告，简称可研报告，是在制订生产、基建、科研计划的前期，通过全面的调查研究，分析论证某个建设或改造工程、某种科学研究、某项商务活动切实可行而提出的一种书面材料。 可行性研究报告主要是通过对项目的主要内容和配套条件，如市场需求、资源供应、建设规模、工艺路线、设备选型、环境影响、资金筹措、盈利能力等，从技术、经济、工程等方面进行调查研究和分析比较，并对项目建成以后可能取得的财务、经济效益及社会影响进行预测，从而提出该项目是否值得投资和如何进行建设的咨询意见，为项目决策提供依据的一种综合性分析方法。可行性研究具有预见性、公正性、可靠性、科学性的特点。 一般来说，可行性研究是以市场供需为立足点，以资源投入为限度，以科学方法为手段，以一系列评价指标为结果，它通常处理两方面的问题：一是确定项目在技术上能否实施，二是如何才能取得最佳效益。 二、可行性研究报告的用途 项目可行性研究报告是项目实施主体为了实施某项经济活动需要委托专业研究机构编撰的重要文件，其主要体现在如下几个方面作用： 1. 用于向投资主管部门备案、行政审批的可行性研究报告 根据《国务院关于投资体制改革的决定》国发（2004）20号的规定，我国对不使用政府投资的项目实行核准和备案两种批复方式，其中核准项目向政府部门提交项目申请报告，备案项目一般提交项目可行性研究报告。 同时，根据《国务院对确需保留的行政审批项目设定行政许可的决定》，对某些项目仍旧保留行政审批权，投资主体仍需向审批部门提交项目可行性研究报告。 2. 用于向金融机构贷款的可行性研究报告 我国的商业银行、国家开发银行和进出口银行等以及其他境内外的各类金融机构在接受项目建设贷款时，会对贷款项目进行全面、细致的分析平谷，银行等金融机构只有在确认项目具有偿还贷款能力、不承担过大的风险情况下，才会同意贷款。项目投资方需要出具详细的可行性研究报告，银行等金融机构只有在确认项目具有偿还贷款能力、不承担过大的风险情况下，才会同意贷款。 3. 用于企业融资、对外招商合作的可行性研究报告 此类研究报告通常要求市场分析准确、投资方案合理、并提供竞争分析、营销计划、管理方案、技术研发等实际运作方案。 4. 用于申请进口设备免税的可行性研究报告 主要用于进口设备免税用的可行性研究报告，申请办理中外合资企业、内资企业项目确认书的项目需要提供项目可行性研究报告。 5. 用于境外投资项目核准的可行性研究报告 企业在实施走出去战略，对国外矿产资源和其他产业投资时，需要编写可行性研究报告报给国家发展和改革委或省发改委，需要申请中国进出口银行境外投资重点项目信贷支持时，也需要可行性研