FPGA的汉明码数据传输系统的设计

第２９卷第６期２００９年１２月

西安工业大学学报

ＪｏｕｍａｌｏｆＸｉ’ａ１１ＴｅｃｈｎｏｌｏｇｉｃａｌＵｎｉｖｅｒｓｉｔｙ

Ｖ０１．２９Ｎｏ．６

Ｄｅｃ．２００９

文章编号：１６７３—９９６５（２００９）０６—５５９—０６

ＦＰＧＡ的汉明码数据传输系统的设计。

雷斌１，王宁１，仇平２

（１．西安工业大学电子信息工程学院，西安７１００３２；２．电信科学技术第四研究所通信事业部，西安７１００６１）

摘要：为提高数据传输系统的通信准确度，提出了一种基于ＦＰＧＡ的并行、串行数据相互转换的汉明码数据传输系统．系统的数据发送部分对并行的原始数据进行汉明编码，ＰＤＵ格式生成，以及数据并串转换的处理．通过一对Ｉ／Ｏ端口发送和接受串行数据．数据接收部分将接收到的串行数据转换成并行数据；确认得到一组完整的ＰＤＵ格式数据后，如果有必要，对其进行汉明解码纠错，得到正确的原始数据．利用了Ｓｉｍｕｌｉｎｋ分别对未采用汉明码和采用汉明码的系统进行通信仿真．仿真结果表明：采用汉明码可以降低系统９％的错误比例．

关键词：现场可编程门阵列；汉明码；并行串行转换；数据传输

中图号：ＴＰ２７１＋．５文献标志码：Ａ

随着现代信息技术的不断发展，高速信息传输和高可靠性传输成为信息传输的两个主要方面。其中可靠性尤为重要．由于信道状态的恶劣，信号不可避免的会受到干扰而出错．为实现可靠性通信，可以通过两种途径：一种是增加发送信号的功率，提高信号噪声比；另一种是采用编码的方式对信道差错进行控制．前者常常受各种条件——如衰落、噪声和干扰等的限制，不是所有情况都能采用．而建立在香农基础上的编码理论可以解决这个问Ｉ／ｏ以及显著降低系统整体成本的优势【２－４］，可增强系统实用性．

文中正是基于上述考虑，开发了基于ＦＰＧＡ的汉明码数据传输系统，使得数据能够快速可靠的进行传输．

１系统整体设计

基于ＦＰＧＡ的汉明码数据传输系统由数据发送部分和数据接收部分两大部分组成．系统硬件设

题［１｜．结合ＦＰＧＡ灵活的器件集成能力，可编程计如图１所示．

汉令ＰＤＵ嗲并汉

明格串串行数据明

编式转解

码

生换码

成

图１系统硬件设计框图

Ｆｉｇ．１Ｂｌｏｃｋｄｉａｇｒ帅ｏｆｓｙｓｔ咖ｈａｒｄｗａｒｅｄｅｓｉｇｎ

数据发送部分的功能如下：①对由１２位操作加入了起始位、空闲位以及停止位；③完成数据的模式的模数转换器（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ，并串转换，并通过Ｉ／Ｏ口将转换后的串行数据发ＡＩ）Ｃ）产生的原始数据进行汉明编码，生成汉明码送出去．

字；②将经过汉明编码后的数据生成ＰＤＵ格式，数据接收部分的功能如下：①数据还原模块的

＊收藕日期：２００９一０８—３１

作者简介：雷斌（１９６６一），男。西安下业大学副教授，主要研究方向为宽带多媒体通信网技术、测控系统、无线通信及ｗｓＮ无线自组织网络．Ｅ＿ｍａｉｌ：ｌｅｉｂｉｎ＠】【ａｔｕ．ｅｄｕ．ｃｏ札

万方数据