汇编语言实现用16位乘法指令完成32位无符号数乘法

《微型计算机原理与接口技术》实验报告

一、程序设计

题目一三十二位无符号乘法

1 设计分析：

（1）程序设计任务：

用十六位乘法指令完成三十二位无符号数乘法（结果64位）。

使用MUL指令，完成双字无符号数乘法程序，要求乘数和被

乘数从键盘输入，结果显示于屏幕上。

(2)程序设计要求：

1)从键盘输入两个乘数（十六进制）

2)结果显示于屏幕上（十六进制）

（3）程序设计过程：

1) 定义数据段用于开辟缓冲区存储输入数据、输出数据和乘积。

2)从键盘分别输入两个八位数字符（三十二字节）存入缓冲区（分4次输入，每次输入

4个字符，前两次为被乘数的高位与低位，后两次为乘数的高位与低位）

3)对缓冲区输入的字符进行处理，让Ascal码转换为数值本身的数值。

4)把三十二位分割成两位十六位，分别对其进行十六位的乘法。

5)将四个十六位乘法的乘积按照各自的位相加的最终乘积

6)对所得结果进行处理，让Ascal码转换为数值本身的数值

7)将结果向屏幕输出。

2、算法（一个框代表16位2进制数）

3、X2 X1

y1

P+6 p+4 p+2 p

4、程序流程图：

5、测试数据与运行结果：

输入被乘数的高位的4个字符X2：

输入被乘数的低位的4个字符X1：

输入乘数的高位的4个字符y2：

输入乘数的低位的4个字符y1：

运行结果：

6、程序源代码及注解：

ddata segment

x1 dw 16 dup(?)

x2 dw 16 dup(?)

y1 dw 16 dup(?)

y2 dw 16 dup(?)

p dw 30 dup(?)

keybuf db 10 dup(?)

ddata ends ；定义数据段

ccode segment

assume cs:ccode,ds:ddata

start:mov ax,ddata

mov ds,ax

mov dx,offset keybuf

mov bx,dx

mov [bx],byte ptr 9

mov ah,0ah

int 21h

mov ah,[bx+2]

mov al,[bx+3]

shl al,4

shr ax,4

mov dh,al

mov ah,[bx+4]

mov al,[bx+5]

shl al,4

shr ax,4

mov dl,al

mov x2,dx ；输入被乘数的高位的4个字符x2

mov dx,offset keybuf

mov bx,dx

mov [bx],byte ptr 9

mov ah,0ah

int 21h

mov ah,[bx+2]

mov al,[bx+3]

shl al,4

shr ax,4

mov dh,al

mov ah,[bx+4]

mov al,[bx+5]

shl al,4

shr ax,4

mov dl,al

mov x1,dx ;输入被乘数的低位的4个字符x1

mov dx,offset keybuf

mov bx,dx

mov [bx],byte ptr 9

mov ah,0ah

int 21h

mov ah,[bx+2]

mov al,[bx+3]

shl al,4

shr ax,4

mov dh,al

mov ah,[bx+4]

mov al,[bx+5]

shl al,4

shr ax,4

mov dl,al

mov y2,dx ;输入乘数的高位的4个字符y2

mov dx,offset keybuf

mov bx,dx

mov [bx],byte ptr 9

mov ah,0ah

int 21h

mov ah,[bx+2]

mov al,[bx+3]

shl al,4

shr ax,4

mov dh,al

mov ah,[bx+4]

mov al,[bx+5]

shl al,4

shr ax,4

mov dl,al

mov y1,dx ;输入乘数的低位的4个字符y1

mov ax,x1

mov dx,y1

mul dx

mov [p],ax

mov [p+2],dx ;被乘数低位4字符x1和乘数低位4字符y1相乘结果低位

存入p,高位存入p+2

mov ax,x2

mov dx,y1

mul dx

add [p+2],ax

adc [p+4],dx ;被乘数高位4字符x2和乘数低位4字符y1相乘结果低位存入p+2,高

位存入p+4

mov ax,x1

mov dx,y2

mul dx

add [p+2],ax

adc [p+4],dx

adc [p+6],0 ;被乘数低位4个字符x1和乘数高位4个字符y2相乘结果低位存入p+2,

高位存入p+4

mov ax,x2

mov dx,y2

mul dx

add [p+4],ax

adc [p+6],dx ;被乘数高位4个字符x2和乘数高位4个字符y2相乘结果低位存入p+4,

高位存入p+6

mov al,byte ptr p+7 ；输出

call dispal

mov al,byte ptr p+6

call dispal

mov al,byte ptr p+5

call dispal

mov al,byte ptr p+4

call dispal

mov al,byte ptr p+3

call dispal

mov al,byte ptr p+2

call dispal

mov al,byte ptr p+1

call dispal

mov al,byte ptr p

call dispal

mov ah,4ch

int 21h

dispal proc ;子程序屏幕输出过程

push cx

push dx

push ax

mov cl,4

shr al,cl

or al,30h

cmp al,3ah

jb br1

add al,7

BR1: mov dl,al

mov ah,2

int 21h

pop ax

and al,0fh

or al,30h

cmp al,3ah

jb br2

add al,7

br2: mov dl,al

mov ah,2

int 21h

pop dx

pop cx

ret

dispal endp

ccode ends

end start

题目二递归调用子程序设计

1、设计分析：

(1)程序设计任务：

有n个人坐在一起，第n个人比第n-1个人大h岁。第n-1个人比第n-2个人大h岁。以此类推，第2个人比第1个人大h岁。第1个人m岁。请问第n个人多大。用递归调用的方法设计程序完成题目。

(2)设计要求：

1)从键盘输入人数、第一个人的年龄和年龄差距

2)结果显示于屏幕上

2、程序流程图：

3.运行结果：

4.程序源代码及注解：

data segment

p1 db 'The number of people:','$'

p2 db 'The age of the first people:','$'

cr db 0DH,0AH,'$'

data ends ；定义数据段

sstack segment stack 'stack'

dg db 100h dup(?)

sstack ends ；定义堆栈段

code segment ；定义代码段

assume cs:code, ds:data, ss:sstack

main proc far ；主函数

push dx

xor ax,ax

push ax

mov ax,data

mov ds,ax ；初始化程序，使数据段连接到主程序

mov AH,09

lea dx,p1

int 21h ；输出p1语句

mov ah,1

int 21h ；输入数字到AL

and al,0fh ；将数字ASCII码转换成数字

mov cl,al ；用cl寄存器存储al的值

lea dx,cr

mov ah,09

int 21h ；输出回车换行

mov AH,09

lea dx,p2

int 21h ；输出p2语句

mov ah,1

int 21h ；读取输入给al

cmp al,3ah ；al和3aH做比较，判断是不是数字

jnl pd ；如果大于3ah说明是字母或者其他，跳转到pd and al,0fh ；如果小于说明是数字，与0fh与运算变成数字。back:

mov bl,al ；把al的值给bl

lea dx,cr

mov ah,09

int 21h ；输出换行

call renshu ；调用子程序renshu

mov ah,4ch

int 21h

pd: cmp al,47h ；比较al于47h的大小，判断是字母还是其他jnl er ；如果大于，报错

sub al,37h ；如果小于说明是字母

call back

er: mov al,0 ；er是大于大写字母时执行的，

main endp

renshu proc ；子程序，实现递归调用

cmp cl,1 ；人数减一，作为循环条件

jne age ；年龄不等于1的话执行age

mov al,bl ；把bl的值给al进行输出

call dispal ；调用子程序的dispal

ret

age: add bl,2 ；年龄+2

sub cl,1 ；人数—1

call renshu ；调用回renshu子程序，继续判断年龄

ret

renshu endp ；子程序结束

dispal proc ；输出语句，用于输出al中的值

push cx

push dx

push ax ；将三个寄存器的值压入堆栈，保护起来，

mov cl,4 ；把4给cl

shr al,cl ；右移al 4位

or al,30h

cmp al,3ah ；比较al和30h

jb br1 ；跳转到br1

add al,7

br1: mov dl,al

mov ah,2

int 21h

pop ax ；ax出栈

and al,0fh

or al,30h

cmp al,3ah

jb br2 ；跳转到br2

add al,7

br2: mov dl,al

mov ah,2

int 21h

pop dx ；dx出栈

pop cx ；cx出栈

ret

dispal endp ；子程序结束code ends ；代码段结束end main ；函数结束。

简单16位CPU的设计

简单CPU的设计 设计步骤： 1)确定CPU功能 2)拟定指令系统（采用MIPS） 3)分析指令系统，为数据通路选择合适的组件，并给出组件 所需的控制信号，连接组件建立数据通路 4)详细分析指令在多周期通路中的执行过程，给出指令执行 的流程图 5)依据指令执行的流程图，分析控制信号的取值，生成相应 的状态转换图 一、确定CPU功能 M[2]←M[0]+M[1] 二、拟定指令系统 J类型

4位12位 指令格式中的op（opcode）是指令操作码。rs（register source）是源操作数的寄存 器号。rd（register destination）是目的寄存器号。rt（register target）即可作为源寄 存器号，又可作为目的寄存器号，有具体的指令决定。func（function）可被认为 是扩展的操作码，Target表示一下个地址开始 注：操作码4位，寄存器字段rs，rt，rd各三位，Fun功能字段3位，Imm立即值字段6位；一共8个寄存器，R0只读不可写，恒为0。 R类型的指令 ADD Rd,Rs,Rt SUB Rd,Rs,Rt AND Rd,Rs,Rt OR Rd,Rs,Rt XOR Rd,Rs,Rt I类型的指令 LW Rt, Rs,imm6 SW Rt, Rs,imm6

存放在ROM中的汇编指令,完成M[2]←M[0]+ M[1] LW R1,0（R0）;R1←M[R[0]+0],由于R(0)内容为0，即R1←M[0] LW R2,1（R0）;R1←M[R[0]+1],由于R(0)内容为0，即R1←M[1] ADD R3,R1,R2 ; R3←R1+R2 SW R3,2(R0) ; M[R[0]+2]←R3 下面地址对应着rom模块里面

(完整word版)汇编语言常用指令大全,推荐文档

MOV指令为双操作数指令,两个操作数中必须有一个是寄存器. MOV DST , SRC // Byte / Word 执行操作: dst = src 1.目的数可以是通用寄存器, 存储单元和段寄存器(但不允许用CS段寄存器). 2.立即数不能直接送段寄存器 3.不允许在两个存储单元直接传送数据 4.不允许在两个段寄存器间直接传送信息 PUSH入栈指令及POP出栈指令: 堆栈操作是以“后进先出”的方式进行数据操作. PUSH SRC //Word 入栈的操作数除不允许用立即数外，可以为通用寄存器，段寄存器(全部)和存储器. 入栈时高位字节先入栈，低位字节后入栈. POP DST //Word 出栈操作数除不允许用立即数和CS段寄存器外, 可以为通用寄存器,段寄存器和存储器. 执行POP SS指令后,堆栈区在存储区的位置要改变. 执行POP SP 指令后,栈顶的位置要改变. XCHG(eXCHanG)交换指令: 将两操作数值交换. XCHG OPR1, OPR2 //Byte/Word 执行操作: Tmp=OPR1 OPR1=OPR2 OPR2=Tmp 1.必须有一个操作数是在寄存器中 2.不能与段寄存器交换数据 3.存储器与存储器之间不能交换数据. XLAT(TRANSLATE)换码指令: 把一种代码转换为另一种代码. XLAT (OPR 可选) //Byte 执行操作: AL=(BX+AL) 指令执行时只使用预先已存入BX中的表格首地址,执行后,AL中内容则是所要转换的代码. LEA(Load Effective Address) 有效地址传送寄存器指令 LEA REG , SRC //指令把源操作数SRC的有效地址送到指定的寄存器中. 执行操作: REG = EAsrc 注: SRC只能是各种寻址方式的存储器操作数,REG只能是16位寄存器 MOV BX , OFFSET OPER_ONE 等价于LEA BX , OPER_ONE MOV SP , [BX] //将BX间接寻址的相继的二个存储单元的内容送入SP中 LEA SP , [BX] //将BX的内容作为存储器有效地址送入SP中 LDS(Load DS with pointer)指针送寄存器和DS指令 LDS REG , SRC //常指定SI寄存器。 执行操作: REG=(SRC), DS=(SRC+2) //将SRC指出的前二个存储单元的内容送入指令中指定的寄存器中，后二个存储单元送入DS段寄存器中。

汇编语言知识大全

第一章基础知识： 一.机器码：1.计算机只认识0,1两种状态。而机器码只能由0,1组成。故机器码相当难认，故产生了汇编语言。 2.其中汇编由三类指令形成：汇编指令（有机器码对应），伪指令，其他符号（编译的时候有用）。 每一总CPU都有自己的指令集；注意学习的侧重点。 二.存储器：1.存储单元中数据和指令没任何差别。 2.存储单元：Eg:128个储存单元（0~127）128byte。 线： 1.地址总线：寻址用，参数（宽度）为N根，则可以寻到2^N个内存单元。 据总线：传送数据用，参数为N根，一次可以传送N/8个存储单元。 3.控制总线：cpu对元器件的控制能力。越多控制力越强。 四.内存地址空间：1.由地址总线决定大小。 2.主板：cpu和核心器件（或接口卡）用地址总线，数据总线，控制总 线连接起来。 3.接口卡：由于cpu不能直接控制外设，需通过接口卡间接控制。

4.各类存储器芯片：RAM，BIOS（主板，各芯片）的ROM，接卡槽的 RAM CPU在操控他们的时候，把他们都当作内存来对待，把他们总的看作一个由 若干个存储单元组成的逻辑存储器，即我们所说的内存地址空间。 自己的一点理解：CPU对内存的操作是一样的，但是在cpu，内存，芯片之间的硬件本身所牵扯的线是不同的。所以一些地址的功能是对应一些芯片的。 第二章寄存器 引入：CPU中含有运算器，寄存器，控制器（由内部总线连接）。而寄存器是可以用来指令读写的部件。8086有14个寄存器（都是16位，2个存储空间）。 一.通用寄存器（ax,bx,cx,dx），16位，可以分为高低位 注意1.范围：16位的2^16-1，8位的2^8-1 2.进行数据传送或运算时要注意位数对应，否则会报错 二.字：1. 1个字==2个字节。 2. 在寄存器中的存储：0x高位字节低位字节;单元认定的是低单元 数制，16进制h，2进制b

(完整word版)汇编语言指令集合-吐血整理,推荐文档

8086/8088指令系统记忆表 数据寄存器分为: AH&AL＝AX(accumulator)：累加寄存器，常用于运算;在乘除等指令中指定用来存放操作数,另外,所有的I/O指令都使用这一寄存器与外界设备传送数据. BH&BL＝BX(base)：基址寄存器，常用于地址索引； CH&CL＝CX(count)：计数寄存器，常用于计数；常用于保存计算值,如在移位指令,循环(loop)和串处理指令中用作隐含的计数器. DH&DL＝DX(data)：数据寄存器，常用于数据传递。他们的特点是,这4个16位的寄存器可以分为高8位: AH, BH, CH, DH.以及低八位：AL,BL,CL,DL。这2组8位寄存器可以分别寻址，并单独使用。 另一组是指针寄存器和变址寄存器，包括： SP（Stack Pointer）：堆栈指针，与SS配合使用，可指向目前的堆栈位置； BP（Base Pointer）：基址指针寄存器，可用作SS的一个相对基址位置； SI（Source Index）：源变址寄存器可用来存放相对于DS段之源变址指针； DI（Destination Index）：目的变址寄存器，可用来存放相对于ES 段之目的变址指针。 指令指针IP(Instruction Pointer) 标志寄存器FR(Flag Register) OF(overflow flag) DF(direction flag) CF(carrier flag) PF(parity flag) AF(auxiliary flag) ZF(zero flag) SF(sign flag) IF(interrupt flag) TF(trap flag) 段寄存器(Segment Register) 为了运用所有的内存空间，8086设定了四个段寄存器，专门用来保存段地址： CS（Code Segment）：代码段寄存器； DS（Data Segment）：数据段寄存器； SS（Stack Segment）：堆栈段寄存器；

原码一位乘法

实验课程: 计算机组成原理实验时间: 班级:姓名:学号批阅教师: 硬布线实现原码一位乘法 实验内容： 在实验箱上用硬布线方法实现原码一位乘法 实验设备： CP226组成原理实验箱 实验设备介绍: CP226 模型机包括了一个标准CPU 所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM， 以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD 来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。 模型机为8 位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。模型机的指令码为8 位，根据指令类型的不同，可以有0 到 2 个操作数。指令码的最低两位用来选择R0-R3 寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24 位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。24 位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。EMWR：程序存储器EM 写信号。 EMRD：程序存储器EM 读信号。 PCOE：将程序计数器PC 的值送到地址总线ABUS 上。 EMEN：将程序存储器EM 与数据总线DBUS 接通，由EMWR和EMRD决定是将DBUS 数据写到EM 中，还是从EM 读出数据送到DBUS。 IREN：将程序存储器EM 读出的数据打入指令寄存器IR 和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP：PC 打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS 上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR 的值送到地址总线ABUS 上。 OUTEN：将数据总线DBUS 上数据送到输出端口寄存器OUT 里。 STEN：将数据总线DBUS 上数据存入堆栈寄存器ST 中。RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN：决定运算器是否带进位移位，CN=1 带进位，CN=0 不带进位。 FEN：将标志位存入ALU内部的标志寄存器。 X2、X1、X0 三位组合来译码选择将数据送到DBUS 上的寄存器。

汇编语言指令表

汇编语言指令表文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]

伪指令 1、定位伪指令 ORG m 2、定义字节伪指令 DB X1，X2，X3，…，Xn 3、字定义伪指令 DW Y1，Y2，Y3，…，Yn 4、汇编结束伪指令 END 寻址方式 MCS-51单片机有五种寻址方式： 1、寄存器寻址 2、寄存器间接寻址 3、直接寻址 4、立即数寻址 5、基寄存器加变址寄存器间接寻址 6、相对寻址 7、位寻址 数据传送指令 一、以累加器A为目的操作数的指令（4条） MOV A，Rn ；（Rn）→A n=0~7 MOV A，direct ；（ direct ）→A MOV A，@Ri ；（（Ri））→A i=0~1 MOV A，#data ； data →A 二、以Rn为目的操作数的指令（3条） MOV Rn ，A；（A）→ Rn MOV Rn ，direct；（ direct ）→ Rn MOV Rn ，#data； data → Rn 三、以直接寻址的单元为目的操作数的指令（5条） MOV direct，A；（A）→direct MOV direct，Rn；（Rn）→direct MOV direct，direct ；（源direct）→目的direct MOV direct，@Ri；（（Ri））→direct MOV direct，#data； data→direct 四、以寄存器间接寻址的单元为目的操作数的指令（3条） MOV @Ri，A；（A）→（Ri） MOV @Ri，direct；（direct）→（Ri） MOV @Ri，#data； data→（Ri） 五、十六位数据传送指令（1条） MOV DPTR，#data16；dataH→DPH，dataL →DPL

16位(8x8)硬件乘法器设计报告

EDA课程设计16位（8x8）硬件乘法器设计学校：华侨大学 学院：信息与工程学院 班级：10集成 姓名：项传煜 学号：1015251031 老师：凌朝东

目录 摘要 一．设计要求 二．正文 2.1. 系统设计 2.1.1 系统设计方案 (3) 2.1.2 系统设计原理 (4) 2.2. 各子模块设计 2.2.1 十进制加计数器设计 (5) 2.2.2 BCD码转二进制码BCD_B的设计 (5) 2.2.3 8位移位寄存器reg_8的设计 (6) 2.2.4 8位加法器adder_8的设计 (7) 2.2.5 1位乘法器multi_1的设计 (7) 2.2.6 16位移位寄存器reg_16的设计 (8) 2.2.7 16位二进制转BCD码B_BCD的设计 (9) 2.3. 软件设计 2.3.1 设计平台和开发工具 (10) 2.3.2 程序流程方框图 (10) 2.3.3 实现功能 (11) 2.3.4 8位乘法器的顶层设计 (11) 2.4. 系统测试 2.4.1 乘法器使用 (13) 2.4.2 仪器设备 (13) 2.4.3 测试数据 (14) 2.5. 结论 (14) 三．测试结果仿真图 (14) 四．参考文献 (15) 五．附录：设计说明书及使用说明书 (15)

摘要 本设计通过对一个8×8的二进制乘法器的设计，学习利用VHDL语言来描述简单的算法，掌握利用移位相加方法实现乘法运算的基本原理。在此次设计中该乘法器是由十进制计数器，BCD码（输入）转二进制码，8位寄存器，8位加法器，16位寄存器，8x1乘法器，二进制码转BCD码（输出显示）7个模块构成的以时序方式设计的8位乘法器，采用逐项移位相加的方法来实现相乘。设计中乘数，被乘数的十位和个位分别采用cnt10（十进制加法器）来输入，经拼接符“&”拼接成8位BCD码，再由BCD_B（BCD码转二进制码）转化成二进制码后计算，计算结果由B_BCD(二进制转BCD码)转化成BCD码输入到数码管中显示。此次设计的创新点在于cnt10，BCD_B，B_BCD的设计，使得电路的输入简单，显示方式为十进制，符合人们的习惯。使用中只要输入乘数，被乘数，按下键3（脉冲）就可以直接得出结果，显示结果稳定。可以满足两位十进制乘法的计算。 一．设计要求 设计一个十六位（8*8）硬件乘法器（难度系数1.0） 要求：2位十进制乘法；能同时显示乘数，被乘数和积的信息（LED数码管）。 二．正文 2.1. 系统设计 2.1.1 系统设计方案 方案一：直接生成乘法器，再配合输入，输出电路，构成2位十进制乘法器，该方案简单，原理清晰明了，但占用资源比较多，且不易于了解内部结构，及其乘法原理。 方案二：移位相加方法实现乘法运算再配合输入，输出电路，构成2位十进制乘法器，该方案原理简单，占用资源少，易于初学者掌握移位相加方法实现乘法运算的原理，但电路模块较多。方案选择：由于现在属初学阶段，掌握原理较为重要，故经小组讨论，一致同意采用方案二。

16位除8位有符号数的VHDL设计

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; Entity Divider is port( clk: in std_logic; --reset: in std_logic; start: in std_logic; word1: in std_logic_vector(15 downto 0);--被除数 word2: in std_logic_vector(7 downto 0);--除数 data_out: out std_logic_vector(15 downto 0)--商 ); end Divider; Architecture Divider_arc of Divider is type states is(S_Idle,S_Adivr,S_Adivn,S_div); signal state,next_state:states; signal dividend:std_logic_vector(16 downto 0); signal comparison:std_logic_vector(8 downto 0); signal divisor:std_logic_vector(7 downto 0); signal load_words,shift_divisor,shift_dividend,subtract:std_logic; signal num_shift_divisor,num_shift_dividend:integer range 0 to 16; signal quotient:std_logic_vector(15 downto 0); begin process(state,dividend,divisor) begin case state is when S_Adivr => if divisor(7)='0' then comparison<='1'&(not(divisor(6 downto 0)&'0')) +"000000001"+dividend(16 downto 8); else comparison<='1'&(not divisor) +"000000001"+dividend(16 downto 8); end if; when others => comparison<='1'&(not divisor) +"000000001"+dividend(16 downto 8); end case; end process; process(clk,start) begin

有符号5位整数乘法器设计与制作

哈尔滨工业大学（威海） 信息科学与工程学院 EDA课程设计报告 有符号5位整数乘法器设计与制作 指导老师：胡屏 学生班级：0802102 学生姓名：傅愉 学生学号：080210210 2009年11月10日

目录 1.课程设计的性质、目的和任务 (1) 2.题目要求 (1) 3.总体设计 (1) 3.1算法设计 (1) 3.2整体框图及原理 (2) 4.电路设计 (4) 4.1 乘法器总体电路原理图： (4) 4.2分时输入模块电路图： ........................................................... - 5 - 4.3乘法运算电路图： (6) 4.4阀门控制模块电路： ............................................................... - 9 - 4.5计数单元电路图： ................................................................. - 12 - 4.6数码管显示单元电路： ......................................................... - 14 - 4.7报警电路示意： ......................................... 错误！未定义书签。 5.调试过程中出现的问题以及解决办法 .......................................... - 19 - 6.心得体会........................................................................................... - 20 - 7.建议：............................................................................................... - 21 - 1.课程设计的性质、目的和任务 创新精神和实践能力二者之中，实践能力是基础和根本。这是由

定点原码一位乘法器的设计

沈阳航空航天大学 课程设计报告 课程设计名称：计算机组成原理课程设计课程设计题目：定点原码一位乘法器的设计 院（系）： 专业： 班级： 学号： 姓名： 指导教师： 完成日期：

沈阳航空航天大学课程设计报告 目录 第1章总体设计方案 (1) 1.1设计原理 (1) 1.2设计思路 (2) 1.3设计环境 (3) 第2章详细设计方案 (5) 2.1顶层方案图的设计与实现 (5) 2.1.1创建顶层图形设计文件 (5) 2.2功能模块的设计与实现 (6) 2.2.1 乘数寄存器模块的设计与实现 (6) 2.2.2 部分积寄存器模块的设计与实现 (8) 2.2.3 被乘数寄存器模块的设计与实现 (10) 2.2.4 控制器器模块的设计与实现 (12) 2.2.5 加法器模块的设计与实现 (15) 2.3仿真调试 (17) 第3章编程下载与硬件测试 (18) 3.1编程下载 (18) 参考文献 (19) 附录（电路原理图） (20)

第1章总体设计方案 1.1 设计原理 原码一位乘，即两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。例如： X=0.1010，Y=—0.1101，求X·Y数值的过程如下： 取双符号位，被乘数X=00 1010，乘数部分|Y|=00 1101 部分积乘数 00 0 0 0 0 1 1 0 1 +X 00 1 0 1 0 00 1 0 1 0 右移一位00 0 1 0 1 0 1 1 0 1（丢失） +0 00 0 0 0 0 000 1 0 1 右移一位00 0 0 1 0 1 0 1 1 0（丢失） +X 00 1 0 1 0 00 1 1 0 0 右移一位00 0 1 1 0 0 1 0 1 1（丢失） +x 00 1 0 1 0 010 0 0 0 右移一位00 1 0 0 0 0 0 1 0 1（丢失） 结果：X·Y=1.10000010 由于在计算机内多个数据一般不能同时相加，一次加法操作只能求出两数之和，因此每求得一个相加数，就与上次部分积相加每次计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数（被乘数）的两倍，因此加法器也需增到两倍。部分积右移时，乘数寄存器同时右移一位，所以用乘数寄存器的最低位来控制相加数取被乘数或零，同时乘数寄存器接收部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄存器中保存乘积的低位部分。 根据人工算法可以知道，原码一位乘法的整体设计应包括乘数寄存器，被乘数寄存器，移位电路，控制器，部分积五大模块，包含一个输入、输出、控制器

单片机汇编语言指令集

汇编语言的所有指令数据传送指令集 MOV 功能: 把源操作数送给目的操作数 语法: MOV 目的操作数,源操作数 格式: MOV r1,r2 MOV r,m MOV m,r MOV r,data XCHG 功能: 交换两个操作数的数据 语法: XCHG 格式: XCHG r1,r2 XCHG m,r XCHG r,m PUSH,POP 功能: 把操作数压入或取出堆栈 语法: PUSH 操作数POP 操作数 格式: PUSH r PUSH M PUSH data POP r POP m PUSHF,POPF,PUSHA,POPA 功能: 堆栈指令群 格式: PUSHF POPF PUSHA POPA LEA,LDS,LES 功能: 取地址至寄存器 语法: LEA r,m LDS r,m LES r,m XLAT(XLATB) 功能: 查表指令 语法: XLAT XLAT m 算数运算指令 ADD,ADC 功能: 加法指令 语法: ADD OP1,OP2 ADC OP1,OP2 格式: ADD r1,r2 ADD r,m ADD m,r ADD r,data 影响标志: C,P,A,Z,S,O SUB,SBB 功能:减法指令 语法: SUB OP1,OP2 SBB OP1,OP2 格式: SUB r1,r2 SUB r,m SUB m,r SUB r,data SUB m,data 影响标志: C,P,A,Z,S,O

INC,DEC 功能: 把OP的值加一或减一 语法: INC OP DEC OP 格式: INC r/m DEC r/m 影响标志: P,A,Z,S,O NEG 功能: 将OP的符号反相(取二进制补码) 语法: NEG OP 格式: NEG r/m 影响标志: C,P,A,Z,S,O MUL,IMUL 功能: 乘法指令 语法: MUL OP IMUL OP 格式: MUL r/m IMUL r/m 影响标志: C,P,A,Z,S,O(仅IMUL会影响S标志) DIV,IDIV 功能:除法指令 语法: DIV OP IDIV OP 格式: DIV r/m IDIV r/m CBW,CWD 功能: 有符号数扩展指令 语法: CBW CWD AAA,AAS,AAM,AAD 功能: 非压BCD码运算调整指令 语法: AAA AAS AAM AAD 影响标志: A,C(AAA,AAS) S,Z,P(AAM,AAD) DAA,DAS 功能: 压缩BCD码调整指令 语法: DAA DAS 影响标志: C,P,A,Z,S 位运算指令集 AND,OR,XOR,NOT,TEST 功能: 执行BIT与BIT之间的逻辑运算 语法: AND r/m,r/m/data OR r/m,r/m/data XOR r/m,r/m/data TEST r/m,r/m/data NOT r/m 影响标志: C,O,P,Z,S(其中C与O两个标志会被设为0) NOT指令不影响任何标志位 SHR,SHL,SAR,SAL 功能: 移位指令 语法: SHR r/m,data/CL SHL r/m,data/CL SAR r/m,data/CL SAL r/m,data/CL

16位乘法器芯片设计 3月9日

16位乘法器芯片设计 1.方法 乘法器的设计方法有两种：组合逻辑设计方法和时序逻辑设计方法。 采用组合逻辑设计方法，电路事先将所有的乘积项全部算出来，然后做加法运算。 采用时序逻辑设计方法，电路将部分已经得到的乘积结果右移，然后与乘积项相加并保存和值，反复迭代上述步骤直到计算出最终积。 2.组合逻辑的实现 可以以16*3位的乘法器为例做出如下设想： A为16位二进制乘数，B为3位二进制乘数,C为A与B相乘的积。则： C的结果实际上只能为如下值中的一个： 0,A,2A,3A,4A,5A,6A,7A 因为B为3位二进制，则B只能是000,001,010,011,100,101,110,111中的一个。 初步设想符合现实，由于要实现ASIC芯片的生产，所以对各端口定义如下： reset：芯片复位、清零信号。值为0，芯片复位。 start：芯片使能信号。值为1，芯片读入乘数和被乘数，并将乘积复位清零。 ain：被乘数，16bit。 bin：乘数，3bit。 yout：乘积输出，19bit。 done：芯片输出标志信号，值为1，乘法运算完成，yout端口的数据稳定，得到最终的乘积；值为0，乘法运算未完成，yout端口数据不稳定。 编写的Verilog程序如下： Module mult16(reset,start,ain,bin,done,yout); Parameter N=16; Input reset; Input start; Input [N-1:0] ain; Input [2:0]bin; Output [N+3:0] yout; Output done; Integer aa,ab,ac,temp; Integer su; Reg done; Always @(ain) Begin If(start&&!reset) Begin aa=ain; ab=ain+ain; ac=ab+ab;

原码一位乘法器

课程设计报告 课程设计名称：计算机组成原理课程设计课程设计题目：定点原码一位乘法器的设计 院（系）： 专业： 班级： 学号： 姓名： 指导教师： 完成日期：

目录 第1章总体设计方案 (1) 1.1设计原理 (1) 1.2设计思路 (2) 1.3设计环境 (3) 第2章详细设计方案 (5) 2.1顶层方案图的设计与实现 (5) 2.1.1创建顶层图形设计文件 (5) 2.1.2器件的选择与引脚锁定 (5) 2.1.3编译、综合、适配 (7) 2.2功能模块的设计与实现 (7) 2.2.1 控制器模块的设计与实现 (7) 2.2.2 寄存器和与门组成的模块的设计与实现 (9) 2.2.3 加法器模块的设计与实现 (11) 2.2.4 寄存器模块的设计与实现 (14) 2.3仿真调试 (16) 第3章编程下载与硬件测试 (19) 3.1编程下载 (19) 3.2硬件测试及结果分析 (19) 参考文献 (22) 附录（电路原理图） (23)

第1章总体设计方案 1.1 设计原理 原码一位乘，两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。例如： X的值为1101，Y的数值为1011，求X·Y数值的过程如下： 即X·Y=10001111 由于在计算机内多个数据一般不能同时相加，一次加法操作只能求出两数之和，因此每求得一个相加数，就与上次部分积相加每次计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数（被乘数）的两倍，因此加法器也需增到两倍。部分积右移时，乘数寄存器同时右移一位，所以用乘数寄存器的最低位来控制相加数取被乘数或零，同时乘数寄存器接收部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄存器中保存乘积的低位部分。 根据人工算法可以知道，原码一位乘法的整体设计应包括乘数寄存器，被乘数寄存器，移位电路，控制器，部分积五大模块，包含一个输入、输出、控制器模块，并作为顶层设计，以上五大模块作为底层设计，采用硬件器件设计实现。 因此，可以得出以下原理框图设计如图1.1所示：

16位vhdl乘法器详解,加仿真图

控制模块： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity cont_modu is port( Clk : in std_logic ; Start : in std_logic; //数据输入开始信号 en_sig : out std_logic; //控制运算信号，为‘1’运算数据 out_sig : out std_logic // 运算完成信号 ); end entity; architecture rlt_cont_modu of cont_modu is signal cnt :integer range 0 to 15 :=0;//定义从0到15 type state is(S_idle,S_work,S_1d,S_2d);//运算状态信号，状态机 signal st_ty : state :=S_idle; begin process(Clk) begin if rising_edge(Clk) then case st_ty is选择语句；S_idle为空闲状态，当输入数据后Start信号为1就开始工作 when S_idle => if Start ='1' then如果为1就跳转到S_work状态，并且使能信号置1 st_ty <= S_work; en_sig <='1'; else不然继续在S_idle状态 st_ty <= S_idle; en_sig <='0'; end if; out_sig <='0'; when S_work => if cnt =15 then在S_work状态下，cnt信号一直加1，加满16个数就跳转到S_1d，然后使能信号en_sig 就为0。 st_ty <= S_1d; cnt <= 0; en_sig <='0'; else如果没到16个数继续加1 st_ty <= S_work;

补码一位乘法之较正法的公式推导

在定点乘法运算中，补码乘法分为补码一位乘法和补码两位乘法。而补码一位乘法又分为较正法和比较法（Booth算法）两种。其中，较正法是比较法的基础。因此，掌握较正法是学习补码一位乘法的关键。下面，我们就对较正法进行深入分析。 一、较正法公式 [XY]补= [X]补*(0.Y1,Y2, … ,Y n) + [-X]补*Y0 其中，X、Y是两个定点数的真值，[Y]补=Y0.Y1,Y2, … ,Y n，Y0是符号位。 为了推导出此公式，我们分情况来进一步分析。 1、Y=0 在这种情况下，[Y]补=Y=0.0,0, … ,0=0。 [XY]补=0 =[X]补*(0.0,0, … ,0)+[-X]补*0 =[X]补*(0.Y1,Y2, … ,Y n)+[-X]补*Y0 2、X>=0, Y>0 在这种情况下，[X]补=X，[Y]补=Y，且Y0=0。不难看出， [XY]补=XY =[X]补*Y =[X]补*(Y0.Y1,Y2, … ,Y n)+[-X]补*0 =[X]补*(0.Y1,Y2, … ,Y n)+[-X]补*Y0 到此为止，我们还有两种情况尚未讨论，一种情况是X<0, Y>0，一种情况是Y<0。前一种情况是本文讨论的重点。与很多教材上的推导方法不同，本文采用与原码一位乘法相对照来证明此种情况。此方法用到的知识点有原码一位乘法和补码移位规则。首先，我们先来回顾一下这两个知识点。 二、原码一位乘法 原码一位乘法基本上是从手算法则演变过来的。我们知道，两个数相乘的手算法则是“绝对值相乘；同号得正，异号得负”。原码一位乘法也采用这种方法。 设[X]原=X s.X1,X2, … ,X n [Y]原=Y s.Y1,Y2, … ,Y n 因为[X]原=X，[Y]原=Y，[XY]原=XY 所以[XY]原=[X]原*[Y]原

汇编指令大全

ORG 0000H NOP ;空操作指令 AJMP L0003 ;绝对转移指令 L0003: LJMP L0006 ;长调用指令 L0006: RR A ;累加器A内容右移(先置A为88H) INC A ; 累加器A 内容加1 INC 01H ;直接地址(字节01H)内容加1 INC @R0 ; R0的内容(为地址) 的内容即间接RAM加1 ;(设R0=02H,02H=03H,单步执行后02H=04H) INC @R1 ; R1的内容(为地址) 的内容即间接RAM加1 ;(设R1=02H,02H=03H,单步执行后02H=04H) INC R0 ; R0的内容加1 (设R0为00H,单步执行后查R0内容为多少) INC R1 ; R1的内容加1(设R1为01H,单步执行后查R1内容为多少) INC R2 ; R2的内容加1 (设R2为02H,单步执行后查R2内容为多少) INC R3 ; R3的内容加1(设R3为03H,单步执行后查R3内容为多少) INC R4 ; R4的内容加1(设R4为04H,单步执行后查R4内容为多少) INC R5 ; R5的内容加1(设R5为05H,单步执行后查R5内容为多少) INC R6 ; R6的内容加1(设R6为06H,单步执行后查R6内容为多少) INC R7 ; R7的内容加1(设R7为07H,单步执行后查R7内容为多少) JBC 20H,L0017; 如果位(如20H,即24H的0位)为1,则转移并清0该位L0017: ACALL S0019 ;绝对调用 S0019: LCALL S001C ;长调用 S001C: RRC A ;累加器A的内容带进位位右移(设A=11H,C=0 ;单步执行后查A和C内容为多少) DEC A ;A的内容减1 DEC 01H ;直接地址(01H)内容减1 DEC @R0 ;R0间址减1,即R0的内容为地址,该地址的内容减1 DEC @R1 ; R1间址减1 DEC R0 ; R0内容减1 DEC R1 ; R1内容减1 DEC R2 ; R2内容减1 DEC R3 ; R3内容减1 DEC R4 ; R4内容减1 DEC R5 ; R5内容减1 DEC R6 ; R6内容减1 DEC R7 ; R7内容减1 JB 20H,L002D;如果位(20H,即24H的0位)为1则转移 L002D: AJMP L0017 ;绝对转移 RET ;子程序返回指令 RL A ;A左移 ADD A,#01H ;A的内容与立即数(01H)相加 ADD A,01H ; A的内容与直接地址(01H内容)相加 ADD A,@R0 ; A的内容与寄存器R0的间址内容相加 ADD A,@R1 ; A的内容与寄存器R1的间址内容相加

(最新版)16位定点数原码一位乘法器的设计与实现课程设计报告

计算机科学与工程学院 课程设计报告 题目全称： 16位定点数原码一位乘法器的设计与实现 课程名称：计算机组成原理 指导老师：谭浩职称： （注：学生姓名填写按学生对该课程设计的贡献及工作量由高到底排列，分数按排名依次递减。序号排位为“1”的学生成绩最高，排位为“10”的学生成绩最低。） 指导老师评语：

签字：

摘要 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。本实验用Verilog HDL语言设计了全加器实现的组合乘法器,通过功能仿真,验证了结果。 关键词：乘法器，Verilog，组合逻辑，全加器

ABSTRACT Text…. Keywords:

目录 （自动插入目录） 第一章绪论 (1) 1.1 选题背景及意义 (1) 1.2 国内外研究现状 (1) 1.3 主要内容与章节安排 (1) 1.4 本章小结 (1) 第二章课程设计的需求分析 (3) 2.1 环境需求 (3) 2.2 功能需求 (3) 2.3 性能需求 (3) 2.3 本章小结 (3) 第三章 ****的设计 (5) 3.1 总体设计 (5) 3.2 功能模块设计 (5) 3.3 本章小结 (5) 第四章 ****的实现 (7) 4.1 开发环境介绍 (7) 4.2 主要功能模块的实现 (7) 4.3 本章小结 (7) 第五章测试及成果展示 (9) 5.1 测试环境 (9) 5.2 测试用例和结果 (9) 5.3 成果展示 (9) 5.4 本章小结 (9) 第六章总结与展望 (11) 参考文献 (12)

一些常用的汇编语言指令

汇编语言常用指令 大家在做免杀或者破解软件的时候经常要用到汇编指令，本人整理出了常用的 希望对大家有帮助！ 数据传送指令 MOV：寄存器之间传送注意，源和目的不能同时是段寄存器；代码段寄存器CS不能作为目的；指令指针IP不能作为源和目的。立即数不能直接传送段寄存器。源和目的操作数类型要一致；除了串操作指令外，源和目的不能同时是存储器操作数。 XCHG交换指令：操作数可以是通用寄存器和存储单元，但不包括段寄存器，也不能同时是存储单元，还不能有立即数。 LEA 16位寄存器存储器操作数传送有效地址指令：必须是一个16位寄存器和存储器操作数。 LDS 16位寄存器存储器操作数传送存储器操作数32位地址，它的16位偏移地址送16位寄存器，16位段基值送入DS中。 LES ：同上，只是16位段基址送ES中。 堆栈操作指令 PUSH 操作数，操作数不能使用立即数， POP 操作数，操作数不能是CS和立即数 标志操作指令 LAHF：把标志寄存器低8位，符号SF，零ZF，辅助进位AF，奇偶PF，进位CF传送到AH 指定的位。不影响标志位。 SAHF：与上相反，把AH中的标志位传送回标志寄存器。 PUSHF：把标志寄存器内容压入栈顶。 POPF：把栈顶的一个字节传送到标志寄存器中。 CLC：进位位清零。 STC：进位位为1。 CMC：进位位取反。 CLD：使方向标志DF为零，在执行串操作中，使地址按递增方式变化。 STD：DF为1。 CLI：清中断允许标志IF。Cpu不相应来自外部装置的可屏蔽中断。 STI：IF为1。 加减运算指令

注意：对于此类运算只有通用寄存器和存储单元可以存放运算结果。如果参与运算的操作数有两个，最多只能有一个存储器操作数并且它们的类型必须一致。 ADD。 ADC：把进位CF中的数值加上去。 INC：加1指令 SUB。 SBB：把进位CF中数值减去。 DEC：减1指令。 NEG 操作数：取补指令，即用0减去操作数再送回操作数。 CMP：比较指令，完成操作数1减去操作数2，结果不送操作数1，但影响标志位。可根据ZF（零）是否被置1判断相等；如果两者是无符号数，可根据CF判断大小；如果两者是有符号数，要根据SF和OF判断大小。 乘除运算指令 MUL 操作数：无符号数乘法指令。操作数不能是立即数。操作数是字节与AL中的无符号数相乘，16位结果送AX中。若字节，则与AX乘，结果高16送DX，低16送AX。如乘积高半部分不为零，则CF、OF为1，否则为0。所以CF和OF表示AH或DX中含有结果的有效数。IMUL 操作数：有符号数乘法指令。基本与MUL相同。 DIV 操作数：被除数是在AX（除数8位）或者DX和AX（除数16位），操作数不能是立即数。如果除数是0，或者在8（16）位除数时商超过8（16）位，则认为是溢出，引起0号中断。IDIV：有符号除法指令，当除数为0，活着商太大，太小（字节超过127，－127字超过32767，－32767）时，引起0号中断。 符号扩展指令 CBW，CWD：把AL中的符号扩展到寄存器AH中，不影响各标志位。CWD则把AX中的符号扩展到DX，同样不影响标志位。注意：在无符号数除之前，不宜用这两条指令，一般采用XOR 清高8位或高16位。 逻辑运算指令与位移指令 注意：只能有一个存储器操作数；只有通用寄存器或存储器操作数可作为目的操作数，用于存放结果；操作数的类型必须一致。 NOT：取反，不影响标志位。 AND 操作数1 操作数2：操作结果送错作数1，标志CF（进位）、OF（溢出）清0，PF（奇偶）ZF（0标志） SF（符号）反映运算结果，AF（辅助进位）未定义。自己与自己AND值不变，她主要用于将操作数中与1相与的位保持不变，与0相与清0。（都为1时为1）OR 操作数1 操作数2：自己与自己OR值不变，CF（进位）、OF（溢出）清0，PF（奇偶）ZF（0标志）SF（符号）反映运算结果，AF（辅助进位）未定义。她使用于将若干位置1：