EXP03实验三 串行扫描显示电路设计

实验三串行扫描显示电路设计

实验目的：

1．熟悉EDA软件开发工具（MAX+plus II）的基本操作；

2．熟悉KHF-4型CPLD/FPGA实验箱的板上资源分布。

3. 以文本编辑方式设计串行扫描显示电路，并进行软件仿真、下载和硬件测试。实验设备：

微型计算机一台、KHF-4型实验箱一个

实验原理：

串行扫描显示电路VHDL代码如下：

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

entity scan is

port(clk: in std_logic;

seg: out std_logic_vector(7 downto 0);

cmn: out std_logic_vector(3 downto 0));

end scan;

architecture behavior of scan is

signal cnt2: std_logic_vector(3 downto 0);

signal cnt1: std_logic_vector(1 downto 0);

begin

process(clk)

begin

if(clk'event and clk='1') then

cnt1<=cnt1+1;

cnt2<=cnt2+1;

end if;

end process;

with cnt2 select

seg<= "01100001"when"0001", --1

"11011011"when"0010", --2

"11110011"when"0011", --3

"01100111"when"0100", --4

"10110111"when"0101", --5

"10111111"when"0110", --6

"11100001"when"0111", --7

"11111111"when"1000", --8

"11110111"when"1001", --9

"11101111"when"1010", --A

"00111111"when"1011", --B

"10011101"when"1100", --C

"01111011"when"1101", --D

"10011111"when"1110", --E

"10001111"when"1111", --F

"11111101"when others; --0

with cnt1 select

cmn<= "0001"when"00",

"0010"when"01",

"0100"when"10",

"1000"when"11",

"0001"when others;

end behavior;

实验步骤：

1）打开MAX+plus II设计软件。

2）新建文本编辑文件（File/New/Text Edit file）,并完成串行扫描显示电路VHDL代码的输入，保存文件到具体设计目录(注意保存文件名必须与实体名相同，扩展名为vhd)。

3）将串行扫描显示电路文件设为顶层文件（File/Project/Set Project to Current File）,打开编译器（MAX+plus II/Complier）进行编译综合。

4）新建波形编辑文件（File/New/Waveform Edit file）,添加节点信号并编辑输入信号波形；然后保存波形文件(File/Save)；

5）打开仿真器（MAX+plus II/Simulator），按Start按钮开始仿真；按Open SCF按钮观察仿真波形。

6）分配芯片和管脚（Assign/Device and Assign/Pin/Location/Chip）；然后打开编译器（MAX+plus II/Complier）进行重新编译；

（管脚分配为：clk-P78，cmn[3..0]-P174,173,172,170,

seg[7..0]-P175,P176,P177,P179,P180,P186,P187,P189）。

7）打开实验箱电源并接通下载线；启动下载器CPLDDN5，测试串口连接后，找到串行扫描显示电路下载文件开始下载。

8）硬件测试。

实验数据：

通过硬件测试，对实验现象进行分析描述。

实验结果及误差分析：

硬件测试是否成功？实验过程中遇到的问题，最终是否解决？是否需要重做实验……

实验3-组合逻辑电路数据选择器实验

南通大学计算机科学与技术学院计算机数字逻辑设计 实验报告书 实验名组合逻辑电路数据选择器实验 班级_____计嵌151_______________ 姓名_____张耀_____________________ 指导教师顾晖 日期 2016-11-03

目录 实验一组合逻辑电路数据选择器实验 (1) 1.实验目的 (1) 2.实验用器件和仪表 (1) 3.实验内容 (1) 4.电路原理图 (1) 5.实验过程及数据记录 (2) 6.实验数据分析与小结 (9) 7.实验心得体会 (9)

实验三组合逻辑电路数据选择器实验 1 实验目的 1. 熟悉集成数据选择器的逻辑功能及测试方法。 2. 学会用集成数据选择器进行逻辑设计。 2 实验用器件和仪表 1、8 选 1 数据选择器 74HC251 1 片 3 实验内容 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用 3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的电路。 4 电路原理图 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用

3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的 电路。 5 实验过程及数据记录 1、基本组合逻辑电路的搭建与测量 用 2 片 74LS00 组成图 3.1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

图 3.1 组合逻辑电路 （2）先按图 3.1 写出 Y1、Y2 的逻辑表达式并化简。 Y1==A·B ·A =A + A·B=A + B Y2=B·C ·B·A = A · B+ B ·C （3）图中 A、B、C 接逻辑开关，Y1，Y2 接发光管或逻辑终端电平显示。（4）改变 A、B、C 输入的状态，观测并填表写出 Y1，Y2 的输出状态。 表 3.1 组合电路记录

数字时钟显示电路图

数字时钟显示电路图 发布: | 作者: | 来源: liuxianping | 查看:3663次 | 用户关注： 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分别为xl【、xt￡、 m x?X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。 工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。 电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分 别为xl【、xt￡、 m x? X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到 4个6选1的选择器上，选择器输出共4位接到译码器的输入端(y 、y 、y 、Y )上。数码管及与之对应要显示的计数器，由Q]、、的编码(BCD码)进行循环选择例如，当Q 、 1

、均为?0 时，则3～6译码器的输出端1为高电平，第一个数码管加上电源，与此同 时，六选一选择器对应的输出分别为Y y— y Xs—x X —x 。这时译码器的输 出a，b，??，g虽然接到所有数码管上，但由于只有第一个数码管加上电源，故只有该管点 亮，显示第一个计数器的状态(x 、x 。、xX )。同理，当Q 、Q Q 为001”时，第二 个数码管点亮，显示第二个计数器的状态。依此类推，到第六个数码管断电后，接着第一个又开始点亮。如此循环显示，循环周期为6ms，给人的感觉，就相当所有数码管都一直在同时 加电，实际上每次只有一个，消耗的功率只有静态显示的六分之一。由于数码管电流很大，一 般小型管各段全亮时，大约要150mA～200mA 采用静电显示，此例中就要大于1A的 电流。这对长期工作的时钟很不经济，对于大型数码管会更加严重。此外，采用动态显示，数 码管的寿命与静态相比也相应延长Ⅳ 倍(本例为6倍)。

8位数码管动态显示电路设计

电子课程设计 — 8位数码管动态显示电路设计 学院：电子信息工程学院 专业、班级： 姓名： 学号： 指导老师： 2014年12月

目录 一、设计任务与要求 (3) 二、总体框图 (3) 三、选择器件 (3) 四、功能模块 (9) 五、总体设计电路图 (10) 六、心得体会 (12)

8位数码管动态显示电路设计 一、设计任务与要求 1. 设计个8位数码管动态显示电路，动态显示1、2、3、4、5、6、7、8。 2. 要求在某一时刻，仅有一个LED 数码管发光。 3. 该数码管发光一段时间后，下一个LED 发光，这样8只数码管循环发光。 4. 当循环扫描速度足够快时，由于视觉暂留的原因，就会感觉8只数码管是在持续发光。 5、研究循环地址码发生器的时钟频率和显示闪烁的关系。 二、总体框图 设计的总体框图如图2-1所示。 图2-1总体框图 三、选择器件 1、数码管 数码管是一种由发光二极管组成的断码型显示器件，如图1所示。 U13 DCD_HEX 图1 数码管 数码管里有八个小LED 发光二极管，通过控制不同的LED 的亮灭来显示出 不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个 74LS161计数器 74LS138译码 器 数码管

LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。 2、非门 非门又称为反相器，是实现逻辑非运算的逻辑电路。非门有输入和输出两个端，电路符号如图2所示，其输出端的圆圈代表反相的意思，当其输入端为高电平时输出端为低电平，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。其真值表如表1所示。 图2 非门 表1 真值表 输入输出 A Y 0 1 1 0 3、5V电源 5V VCC电源如图3所示。 图3 5V电源

数电实验报告 实验二 组合逻辑电路的设计

实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。

数字显示电路设计说明

物理与电子工程学院 《数字电路》课程设计报告书 设计题目：数字显示电路设计 专业：自动化 班级： 10级1班 学生:想 学号: 2110341106 指导教师：胡林 年月日

物理与电子工程学院课程设计任务书 专业：自动化班级： 10级2班

摘要 采用动态扫描的方式实现设计要求。动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。各位数码管的段线并联，段码的输出对各位数码管来说都是相同的。因此在同一时刻如果各位数码管的位选线都处于选通状态的话，6位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符，就必须采用扫描显示方式，即在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。同时，段线上输出相应位要显示字符的字型码。这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。 MAX+PLUS II 是一个完全集成化的可编程逻辑环境，能满足用户各种各样的设计需要。它支持Altera公司不同结构的器件，可在多平台上运行。MAX+PLUS II 具有突出的灵活性和高效性，为设计者提供了多种可自由选择的设计方法和工具。 丰富的图形界面，可随时访问的在线帮助文档，使用户能够快速轻松地掌握和使用MAX+PLUSII软件。 MAX+PLUSII 具有的强大功能极大地减轻了设计者的负担，使设计者可以快速完成所需的设计，使用该软件，用户从开始设计逻辑电路到完成器件下载编程一般只需要数小时时间，其中设计的编译时间往往仅需数分钟。用于可在一个工作日完成实现设计项目的多次修改，直至最终设计定型。 MAX+PLUS II 开发系统众多突出的特点，使它深受广大用户的青睐。 关键词：数字显示电路；动态扫描；段码

实验三 组合逻辑电路的设计(一)

实验三组合逻辑电路的设计（一） 一、实验目的 1．掌握用SSI器件设计组合逻辑电路的方法； 2．熟悉各种常用MSI组合逻辑电路的功能与使用方法； 3．掌握多片MSI组合逻辑电路的级联、功能扩展； 4．学会使用MSI逻辑器件设计组合电路； 5．培养查找和排除数字电路常见故障的初步能力。 二、实验器件 1．74LS00 四二输入与非门74LS20 双四输入与非门 2．74LS138 三线—八线译码器74LS139 双二线—四线译码器 三、实验原理 组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。 在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。 在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。 下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。 四、组合电路设计原则及其步骤 组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行： （1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式； （3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式； （4）画出逻辑电路图或电路原理图； 对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。 下面使用中小规模器件我们各举一个例子： 例：用与非门设计三位多数表决器。 步骤：（1）根据真值表写出逻辑表达式： F = AB + BC + AC = AB BC AC （2）画出逻辑图，如图3—1所示

基于单片机的8255动态显示设计

物理与电气工程学院课程设计报告基于单片机的8255动态显示设计 姓名王秋雨 学号 111102042 专业电子信息工程 指导教师李艾华 成绩 日期 2013.06.22

基于单片机的8255动态显示设计 王秋雨 （安阳师范学院物理与电气工程学院河南安阳455002） 摘要：数码管是非常常见的东西,他能显示数字以及字母,应用非常的广泛。本文和大家谈谈如何用单片机来驱动数码管以及用扩展芯片来实现单片机对数码管的管理。本文以显示06：18：52开始。 关键字：单片机AT89S52 ，电子时钟，汇编语言，8255，动态显示 1 引言 随时代的发展，生活节奏的加快，人们的时间观念愈来愈强；随自动化、智能化技术的发展，机电产品的智能度愈来愈高，用到时间提示、定时控制的地方也会愈来愈多，因此，设计开发数字时钟具有良好的应用前景。由于单片机价格的低成本、高性能，在自动控制产品中得到了广泛的应用。本设计利用Atmel公司的AT89S52单片机对电子时钟进行开发，设计了实现所需功能的硬件电路，应用汇编语言进行软件编程，并用实验板进行演示、验证。在介绍本单片机的发展情况基础上，说明了本设计实现的功能，以及实验板硬件情况，并对各功能电路进行了分析。主要工作放在软件编程上，用实验板实现时间、日期、定时及它们的设定功能，详细对软件编程流程以及调试进行了说明，并对计时误差进行了分析及校正，提出了定时音与显示相冲突问题及解决方案。实验证明效果良好，可以投入使用。 动态扫描显示接口是单片机中应用最为广泛的一种显示方式之一。其接口电路是把所有显示器的8个笔划段a-h同名端连在一起，而每一个显示器的公共COM是各自独立地受I/O线控制。CPU向字段输出口送出字形码时，所有显示器接收到相同的字形码，但究竟是那个显示器亮，则取决于COM端，而这一端是由I/O控制的，所以我们就可以自行决定何时显示哪一位了。而所谓动态扫描就是指我们采用分时的方法，轮流控制各个显示器的COM端，使各个显示器轮流点亮。在轮流点亮扫描过程中，每位显示器的点亮时间是极为短暂的（约1ms），但由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位显示器并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感。动态显示的效果和静态显示是一样的，能够节省大量的I/O端口，而且功耗更低。 2 技术要求 用单片机和8255扩展芯片实现数码管的显示。 3 方案论证 3.1单片机设计 这种方案采用AT89C52单片机作为系统的控制核心。用8255做扩展，显示出六个代显数据。进行加一的运算。而且单片机具有功能强，体积小，功耗低，价格便宜，工作可靠，使用方便等点，因此特别适合于与控制有关的系统，越来越广泛地应用于自动控制。液晶显示器具有体积小、外形薄、重量轻、耗能少、工作电压低、无辐射，特别是视域宽、显示信息量大等优点。 3.2LED数码显示模块 方案一：静态显示方式。

实验三 组合逻辑电路教学文案

实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1．掌握组合逻辑电路的设计方法 2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法 4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法 二、实验原理及实验资料 （一）组合电路的一般设计方法 1．设计步骤 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图3.1所示。 图3.1 组合逻辑电路的一般设计步骤 设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20） （二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。 图3.2 74LS00引脚排列及内部逻辑结构 2．二四输入与非门74LS20

74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。 图3.3 74LS20引脚排列及内部逻辑结构 3．四二输入异或门74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。 图3.4 74LS86引脚排列及内部逻辑结构 3．3线－8线译码器74LS138 74LS138是集成3线－8线译码器，其功能表见表3.1。它的输出表达式为 i A B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。

数字显示电路设计讲课教案

数字显示电路设计

物理与电子工程学院 《数字电路》课程设计报告书 设计题目：数字显示电路设计 专业：自动化 班级： 10级1班 学生姓名:李想 学号: 2110341106 指导教师：胡林 年月日

物理与电子工程学院课程设计任务书 专业：自动化班级： 10级2班

摘要 采用动态扫描的方式实现设计要求。动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。各位数码管的段线并联，段码的输出对各位数码管来说都是相同的。因此在同一时刻如果各位数码管的位选线都处于选通状态的话，6位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符，就必须采用扫描显示方式，即在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。同时，段线上输出相应位要显示字符的字型码。这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。 MAX+PLUS II 是一个完全集成化的可编程逻辑环境，能满足用户各种各样的设计需要。它支持Altera公司不同结构的器件，可在多平台上运行。MAX+PLUS II 具有突出的灵活性和高效性，为设计者提供了多种可自由选择的设计方法和工具。 丰富的图形界面，可随时访问的在线帮助文档，使用户能够快速轻松地掌握和使用MAX+PLUSII软件。 MAX+PLUSII 具有的强大功能极大地减轻了设计者的负担，使设计者可以快速完成所需的设计，使用该软件，用户从开始设计逻辑电路到完成器件下载编程一般只需要数小时时间，其中设计的编译时间往往仅需数分钟。用于可在一个工作日内完成实现设计项目的多次修改，直至最终设计定型。MAX+PLUS II 开发系统众多突出的特点，使它深受广大用户的青睐。 关键词：数字显示电路；动态扫描；段码

实验3 数码管扫描显示电路(1)

实验三数码管扫描显示电路 一、实验目的 1、掌握数码管动态扫描显示数据的原理； 2、掌握利用EDA软件和VHDL语言设计较复杂时序逻辑电路的方法； 二、实验原理 常用的显示器件有发光二极管、数码管、液晶显示器等，其中最常用的是数码管。数码管显示数据有两种方式：静态显示方式和动态（扫描）显示方式。 所谓静态显示方式，就是将被显示的数据的BCD码过各自的4—7/8段译显示译码器译码后，分别接到显示译码器的显示驱动端a~g/p，而公共端COM则根据数据管的类型（共阴极/共阳极）分别接到GND/VCC。静态显示的优点是控制简单，有几个数码管就用几个译码器，不必修改程序，十分简便。但当系统所需的数码管较多时，这种方法既耗资源，又占用较多的I/O口，N个数码管需要占用7N个引脚（若需要显示小数点，则是8N个引脚）。因此，该接法适合于系统中数码管数量不多的应用场合。 所谓动态显示方式，就是采用分时的方法，使各个数码管逐个轮流受控显示。在轮流点亮扫描过程中，每个数码管的点亮时间是极为短暂的（约1ms），但由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各个数码管并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感。在扫描显示方式中，所有数码管的8个笔划段a-h同名端连在一起，所有数码管接收到相同的字形码，但究竟是那个显示器亮，取决于COM端。扫描显示的优点在于消耗的系统资源少，占用的I/O口少，N个数码管只需（7+N）个引脚（（若需要显示小数点，则是8＋N个引脚）。其缺点是控制起来不如静态显示方便。 下图3.1 给出了8个数码管动态扫描显示的接口电路图。如果显示器采用共阴极数码管时，则 图5.1 数码管动态扫描显示接口电路图

实验一组合逻辑电路设计

实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图

数字日历电路的设计

课程设计报告 课程名称：数字日历电路的设计 专业/班级：通信工程 姓名：王平 学号：0930******** 指导教师：栾华东

目的与要求 (1)设计基准脉冲电路产生的信号； (2)能进行年、月、日的计时以及独立的时间显示电路； (3)能进行星期的显示； (4)快速校时； (5)充分结合和利用所学的内容来完成； (6)选作内容 ○1可以进行某年某月某日的备忘预设置，到达备忘日期后，该日期可以以4Hz的频率闪动； ○2可以进行某年某月某日的备忘预设置，到达备忘日期后，报警灯闪动。 原理及方案 （1）多谐振荡器电路：这里利用了555定时器和RC组成的多谐振荡器,产生1kHz的信号。 （2）分频器电路：利用三片74LS90集成芯片构成分频器将1kHz信号分频得到1Hz的秒脉冲信号，同时再利用一片74LS90芯片得到2Hz的校时信号。 （3）校时电路：利用一个开关和或门逻辑元器件组合而成。可以分别对时间和年、月、日等进行校时。 （4）译码显示器：采用了共阴极的七段数字显示器，和译码器74LS48集成芯片组合成。 （5）时、分、秒计数电路：分别用两片74LS90集成芯片组成24进制、60进制、60进制作为时间的计数，均从0开始计数。

（6）星期计数电路：由74LS161构成的，从1开始计数到6，然后跳到8(星期日)，完成一个星期的计数。 （7）年、月、日计数电路：年份的计数用4片74LS90构成104进制计数，月份由两片74LS90构成12进制并从1开始计数，而日也用74ls90构成经过数据选择器74LS151根据月份进行大月31进制、小月30进制、二月29进制的计数。 （8）备忘录预设置电路：由计数器、译码器和显示器构成可以对某日某月的设置。 （9）报警灯闪动系统：通过比较器74LS85对预设置和当前日期比较，相等时输出信号使灯闪动。 原理方框图如下：

EDA课程设计八位数码管扫描显示电路的设计资料

《EDA技术及应用》 课程设计报告 题目：八位数码管扫描显示电路的设计院（系）：机电与自动化学院 专业班级：电气自动化技术1001 学生姓名： 学号： 20102822018 指导教师：何为 2012年6月10日至2012年6月23日

《EDA技术及应用》课程设计任务书 一、设计题目 八位数码管扫描显示电路的设计 二、设计主要内容 本课题要求掌握使用Quartus II设计数字系统的设计思路和设计方法。学习VHDL基本逻辑电路的综合设计应用。掌握VHDL语言的语法规范，掌握时序电路描述方法。掌握多个数码管动态扫描显示的原理及设计方法。 设计一个八位数码管共阴极动态扫描显示控制电路，要求显示学生自己的学号。利用实验室设备完成系统设计并进行运行调试。 1、具体设计内容如下： （1）静止显示学号； （2）动态循环显示学号。 2、提供设计报告，报告要求包括以下内容：设计思路、设计输入文件、设计与调试过程、模拟仿真结果和设计结论。 三、原始资料 1、LED显示模块原理 LED有段码和位码之分，所谓段码就是让LED显示出“8.”的八位数据，一般情况下要通过一个译码电路，将输入的4位2进制数转换为与LED显示对应的8位段码。位码也就是LED的显示使能端，对于共阳级的LED而言，高电平使能。要让8个LED同时工作，显示数据，就是要不停的循环扫描每一个LED，并在使能每一个LED的同时，输入所需显示的数据对应的8位段码。虽然8个LED是依次显示，但是受视觉分辨率的影响，看到的现象是8个LED同时工作。 多个数码管动态扫描显示，是将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象。 2、系统结构图信号名与芯片引脚对照表

实验一组合逻辑电路设计

电子信息工程刘晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个邮件优先级区分器。该公司收到有A,B,C，三类邮件，A,类的优先级最高，B类次之，C类最低。邮件到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的邮件同时到达时，对优先级最高的邮件先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输

实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验内容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数

数字显示电路

数字电子技术综合实验一 数字显示电路 组员: 目录 ●一、实验目的……………………………………………………、 3 ●二、设计要求……………………………………………、、4 ●三、各模块设计方案……………………………………、5 ●四、电路的焊接成型及工作检测………………、、14 ●五、实验感想及问题………………………、、…………、14 ●六、元件清单及制作费用………………………………………………、、21 一、实验目的 数字显示电路实验将传统的4个分离的基本实验,即基本门电路实验,编码器、显示译码器、7段显示器实验,加法器实验与比较器实验综合为‘—个完整的设计型的组合电路综合实验。通过本实验,要求我们熟悉各种常用MSI组合逻辑电路的功能与使用方法,学会组装与调试各种MSI组合逻辑电路,掌握多片MSI、SSI组合逻辑电路的级联、功能扩展及综合设计技术,使我们具有数字系统外围电路、接口电路方面的综合设计能力。 本次实验的目的为: 1、掌握基本门电路的应用,了解用简单门电路实现控制逻辑。 2、掌握编码、译码与显示电路的设计方法。

3、掌握用全加器、比较器设计电路的方法。 二、设计要求 操作面板左侧有16个按键,编号为0到15,另正面板右侧配2个共阳7段显示器,操作面板图如图1所示。 图1:显示电路面板示意图 设计一个电路:当按下小于10的按键后,右侧低位7段显示器显示数字,左侧7段显示器显示0;当按下大于9的按键后,右侧低位7段显示器显示个位数字,左侧7段显示器显示l。若同时按下几个按键,优先级别的顺序就是15到0。现配备1个4位二进制加法器74LS283,2个8线-3线优先编码器74LSl48,2个四2输入与非门74LS00,一个非门7404,2个显示译码器74LS47。 三、各模块设计方案 该数字显示电路为组合逻辑电路,可分为编码、译码与显示电路以及基本门电路、全加器电路。实验采用的主要器件有1个4位二进制加法器74LS283,2个8线-3线优先编码器74LSl48,2个四2输入与

动态扫描数码显示电路

1.课程设计目的 巩固所学理论，提高动手能力、创新能力和综合设计能力。 熟悉常用芯片的引脚功能。 了解动态扫描数码显示电路的组成及工作原理。 2.课程设计要求 任务要求：动态扫描数码现实电路设计，通过单路显示译码器驱动多路显示输出，同时动态扫描现实时达到无闪烁效果。 性能指标要求： （1）设计制作一个进行四位十进制数码显示电路。 （2）分时显示各位十进制数码。 （3）设计用于动态显示控制的脉冲发生电路。 （4）设计分时动态扫描显示控制的逻辑电路。 （5）输入的显示数据为8421BCD码，且并行输入。 3.电路图组成框图 图1 4.元器件清单 元器件：4位拨码开关4只，74LS161十六进制计数器—1片，74LS138译码器—1片，74LS240带三态输出反相器—4片，显示译码器7448， LED显示管 5 个 ,小灯4个，555定时器，Ω电阻一个，Ω电阻一个，10nF电容两个，电源，非门，与非门，导线若干。

仿真环境：软件Multisim。 5.各功能块电路图 脉冲发生电路 图2 该脉冲发生电路为由555定时器接成的多谐振荡器。其中R 1为Ω，R 2 为Ω,C 为10nF，则其产生脉冲的 频率为： 占空比为: 计数器 图3

该计数器主要由一个74LS161构成，CLK端接收来自脉冲发生电路中555定 时器的输出脉冲信号，74LS161对其脉冲进行计数，在其输出端Q D Q C Q B Q A 产生从 0000到1111的十六进制循环的高低电平信号，其Q B Q A 产生的高低电平信号为00、 01、10、11四进制的循环计数,若需要对六个数码管进行动态扫描显示，则需要将其改接成六进制计数器。 译码器 图4 该译码器使用的是74LS138，输入端AB接收来自计数器Q A Q B 的高低电平信 号，并对其进行译码，因为计数器产生的信号是四进制的，所以只需要用到AB 两位，C端接低电平，输出端Y 0-Y 4 根据输入信号的状态，对应位为低电平。 显示控制及显示译码 图5 该部分由显示译码、显示控制以及拨码开关组成，是本电路的关键部分。显

实验三 组合逻辑电路

实验三组合逻辑电路

实验三 组合逻辑电路 一、实验目的 1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI ）集成电路设计组合逻辑电路的方法。 2. 用实验验证所设计电路的逻辑功能。 3. 熟悉、掌握各种逻辑门的应用。 二、实验原理 组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功能的门电路。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，而与电路过去的状态无关。在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。在使用中、小规模集成电路来设计组合电路时，一般步骤如图3-1所示： 1. 进行逻辑抽象，首先根据设计任务的要求建立输入、输出变量，列出其真 设计要求 真值表 逻辑抽象逻辑表达式 卡诺图 最简逻辑表达式 逻辑电路图 代数法化减 卡诺图法化减

值表。 2. 用卡诺图或代数法化简，求出最简逻辑表达式。 3. 根据简化后的逻辑表达式，画出逻辑电路图。 若已知逻辑电路，欲分析组合电路的逻辑功能，则分析步骤为： 1. 由逻辑电路图写出各输出端的逻辑表达式。 2. 由逻辑表达式列出真值表。 3. 根据真值表进行分析，从而确定电路功能。 组合电路的设计过程是在理想情况下进行的， 即假设一切器件均没有延迟效应。图3-1 组合逻辑电路设计流程图 三、实验仪器及器件 1. EL-ELL-Ⅳ型数字电路实验系统 2. 集成电路芯片：74LS00 1

2 74LS04 74LS86等 四、实验内容及步骤 1. 测试用异或门和与非门组成的半加器的逻辑功能 如果不考虑来自低位的进位而能够实现将两个1位二进制数相加的电路，称为半加器，半加器的符号如图3-2所示。 半加器的逻辑表达式为： AB CO B A B A B A S =⊕=+= 根据半加器的逻辑表达式可知，半加和S 是输入A 、B 的异或，而进位CO 则为输入A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图3-3所示。 &=1 1 CO S ΣCO A B S CO 图3-2 半加器符号 图3-3 异或门和与非门组成的半加器逻辑电路 在实验仪上用74LS00及74LS86按图3-3 接线，当输入端A 、B 为表3-1所列状态时，测

设计数字显示电路

大连理工大学城市学院 数字电路与系统课程设计设计题目：设计数字显示电路 学院：电子与自动化学 专业： 学生： 同组人： 指导教师： 完成日期： 2012年3

目录第一章设计任务 1.1项目名称 1.2项目设计说明 1.2.1设计任务和要求 1.2.2进度安排 1.3项目总体功能模块图 第二章需求分析 2.1问题基本描述 2.2系统模块分解 2.3系统各模块功能的基本要求 第三章设计原理 3.1 设计原理 3.2 MAXPLUSII介绍 第四章系统功能模块设计 4.1计数模块 4.1.1计数模块流程图 4.1.2输入输出引脚及其功能说明 4.1.3程序代码实现 4.2数据选择模块 4.2.1数据选择模块流程图 4.2.2输入输出引脚及其功能说明 4.2.3程序代码实现

4.3七段译码显示模块 4.3.1七段译码显示模块流程图 4.3.2输入输出引脚及其功能说明 4.3.3程序代码实现 第五章调试并分析结果 5.1输入说明 5.2预计输出 5.3测试结果记录 5.4测试结果分析 第六章结论 6.1心得体会 6.2参考文献

第一章设计任务 1.1 项目名称：设计数字显示电路 本项目的主要内容是设计并实现8位数码管轮流显示8个数字。该电路将所学的数字电路与系统大部分知识和VHDL语言结合。 1.2项目设计说明 1.2.1设计任务和要求 A、用CPLD设计一个八位数码管显示电路； B、8位数码管轮流显示8个数字，选择合适的时钟脉冲频率实现8个数码 管同时被点亮的视觉效果。 1.2.2进度安排 第一周至第二周每周二2课时，共10课时。具体安排为：第一周至第三周 6课时自行设计、第四周实验结果验收、第五周交报告并进行答辩。 1.3项目总体功能模块图

EDA实验指导简述基于FPGA的动态扫描电路设计

FPGA实验指导及记录 实验三基于FPGA的数码管动态扫描电路设计 1.实验目的： （1）掌握FPGA工作的基本原理、FPGA硬件平台的使用； （2）熟悉7段数码管显示译码电路的设计。 （3）掌握数码管动态扫描显示原理及动态扫描电路的设计。 2.实验任务：利用FPGA硬件平台上的6位数码管动态显示计数器输出数据。 3.电路设计 （1）顶层电路 由分频模块fre_div，计数器模块counter100，译码显示模块diaplay构成。分频模块fre_div将可将实验平台晶体振荡器提供的50MHz时钟信号分频，输出500Hz，1KHz及1Hz三种信号备用，conter100模块实现模100计数功能，display模块为数码管动态显示模块，实现计数数字在6位数码管上的动态显示。 （2）分频器模块fre_div 该模块已经设计完成，存放在F盘502文件夹里，使用时请自行拷贝至当前工程文件夹，并按设计需要选择合适的输出。 （3）计数器模块counter100 该计数器模块实现模100计数。此处同学们应掌握数据总线的画法。

（4）译码显示模块display 该模块由counter6模块，dig_select模块，seg_select模块以及decoder模块构成，请同学们自行完成该模块总体设计，当display模块的输入信号scanclk频率为1KHz时，数码管扫描周期为36ms，每次扫描每位数码管显示时长6ms。各子模块设计思路如下。 a)counter6模块 该模块需使用74390设计一个模6的计数器。请在空白处做预设计，画出电路图。 b)dig_select模块 该模块用于选择6位数码管中的某一位显示相应字形。74138为3-8译码器，功能表见附录。

数字加法显示电路设计报告

数字电路与自动化课程设计报告设计题目：数字加法显示电路 姓名：XXX

班级：XXXXXX 学号：XXXXXX 小组成员：XXX 设计时间：XXXX-XX-XX 目录 一、设计目的 二、设计要求 三、方案论证与比较 四、设计原理和电路图

五、硬件制作与调试 六、设计小结 七、参考书目 数字加法显示电路 一、设计目的 通过设计一个四位数字加法显示电路，充分了解与掌握组合逻辑电路的设计过程。以及达到一下目的： 1、掌握电路板的初级焊接技术； 2、掌握组合逻辑电路的基本设计过程与方法； 3、了解基本电子芯片的使用； 4、实现组合逻辑电路设计的理论与实际相结合； 5、进一步学习电路的调试与焊接； 二、设计要求

用加法器，比较器，译码器与七段数码管设计一个四位数字加法显示电路。 要求：使用加法器输入两个两位二进制之和，通过与比较器比较，实现电子屏幕只能够显示小于10的数字，大于10的不显示。三、方案论证与比较 方案一、在电路中拨动开关输入两数与规定的数10（（1010）2）时，这时只经过加法器（74ls283），比较器（74ls85），译码器（74ls48）后直接输出该数的十进制并在数码管上输出。例如输入0010和0011则输出数码管输出5。 方案二、当电路中由拨动开关输入两个二进制数经加法器相加后与比较器比较，大于或等于10（（1010）2）小于16时非门、与门而控制译码器使译码器u工作而不输出。例如0111+0111=14》10而不输出。 当电路中由拨动开关输入两个二进制数经加法器相加后大于16时，加法器将会有进位，此时非门控制译码器的使能端使译码器不工作而不输出。例如输入1100+1100=24》16，此时有进位而不输出。 四、设计原理和电路图

《模拟集成电路设计原理》期末考试

1 《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容Cin为__ CF（1－A） __。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 11、1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGS