PCB镀金层厚度

就PCB镀金厚度一事我司品质/采购/开发/体系办一行人到PCB供应商合通的电镀线进行了解，情况如下：

1、现供应商镀金的成份为氰化金钾（此化学品为国家管控只能到公安局购买），其

含金成份为68.3%（是否为：53.6%）；

2、PCB镀金厚度是由电镀槽的通电电流和电镀时间决定，在通电电流一定的情况下，

时间越长电镀层厚度就越厚，这也就是说14S电镀的PCB比12SPCB镀金层要厚的原因所在。

3、对电镀槽的电镀液的浓度要求是初始每升水加0.4克氰化金钾，其后在生产过程

中必需按所镀的PCB的面积及时补充氰化金钾。

4、PCB供应商现时不能对PCB镀金厚度进行测试，其需测试时可送外有测试能力的公

司/机构进行（此测试设备价格约40万人民币），测试费用100人民币/次。供应商现通过制程的通电电流和电镀时间来控制PCB镀金厚度。

5、从外观上来判定PCB镀金层厚度是不科学也是没有客观依据的（肉眼无法判定）。

氰化金钾ＫＡｕ（ＣＮ）2（氰化亚金钾），俗称“金士利”，又称“金盐”，是电镀金的主盐。其具有如下物理性能：溶于水，微溶于醇，不溶于醚，易受潮，剧毒。主要应用在电路板、连接线、引线框架等各种类电子零件以及通讯、军事和科学仪器等镀金方面，也可作为镀饰电镀、无电沉金材料及分析试剂。

“氰化金钾”含有剧毒的氰化钾，氰化钾进入人体后，会游离出氰离子团，氰离子能使人体组织的细胞呼吸酶失去活性，也就是使细胞不能利用血液中的氧气，从而形成“细胞内窒息”，导致整个人体组织由于缺氧而失去活性、瘫痪以至死亡。

一般来说，如果把氰化钾换算成氰化氢，那么口服50～100毫克氰化氢（或吸入的每立方米空气中含有300毫克氰化氢），人就会如受高压电流轰击一样在瞬间死亡。正因为如此，该物质成为某些间谍的自戕药，以防被捕泄露机密。

上述分量即使降低到1％，也会引起人中毒。人中了氰化物的毒后，重者立即昏迷，在两三分钟内死亡。轻者头痛、呕吐、昏厥、呼吸困难，最后由于呼吸中枢麻痹、呼吸停止而死亡。氰化物中毒的特征是：中毒者的呼气中有杏仁味，皮肤、黏膜由于静脉血变红（血中大量氧气不能为人体细胞所利用）而呈现樱桃红色。

在我们常吃的食物中，木薯、银杏、核仁（如枇杷仁等）也含有氰苷（木薯）或氢氰酸（银杏等），因此必须经过长时间浸水，煮熟后才能食用，而且不可多吃。

详细信息

名称氰化金钾，Potassium tetracyanoaurate

分子式K〔Au(CN)4〕·3/2H2O

相对分子质量340.20(1997年)

CAS No. 13967-50-5

理化性质外观与性状：白色晶体粉末；热至200℃时失去结晶水，更高温度分解。

氰化金钾

溶解性:溶于水，微溶于醇，不溶于醚。易受潮。

金含量53.6%

质量指标(%) 银（Ag）铜（Cu）镍（Ni）铁（Fe）铅（Pb）锌（Zn）

0.001 0.0005 0.0005 0.0005 0.0005 0.0005

[编辑本段]

主要用途

装饰性镀金品上使用广泛，适用于名贵手表，精美礼品及各种首饰上镀金，不锈钢上直接镀金效果极佳，还可使用于医药防腐方面。

[编辑本段]

注意

它是一种剧毒物质。

氰化金钾

性质：纯金与王水反应经过滤、浓缩后，加浓盐酸除氮氧化物，再与氰化钾反应，然后结晶而得成品。无色或微黄色结晶。有毒。易溶于水，微溶于醇，几乎不溶于醚。用途同氯金酸。

概述

王水（aqua regia）又称“王酸”“硝基盐酸”，是一种腐蚀性非常强、冒黄色烟的液体，是浓盐酸(H Cl)和浓硝酸(HNO3)组成的混合物，其混合比例从名字中就能看出：王，三横一竖，故盐酸与硝酸的体积比为3:1。它是少数几种能够溶解金（Au）物质之一，这也是它名字的来源。王水一般用在蚀刻工艺和一些检测分析过程中，不过塑料之王——聚四氟乙烯和一些非常惰性的纯金属如钽（Ta）不受王水腐蚀（还有氯化银和硫酸钡等）。王水极易分解，有氯气的气味，因此必须现配现用。

巧妙配法

最常见和为人熟知的王水为硝酸和盐酸的混合液，但是其中的氧化剂HNO3可以用其他氧化性强酸所代替。王水的配合是很巧妙的，3个条件。

一：两种强酸。

二：其中一种是配合性强的酸，保证大量的Cl-（Cl-一定的络合性），F-虽然表现为更强的金属配合性，但是HF在水中难以完全电离，难以保证大量F-的存在；Br-太容易被氧化，难以保证整个溶液强有力的氧化性。所以必须用盐酸。

三：另一种酸氧化性必须适中，要足够强，但是不能太强，太强，把Cl-（氯离子）大量氧化了就丧失了第二个条件，而浓硝酸刚好是常见酸中满足这个条件的。

这两种最常见的酸配伍可以说是天作之合。但是其实硝酸其实可以用别的酸代替，比如硒酸（H2SeO4），但是并不常见，但是却和王水有一样的效用，好处是还原产物（H2SeO3或者SeO2）不是气体，不会造成气体中毒，反应产物全部在溶液中。

历史

有两位科学家，劳厄和弗兰克，曾获得1914年和1925年的物理学奖，德国纳粹政府要没收他们的诺贝尔奖牌，他们辗转来到丹麦，请求丹麦同行、1922年物理学奖得主玻尔帮忙保存。1940年，纳粹德国占领丹麦，受人之托的玻尔急得团团转。同在实验室工作的一位匈牙利化学家赫维西(1943年化学奖得主)帮他想了个好主意：将奖牌放入“王水”(盐酸与硝酸混合液)中，纯金奖牌便溶解了。玻尔于是将溶液瓶放在实验室架子上，来搜查的纳粹士兵果然没有发现这一秘密。战争结束后，溶液瓶里的黄金被还原后送到斯德哥尔摩，按当年的模子重新铸造，于1949年完璧归赵时，当时弗兰克工作的美国芝加哥市还专门举行了一个隆重的奖牌归还仪式。

原理

虽然王水的两个组成部分单一无法溶解金，但它们联合起来却可以溶解金，原理是这样的：硝酸是一种非常强烈的氧化剂，它可以溶解极微量的金，而盐酸则可以与溶液中的金离子反应，形成四氯合金酸（铂是生成了六氯合铂酸，简称氯铂酸），使金离子在氯离子的配位作用下减少，降低了金离子的电势，这样硝酸就可以进一步溶解金了。其实不是增强了硝酸氧化性，而是浓盐酸增强了金铂的还原性。

王水及其氧化作用

王水是由1体积的浓硝酸和3体积的浓盐酸混合而成的（严格地说是在制取混酸所用的溶质HNO3和HCl的物质的量之比为1∶3）。王水的氧化能力极强，曾被认为是酸中之王（直到超强酸的发现，才知道王水是小巫见大巫）。一些不溶于硝酸的金属，如金、铂等都可以被王水溶解（铂必须被加热才能缓慢反应，铂金反应很慢基本肉眼难以观察到）。

用王水“做手脚”洗项链盗黄金

2008年4月28日内蒙古自治区鄂尔多斯市东胜区公安分局刑侦大队破获一起特殊的黄金盗窃案，犯罪嫌疑人是一名金银首饰加工店老板，这名吴姓老板利用给顾客清洗金项链之机盗窃黄金。盗窃行为败露后，这名盗金老板于4月18日被警方采取强制措施。

据介绍，4月1日下午，东胜区公安分局刑侦大队接到一市民报案称，自己的金项链在某金银首饰加工店进行清洗后，发现金项链不仅变瘦了，且项链上面的花纹也变得不清晰。他对金项链称重后发现，原来重达78克的金项链少了16.48克。

接警后，警方立刻赶到金银首饰加工店将店主带回讯问，同时将店内清洗金项链的药水拿回进行成分分析。经分析化验发现，原来店老板为了盗取黄金，专门用腐蚀性很强的“王水”清洗黄金项链。在证据面前，吴姓店老板交代，一般黄金等首饰清洗时，先用火烧，将黄金加热去除上面的油渍，然后将烧热的黄金放入盐酸溶液中清洗，这样上面的灰尘就被洗下来，而对黄金本身并没有损耗。但他为了谋利，将清洗溶液换成“王水”，利用化学反应窃取顾客的首饰黄金，浸泡时间越长窃取的黄金越多。

吴姓老板还交代，由于目前国家对首饰清洗没有统一标准和规定，所以一些小首饰加工店均以低价清洗为诱饵，等顾客光临后再用“王水”洗金子，这样的方法几乎成了业内公开的秘密，而且利润可观。针对这起特殊的黄金盗窃案，警方提醒清洗黄金首饰的人们，一定要到商业信誉好的大型正规金银首饰店进行委托加工或进行首饰清洗美容，切勿贪图便宜到一些管理较差的小店。

品名:超强酸

拼音:chaoqiangsuan

英文名称：superacid

说明:又称超酸。是一种比100%硫酸还强的酸。特别是液体超强酸，HF.SbF5超酸比100%硫酸强10^19倍，有严重腐蚀性和严重公害。全氟磺酸树脂（Nafion-H）是现在已知的最强固体超强酸，具有耐热性能好、化学稳定性和机械强度高等特点。一般是将带有磺酸基的全氟乙烯基醚单体与四氟乙烯进行共聚，得到全氟磺酸树脂。由于Nafi on-H分子中引入电负性最大的氟原子，产生强大的场效应和诱导效应，从而使其酸性剧增。与液体超强酸相比，用作催化剂时，易于分离，可反复使用。且腐蚀性小，引起公害少，选择性好，容易应用于工业化生产。

近年世界上已开发和研制了比硫酸、盐酸；硝酸酸性强几百万倍，甚至几十亿倍的超强酸。这些超强酸，酸性极强。以HF～SbF5为例，

物质的量为1：0．3的氟硫酸和五氟化锑混合时的酸性强度要比无水硫酸(100％)

的强度约大1亿倍。而HF～SbF5的物质量比1：1（氟锑酸）时其酸性估计可达无水硫酸的10万兆倍（10^19），是已知最强的超强酸。这些超强酸如魔酸，它是五氟化锑和氟磺酸按体积比l：l混合制成的混酸。其酸度只是无水硫酸的1000万倍，目前，在世界市场上已有商品出售,超强酸在化学和化学工业上,极有应用价值，它既是无机及有机的质子化试剂，又是活性极高的催化剂。过去很多在普通环境下极难实现或根本无法实现的化学反应在超强酸环境中。却能异常顺利地完成。

在很长的一段时间内，人们认为王水就是酸中之王，是最强的酸了，因为即使是黄金，遇到王水也会像“泥牛入海”一样很快变的无影无踪。

直到有一天奥莱教授和他的学生偶然发现了一种奇特的溶液，它能溶解不溶于王水的高级烷烃蜡烛，人们才知道其实王水并不是最强的酸，还有比它强的酸，这就是魔酸，又叫超强酸。

从成分上看，超强酸是由两种或两种以上的含氟化合物组成的溶液。它们的酸性强的令人难以置信，比如氟硫酸和五氟化锑按1 ：0.3（摩尔比）混合时，它的酸性是浓硫酸的1亿倍；按1 ：1混合时，它的酸性是浓硫酸的10^19倍。所以王水在它们面前只能是“小巫见大巫”。

由于超强酸的酸性和腐蚀性强的出奇，所以过去一些极难或根本无法实现的化学反应，在超强酸的条件下便能顺利进行。比如正丁烷，在超强酸的作用下，可以发生碳氢键的断裂，生成氢气，也可以发生碳碳键的断裂，生成甲烷，还可以发生异构化生成异丁烷，这些都是普通酸做不到的。

超强酸可以使碳正离子活性降低,使其反应可受人工控制,对工业生产有重要作用.

可以预料，随着这些具有超常酸性和腐蚀性超强酸的相继问世，化学和化学工业将会迅速走进新时代。

PCB常用阻抗设计及叠层

PCB阻抗设计及叠层 目录 前言 (4) 第一章阻抗计算工具及常用计算模型 (7) 1.0 阻抗计算工具 (7) 1.1 阻抗计算模型 (7) 1.11. 外层单端阻抗计算模型 (7) 1.12. 外层差分阻抗计算模型 (8) 1.13. 外层单端阻抗共面计算模型 (8) 1.14. 外层差分阻抗共面计算模型 (9) 1.15. 内层单端阻抗计算模型 (9) 1.16. 内层差分阻抗计算模型 (10) 1.17. 内层单端阻抗共面计算模型 (10) 1.18. 内层差分阻抗共面计算模型 (11) 1.19. 嵌入式单端阻抗计算模型 (11) 1.20. 嵌入式单端阻抗共面计算模型 (12) 1.21. 嵌入式差分阻抗计算模型 (12) 1.22. 嵌入式差分阻抗共面计算模型 (13) 第二章双面板设计 (14) 2.0 双面板常见阻抗设计与叠层结构 (14) 2.1. 50 100 || 0.5mm (14) 2.2. 50 || 100 || 0.6mm (14) 2.3. 50 || 100 || 0.8mm (15) 2.4. 50 || 100 || 1.6mm (15) 2.5. 50 70 || 1.6mm (15) 2.6. 50 || 0.9mm || Rogers Er=3.5 (16) 2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (16) 第三章四层板设计 (17) 3.0. 四层板叠层设计方案 (17) 3.1. 四层板常见阻抗设计与叠层结构 (18) 3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (18) 3.11. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (19) 3.12. SGGS || 50 55 60 || 90 95 100 || 1.6mm (20) 3.13. SGGS || 50 55 60 || 85 90 95 100 || 1.0mm 1.6mm (21) 3.14. SGGS || 50 55 75 || 100 || 1.0mm 2.0mm (22) 3.15. GSSG || 50 || 100 || 1.0mm (22)

多层PCB的Prepreg和core

Prepreg&core Prepreg：半固化片，又称预浸材料，是用树脂浸渍并固化到中间程度(B阶)的薄片材料。半固化片可用作多层印制板的内层导电图形的黏结材料和层间绝缘。在层压时，半固化片的环氧树脂融化、流动、凝固，将各层电路毅合在一起，并形成可靠的绝缘层。 core:芯板，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。 多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构 （iMX255coreboard）： PCB的参数： 不同的印制板厂，PCB的参数会有细微的差异，需要与电路板厂的工程师沟通，得到该厂的一些参数数据，主要是介电常数和阻焊层厚度两个参数各个板厂会有差别。 表层铜箔： 可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um，大致相当于铜厚1 OZ、1.5 OZ、2 OZ。注意：在用阻抗计算软件进行阻抗控制时，外层的铜厚没有0.5 OZ的值。 芯板：我们常用的板材是S1141A，标准的FR-4，两面包铜，可选用的规格可与厂家联系确定。 半固化片： 规格（原始厚度）有7628（0.185mm/7.4mil），2116（0.105mm/4.2mil），1080（0.075mm /3mil），3313（0.095mm/4mil），实际压制完成后的厚度通常会比原始值小10-15um左右（即0.5-1mil），因此叠层设计的最小介质层厚不得小于3mil。同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两

PCB叠层结构知识

PCB叠层结构知识 PCB叠层结构知识 较多的PCB工程师,他们经常画电脑主板,对ALLEGRO等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型。我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上。对布通一块板子容易，布好一块好难。 小资料 对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题； 层的排布一般原则： 元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面； 所有信号层尽可能与地平面相邻； 尽量避免两信号层直接相邻； 主电源尽可能与其对应地相邻； 兼顾层压结构对称。 对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的（50MHZ以下的情况可参照，适当放宽），建议排布原则： 元件面、焊接面为完整的地平面（屏蔽）； 无相邻平行布线层； 所有信号层尽可能与地平面相邻； 关键信号与地层相邻，不跨分割区。 注：具体PCB的层的设置时，要对以上原则进行灵活掌握，在领会以上原则的基础上，根据实际单板的需求，如：是否需要一关键布线层、电源、地平面的分割情况等，确定层的排布，切忌生搬硬套，或抠住一点不放。 以下为单板层的排布的具体探讨： *四层板，优选方案1，可用方案3 方案电源层数地层数信号层数 1 2 3 4 1 1 1 2 S G P S 2 1 2 2 G S S P 3 1 1 2 S P G S 方案1 此方案四层PCB的主选层设置方案，在元件面下有一地平面，关键信号优选布TOP 层；至于层厚设置，有以下建议： 满足阻抗控制芯板（GND到POWER）不宜过厚，以降低电源、地平面的分布阻抗；保证电源平面的去藕效果；为了达到一定的屏蔽效果，有人试图把电源、地平面放在TOP、BOTTOM层，即采用方案2： 此方案为了达到想要的屏蔽效果，至少存在以下缺陷： 电源、地相距过远，电源平面阻抗较大 电源、地平面由于元件焊盘等影响，极不完整 由于参考面不完整，信号阻抗不连续 实际上，由于大量采用表贴器件，对于器件越来越密的情况下，本方案的电源、地几乎无法作为完整的参考平面，预期的屏蔽效果很难实现；方案2使用范围有限。但在个别单板中，方案2不失为最佳层设置方案。

一到八层电路板的叠层设计方式

一到八层电路板的叠层设计方式 电路板的叠层安排是对PCB的整个系统设计的基础。叠层设计如有缺陷，将最终影响到整机的EMC性能。总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容; 下面列出从单层板到八层板的叠层： 一、单面板和双面板的叠层 对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑； 单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。 关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。 单、双层板通常使用在低于10KHz的低频模拟设计中: 1 在同一层的电源走线以辐射状走线，并最小化线的长度总和；

2 走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。 3 如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于pcb线路板的厚度乘以信号线的长度。 二、四层板的叠层 推荐叠层方式： 2.1 SIG－GND(PWR)－PWR (GND)－SIG； 2.2 GND－SIG(PWR)－SIG(PWR)－GND； 对于以上两种叠层设计，潜在的问题是对于传统的1.6mm（62mil）板厚。层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽；特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。 对于第一种方案，通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能，对于EMI性能来说并不是很好，主要要通过走线及其他细节来控制。主要注意：地层放在信号最密集的信号层的相连层，有利于吸收和抑制辐射；增大板面积，体现20H规则。 对于第二种方案，通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，

pcb叠层参考

名词定义：SIG：信号层；GND：地层；PWR：电源层； 电路板的叠层安排是对PCB的整个系统设计的基础。叠层设计如有缺 陷，将最终影响到整机的EMC性能。 总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容; 下面列出从两层板到十层板的叠层： 2.1 单面板和双面板的叠层； 对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑；单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。 关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低 的模拟信号。

单、双层板通常使用在低于10KHz的低频模拟设计中: 1 在同一层的电源走线以辐射状走线，并最小化线的长度总和； 2 走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线 路径。 3 如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于线 路板的厚度乘以信号线的长度。 2.2 四层板的叠层； 推荐叠层方式： 2.2.1 SIG－GND(PWR)－PWR (GND)－SIG； 2.2.2 GND－SIG(PWR)－SIG(PWR)－GND；

关于PCB叠层理解

关于PCB叠层的理解 设计者可能会设计奇数层印制电路板（PCB）。如果布线不需要额外的层，为什么还要用它呢？难道减少层不会让电路板更薄吗？如果电路板少一层，难道成本不是更低么？但是，在一些情况下，增加一层反而会降低费用。 电路板有两种不同的结构：核芯结构和敷箔结构。 在核芯结构中，电路板中的所有导电层敷在核芯材料上；而在敷箔结构中，只有电路板内部导电层才敷在核芯材料上，外导电层用敷箔介质板。所有的导电层通过介质利用多层层压工艺粘合在一起。 核材料就是工厂中的双面敷箔板。因为每个核有两个面，全面利用时，PCB的导电层数为偶数。为什么不在一边用敷箔而其余用核结构呢？其主要原因是：PCB的成本及PCB的弯曲度。 偶数层电路板的成本优势 因为少一层介质和敷箔，奇数PCB板原材料的成本略低于偶数层PCB。但是奇数层PCB的加工成本明显高于偶数层PCB。内层的加工成本相同；但敷箔/核结构明显的增加外层的处理成本。 奇数层PCB需要在核结构工艺的基础上增加非标准的层叠核层粘合工艺。与核结构相比，在核结构外添加敷箔的工厂生产效率将下降。在层压粘合以前，外面的核需要附加的工艺处理，这增加了外层被划伤和蚀刻错误的风险。 平衡结构避免弯曲 不用奇数层设计PCB的最好的理由是：奇数层电路板容易弯曲。

当PCB在多层电路粘合工艺后冷却时，核结构和敷箔结构冷却时不同的层压张力会引起PCB弯曲。随着电路板厚度的增加，具有两个不同结构的复合PCB弯曲的风险就越大。消除电路板弯曲的关键是采用平衡的层叠。尽管一定程度弯曲的PCB达到规范要求，但后续处理效率将降低，导致成本增加。因为装配时需要特别的设备和工艺，元器件放置准确度降低，故将损害质量。 使用偶数层PCB 当设计中出现奇数层PCB时，用以下几种方法可以达到平衡层叠、降低PCB制作成本、避免PCB弯曲。以下几种方法按优选级排列。 1．一层信号层并利用。如果设计PCB的电源层为偶数而信号层为奇数可采用这种方法。增加的层不增加成本，但却可以缩短交货时间、改善PCB质量。 2．增加一附加电源层。如果设计PCB的电源层为奇数而信号层为偶数可采用这种方法。一个简单的方法是在不改变其他设置的情况下在层叠中间加一地层。先按奇数层PCB种布线，再在中间复制地层，标记剩余的层。这和加厚地层的敷箔的电气特性一样。 3．在接近PCB层叠中央添加一空白信号层。这种方法最小化层叠不平衡性，改善PCB的质量。先按奇数层布线，再添加一层空白信号层，标记其余层。在微波电路和混合介质（介质有不同介电常数）电路种采用。 平衡层叠PCB优点：成本低、不易弯曲、缩短交货时间、保证质量。

PCB EMC设计中的PCB叠层结构

一、电源平面和地平面要满足20H规则 二、当电源层、底层数及信号的走线层数确定后，为使PCB具有良好的EMC性能它们之间的相对排布位置基本要求如下： 元器件层下面（第二层）为地平面，提供器件屏蔽层及为顶层布线提供参考平面。 所有信号层尽可能与地平面相邻 尽量避免两信号层走线相邻。如果无法避免，应加大相邻信号层的走线间距，是两层信号线走线在上下位置呈垂直走线状态 主电源尽可能与其对应地相邻，并尽可能减小电源和地平面之间的距离，以小于5mil为优，最好不要超过10mil 兼顾层压结构的对称叠层还要兼顾PCB制造工艺和控制PCB的翘曲度。通常民用产品采用IPC_II标准，要求PCB的翘曲度要小于0.75%。 采用偶数层结构。 三、常见的PCB叠层结构 1、四层板的叠层结构： TOP、GND02、PWR03、BOTTOM；（TOP层下面有完整的地平面为最优布线层，关键信号应该优先布置在该层。电源平面和地平面的距离不宜过厚最好不超过5mil） TOP、PWR02、GND03、BOTTOM;（此方案和方案a类似） GND01、S02、S03、GND04/PWR04（为达到一定的屏蔽效果，有时采用此方案） 2、六层板的叠层结构 TOP、GND02、S03、PWR04、GND05、BOTTOM(此方案是业界主推的6层PCB的叠层设计方案，有3个布线层，一个电源平面，2个地平面。第4、5层之间的厚度要尽可能小弟3层是最佳布线层，告诉信号和高风险信号优先布置在该层) TOP、GND02、S03、S04、PWR05、BOTTOM (当需要的布线层数多，对成本要求苛刻时可以采用此方案。该方案中S03是最优布线层)

PCB叠层设计规范 文档

层压设计规则 作者：刘军喜2010/10/20 1.0设计规则： 1.1非客户指定结构设计、非阻抗板压板结构设计 1.1.1底铜厚度≤1OZ板最外层介电层(L1-2,LN-LN-1层)厚度设计为 2.8-14.6MIL,其它层介电 层设计为 3-14.6MIL； 1.1.2无耐高压测试要求的板压板结构设计 a、3oz≥底铜厚度≥2OZ介电层厚度设计至少大于4.5MIL; b、4oz≥底铜厚度≥3OZ介电层厚度设计至少大于6.5MIL; c、底铜厚度≥5oz的板需工程出工程评估给工艺组评估后再确定。 1.1.3有耐高压测试板要求的板，根据客户高压要求设计具体的压合结构，通常高压测试在 2000V-2800V时，介电层设计至少大于6MIL，具体客户要求的板材TG、CTE、CTI、耐CAF 等详细情况需工程出工程评估给工艺组评估后再确定。 备注：介电层指PP层，含core介电层，介电层厚度及core厚度均指中值，不含公差， 当厚度>5MIL时公差按IPC4101三级公差进行控制;当厚度≤5MIL时,公差按±0.5MIL控 制;超IPC4101三级公差的MI备注要求特别控制及备料. 1.2 客户指定结构板、阻抗板压板结构设计 若客户指定结构,工程组在接单时尽量与客户沟通按以上要求设计,当不能满足以上要求时,出工程评估单给工艺评估. 1.3板边尺寸设计制作标准 1.3.1所有板MI设计开料尺寸需比压合后成型尺寸单边大0.1~0.2″，同时预留开料刀具损耗 每刀0.1″。 1.3.2四层板板边一般设计为≥0.5″，特殊情况下可以做到0.4″，但必须满足以下条件： A、非阻抗板； B、介电层厚＜8.0MIL； C、内层铜厚＜2OZ； 1.3.3六层及以上板按照板边≥0.75″控制,六层板特殊情况下可做0.6″（min），但需满足上 述a、b、c条件。 1.3.4两张及以上芯板压合的四层板板边设计要求同六层板。 1.3.5 OPE系统设计单元边到开料边一般为≥0.9″，最小可生产0.80″。按0.80″设计时需 优先保证OPE系统靶标完整，其他靶标可移位处理。 1.3.6对于内层铜厚≥2OZ底铜板，板边设计≥0.8″，以防止流胶过大导致板厚超公差及板边 白点。 1.3.7对于阻抗板及金手指板板边设计特别要求： a、阻抗TEST COUPON设计在板中，无法设计在板中的，TEST COUPON边距板边须满足≥ 0.4″，金手指位的方向尽量朝板中。 b、设计拼图时，加大板边尺寸，板边尺寸按≥0.8inch设计。 1.4高层板、内层厚铜板无铜区叠加及薄介电层板内层需添加辅助铜皮以避免压合起皱：

PCB叠层规定

Sub：多层板常规叠层规定 为节约成本，规范叠层，特对叠层规定如下：（客户对叠层有要求除外） 压板厚度＝内层芯板厚度＋内层半固化片厚度＋内层所有铜厚＋外层铜箔厚度 1、压板厚度＝成品厚度+0.05/-0.075mm 2、内层半固化片厚度按阻抗规范要求计算（其取值随相邻两铜面情况不同而变化）。 3、对于铜面情况与规定不一致或非常规铜厚情况，需在该规定基础上调整。 18um 、35 um 、70 um 铜箔厚度 7628（0.185mm），2116（0.105mm）1080（0.075mm）3313（0.095mm） 半固化片厚度 一、 四层板（其中2、3层全部是GND层） (1)成品板厚要求：0.5+/-0.10MM ___________________ 18UM ___________2116*1 ___________________ 0.13mm 35/35um ___________2116*1 ____________________18um 理论压板厚:0.46mm (2)成品板厚要求：0.8mm+/-0.10mm ___________________ 18UM ___________1080*1 ____________2116*1 _______________0.25mm 35/35um ____________2116*1 ____________1080*1 _____________________18um 理论压板厚:0.71mm (3)成品板厚要求：1.0MM+/-0.10MM ____________________ 18UM ___________1080*2 ________________0.51mm 35/35um ____________1080*2 _____________________18um 理论压板厚:0.89mm (4)成品板厚要求:1.6+/-0.15MM _____________________ 18UM ___________1080*1 ____________7628*1 _______________1.0mm 35/35um ____________7628*1 ____________1080*1 _____________________18um 理论压板厚:1.54mm (5)成品板厚要求:2.0+/-0.20MM _____________________ 18UM ___________1080*2

PCB叠层

PCB叠层 1 层叠的定义及添加 对高速多层板来说，默认的两层设计无法满足布线信号质量及走线密度要求，这个时候需要对PCB层叠进行添加，以满足设计的要求。 2 正片层与负片层 正片层就是平常用于走线的信号层（直观上看到的地方就是铜线），可以用“线”“铜皮”等进行大块铺铜与填充操作，如图8-32所示。 图8-32 正片层 负片层则正好相反，即默认铺铜，就是生成一个负片层之后整一层就已经被铺铜了，走线的地方是分割线，没有铜存在。要做的事情就是分割铺铜，再设置分割后的铺铜

的网络即可，如图8-33所示。 图8-33 负片层 3 内电层的分割实现 在Protel版本中，内电压是用“分裂”来分割的，而现在用的版本Altium Designer 19直接用“线条”、快捷键“PL”来分割。分割线不宜太细，可以选择15mil及以上。分割铺铜时，只要用“线条”画一个封闭的多边形框，再双击框内铺铜设置网络即可，如图8-34所示。

图8-34 双击给予网络 正、负片都可以用于内电层，正片通过走线和铺铜也可以实现。负片的好处在于默认大块铺铜填充，再进行添加过孔、改变铺铜大小等操作都不需要重新铺铜，这样省去了重新铺铜计算的时间。中间层用电源层和GND层（也称地层、地线层、接地层）时，层面上大多是大块铺铜，这样用负片的优势就很明显。 4 PCB层叠的认识 随着高速电路的不断涌现，PCB的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB的设计。在设计多层PCB之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层、6层，还是更多层数的电路板。这就是设计多层板的一个简单概念。 确定层数之后，再确定内电层的放置位置及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB的EMC性能的一个重要因素，一个好的层叠设计方案将会大大减小电磁干扰（EMI）及串扰的影响。 板的层数不是越多越好，也不是越少越好，确定多层PCB的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。

PCB叠层及阻抗计算

PCB叠层及阻抗计算 多层板的结构： 为了很好地对PCB进行阻抗控制，首先要了解PCB的结构： 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ（1OZ约为35um 或1.4mil）三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。 多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构： PCB的参数： 不同的印制板厂，PCB的参数会有细微的差异。 表层铜箔：

可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um。 芯板：我们常用的板材是S1141A，标准的FR-4，两面包铜 半固化片： 规格（原始厚度）有7628（0.185mm），2116（0.105mm），1080（0.075mm），3313（0. 095mm ），实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。 阻焊层： 铜箔上面的阻焊层厚度C2≈8-10um，表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同，当表面铜厚为45um时C1≈13-15um，当表面铜厚为70um时C1≈17-18um。 导线横截面： 以前我一直以为导线的横截面是一个矩形，但实际上却是一个梯形。以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。比如线宽5MIL，那么其上底边约4MIL，下底边5MIL。上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的关系。 介电常数：半固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数：

PCB叠层设计

总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从两层板到八层板的叠层来进行示例讲解： 一、单面PCB板和双面PCB板的叠层 对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑； 单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。 关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。 单、双层板通常使用在低于10KHz的低频模拟设计中: 1）在同一层的电源走线以辐射状走线，并最小化线的长度总和； 2）走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。 3）如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。 二、四层板的叠层 1. SIG－GND(PWR)－PWR (GND)－SIG； 2. GND－SIG(PWR)－SIG(PWR)－GND； 对于以上两种叠层设计，潜在的问题是对于传统的1.6mm（62mil）板厚。层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽；特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。 对于第一种方案，通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能，对于EMI性能来说并不是很好，主要要通过走线及其他细节来控制。主要注意：地层放在信号最密集的信号层的相连层，有利于吸收和抑制辐射；增大板面积，体现20H规则。 对于第二种方案，通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层，中间两层均为信号 /电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低，也可通过外层地屏蔽内层信号辐射。从EMI控制的角度看，这是现有的最佳4层PCB结

常用PCB层叠参考NEW

常用PCB层叠 说明:以下为常用的2-8层板公司最常用的层叠, 在之前成熟层叠的基础上汇总,这些层叠都是我们公司经过批量验证OK的,请在设计时调用.因为这是是个通用模板,适合所有情况,整理在一起的时侯,可能有些微调.各种叠法很多,未包含的后续再补充.未包含的情况大家类似目前处理方法,找到之前曾设计单板参考,基本都有. 备注: 1)改版还按之前的方式,新版设计,包括套用之前的模块布线,如果有更改,请修改下,方便后续重用. 2)设计中如果没有用到模板中的阻抗线,请在模板中删除 3)其他信号不得与有阻抗控制的信号线宽一致.有一致,其他信号线宽要稍作修改 4)根据实际情况选择对应的层叠,特别是如果没有0.65MM及其以下间距的BGA器件的,选用对应的.请务必对应好,方便后续套用. 一.2层板 层叠: 阻抗控制表,一般不控制阻抗,无须填写

备注:不同板厚的2层板根据板厚修改1,2层之间的介质厚度即可,其他不变 二.4层板 1.6mm: 阻抗要求: 2.0mm:

三.6层板 1.单板上有0.65mm及其以下PIN间距的BGA器件,有1或者2个布线内层. 如果一个内层布线,默认第3层为布线层,第4层为POWER.其他不变 1)1.6mm板厚 典型应用:含365,368,A5,8107等IC的PCB 2)2.0mm板厚

典型应用:含365,368,A5,8107等IC的PCB 3. 单板上无0.65mm及其以下PIN间距的BGA器件, 有1或者2个布线内层1)1.6mm板厚

2)2.0mm板厚 四.8层板 标准层叠,2个布线内层. 1.单板上有0.65mm及其以下PIN间距的BGA器件,且2个内层1)1.2mm板厚

PCB线路板常用阻抗设计及叠层结构

PCB阻抗设计及叠层结构 目录 前言 (4) 第一章阻抗计算工具及常用计算模型 (8) 1.0 阻抗计算工具 (8) 1.1 阻抗计算模型 (8) 1.11. 外层单端阻抗计算模型 (8) 1.12. 外层差分阻抗计算模型 (8) 1.13. 外层单端阻抗共面计算模型 (9) 1.14. 外层差分阻抗共面计算模型 (9) 1.15. 内层单端阻抗计算模型 (9) 1.16. 内层差分阻抗计算模型 (10) 1.17. 内层单端阻抗共面计算模型 (10) 1.18. 内层差分阻抗共面计算模型 (10) 1.19. 嵌入式单端阻抗计算模型 (11) 1.20. 嵌入式单端阻抗共面计算模型 (11) 1.21. 嵌入式差分阻抗计算模型 (11) 1.22. 嵌入式差分阻抗共面计算模型 (12) 第二章双面板设计 (12) 2.0 双面板常见阻抗设计及叠层结构 (12) 2.1. 50 100 || 0.5mm (12) 2.2. 50 || 100 || 0.6mm (13) 2.3. 50 || 100 || 0.8mm (13) 2.4. 50 || 100 || 1.6mm (14) 2.5. 50 70 || 1.6mm (14) 2.6. 50 || 0.9mm || Rogers Er=3.5 (15) 2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (15) 第三章四层板设计 (16) 3.0. 四层板叠层设计方案 (16) 3.1. 四层板常见阻抗设计及叠层结构 (17) 3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm

PCB叠层设计解析

PCB叠层设计 1、叠层的目的和作用 现在的单板及系统速率越来越高，单板PCB的叠层越来越重要。单板PCB的叠层就是将信号层、电源平面层和地平面层在既符合机械工艺要求又符合单板性能要求下合理的堆叠在一起，其目的和作用主要有以下几方面： （1）为信号提供基准参考平面，如GND平面； （2）为有源器件提供一个低阻抗的电源分配系统，如电源平面； （3）平面层为信号提供低阻抗的最小回流路径，信号与回流组成的环流面积与EMC关联很大； （4）隔离信号层，防止相邻信号层间的串扰，同时对信号层产生的噪声加以屏蔽和吸收；（5）相邻电源地平面形成的平板电容是一个大容值几乎无寄生电感的去耦傍路电容； 电源地平面可被当作一个平板电容器来对待，尤其在中低频时，其ESR,ESL都很小。在这种情况下，电源、地平面作为一个去耦电容，对RF能量的抑制具有电容器无可比拟的优越性，通常电容器在500MHz以上，由于分布参数的影响，电容基本上曾现感性，已经失去作用，而电源、地平面则100MHz以上直至GHz的范围内具有良好的去耦滤波特性。但是由于电源、地平面通常由于设计的需要，会被分割，这样就造成了平面的不完整，因此此时平面的电容特性会变得非常复杂，而且，在高频时，由于分布电感ESL的影响，电源、地平面相当于一个谐振腔，具有谐振特性，而且自谐振频率是物理结构和外置的函数高速PCB的叠层设计在保证电源/地阻抗及EMI控制方面有较大影响。而当该电源、地平面的位置有激励源，就很容易起振。故通过增加滤波电容或适当调整芯片的外置，从而达到我们的设计要求。 （6）合理的叠层不仅能起到信号传输线阻抗控制的作用，同时又起到抑制板上系统噪声的作用； （7）在PI仿真中，电源平面与参考地平面之间的距离是与电源平面的阻抗成正相关的,可通过合理的叠层去改善电源层的阻抗。 2、信号回流的层间跳转 多层PCB中，每个布线层都应该和一个镜像层相邻，信号的返回电流在其对应的镜像层上流动。当从源到负载的信号线无法在一个布线层走通时，通常采取的做法是先使信号线连接到一个布线层（例如X轴），然后再利用通孔将这条信号线连接到另一层（例如Y轴）。那么，当信号线从一层跳到另一层时，返回电流也应该跟随着线路从一层跳转到另一层。如果这两个层都是地层，返回电流可以经连接两个层的通孔或器件的接地管脚实现跳转。如果一个是电源层另一个是地层，则返回电流在这两个层之间跳转的唯一机会就是放置去耦电容的位置。如果跳转点附近没有去耦电容或者连接地层的通孔，返回电流就必须绕到远处实现跳转，结果使得返回电流耦合到其他电路，引起串扰和电磁干扰问题。所以PCB设计时，应尽量使层间跳转在临近器件的接地管脚或者去耦电容附近进行，如果无法做到这一点，可以通过在跳转点附近放置地通孔（返回电流在两地层跳转）或者旁路电容（电源层和地层之间跳转）来实现返回电流的跳转。 值得注意的是，对于非常高速的单板，回流的层间跳转最好不要通过旁路电容来实现。我们知道，旁路电容连接在电源和地平面之间，而任何电流流过旁路电容时都会在它的

PCB叠层设计层的排布原则和常用层叠结构

PCB叠层设计层的排布原则和常用层叠结构 在设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。 层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。本文介绍多层PCB板层叠结构的相关内容。 对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题； 层的排布一般原则： 1、确定多层PCB板的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对于生产厂家来说，层叠结构对称与否是PCB 板制造时需要关注的焦点，所以层数的选择需要考虑各方面的需求，以达到最佳的平衡。对于有经验的设计人员来说，在完成元器件的预布局后，会对PCB的布线瓶颈处进行重点分析。结合其他EDA工具分析电路板的布线密度；再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数；然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。这样，整个电路板的板层数目就基本确定了。 2、元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；敏感信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽。电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外造成干扰。 3、所有信号层尽可能与地平面相邻； 4、尽量避免两信号层直接相邻；相邻的信号层之间容易引入串扰，从而导致电路功能失效。在两信号层之间加入地平面可以有效地避免串扰。

高速PCB多层板叠层设计原则

高速PCB多层板叠层设计原则 星期五, 10/08/2010 - 09:20 —技术编辑 多层PCB通常用于高速、高性能的系统，其中一些层用于电源或地参考平面，这些平面通常是没有分割的实体平面。无论这些层做什么用途，电压为多少，它们将作为与之相邻的信号走线的电流返回路径。构造一个好的低阻抗的电流返回路径最重要的就是合理规划这些参考平面的设计。图1所示为一种典型多层PCB叠层配置。 图1 一种典型多层PCB叠层配置 通常用P表示参考平面层；S表示信号层；T表示顶层；B表示底层。下面以一个12层的PCB来说明多层PCB的结构和布局，如图6－14所示，其层的用途分配为“T—P—S—P—s—P—S—P—S—s—P—B”。下面是一些关于多层PCB叠层设计的原则。 ·为参考平面设定直流电压：解决电源完整性的一个重要措施是使用去耦电容，而去耦电容只能放置在PCB的顶层和底层，去耦电容的效果会严重受到与其相连的走线、焊盘，以及过孔的影响，这就要求连接去耦电容的走线尽量短而宽，过孔尽量短。如图所示，将第2层设置成分配给高速数字器件（如处理器）的电源；将第4层设置成高速数字地；而将去耦电源放置在PCB的顶层；这是一种比较合理的设计。此外，要尽量保证由同一个高速器件所驱动的信号走线以同样的电源层作为参考平面，而且此电源层为高速器件的电源。

·确定多电源参考平面：多电源层将被分割成几个电压不同的实体区域，如图所示中将第11层分配为多电源层，那么其附近的第10层和底层上的信号电流将会遭遇不理想的返回路径，使返回路径上出现缝隙。对于高速信号，这种不合理的返回路径设计可能会带来严重的问题。所以，高速信号布线应该远离多电源参考平面。 ·多个地敷铜层可以有效地减小PCB的阻抗，减小共模EMI。 ·信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。 ·合理设计布线组合：为了完成复杂的布线，走线的层间转换是不可避免的，而把同一个信号路径所跨越的两个层称为一个“布线组合”。信号层间转换时要保证返回电流可以顺利地从－个参考平面流到另一个参考平面。事实上，最妤的布线组合设计是避免返回电流从一个参考平面流到另一个参考平面，而是简单地从参考平面的一个表面流到另一个表面。如图所示中，第3层和第5层、第5层和第7层，以及第7层和第9层都可以作为一个布线组合。但是把第3层和第9层作为一个布线组合就不是合理的设计，它需要返回电流从第4层耦合到第6层，再从第6层耦合到第8层，这条路径对于返回电流并不通畅。尽管可以通过在过孔附近放置去耦电容或者减小参考平面间的介质厚度来减小地弹，但并非上策，在实际系统中可能还无法实现。 ·设定布线方向：在同一信号层上，保证大多数布线的方向是一致的，同时与相邻信号层的布线方向正交。如图所示中，可将第3层和第7层的布线方向设为“南北”走向，而将第5层和第9层的布线方向设为“东西”走向。 针对不同的系统，其叠层设计的配置有所不同，下面列出一些常用的配置，如表所示。

PCB阻抗设计参考

前言 为保证信号传输质量、降低EMI干扰、通过相关的阻抗测试认证，需要对PCB关键信号进行阻抗匹配设计。本设计指南是综合常用计算参数、电视机产品信号特点、PCB Layout实际需求、SI9000软件计算、PCB供应商反馈信息等，而最终得出此推荐设计。适用于大部分PCB供应商的制程工艺标准和具有阻抗控制要求的PCB板设计。 一、 双面板阻抗设计 100欧姆差分阻抗推荐设计 ①、包地设计：线宽、间距 7/5/7 mil 地线宽度≥20mil 信号与地线距离6mil，每400mil内加接地过孔； ②、不包地设计：线宽、间距 10/5/10mil 差分对与对之间距离≥20mil（特殊情况不能小于10mil） 建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil （特殊情况不能小于20mil）。 90欧姆差分阻抗推荐设计 ①、包地设计：线宽、间距 10/5/10mil 地线宽度≥20mil 信号与地线距离6mil或5mil，每400mil内加接地过孔； ②、不包地设计：线宽、间距 16/5/16mil 差分对与对之间距离≥20mil 建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil （特殊情况不能小于20mil）。 要领：优先使用包地设计，走线较短并且有完整地平面可采用不包地设计； 计算参数：板材FR-4，板厚1.6mm+/-10%，板材介电常数4.4+/-0.2，铜厚1.0盎司（1.4mil）阻焊油厚度 0.6±0.2mil，介电常数 3.5+/-0.3 图1 包地设计图2 不包地设计 二、四层板阻抗设计 100欧姆差分阻抗推荐设计 线宽、间距 5/7/5mil 差分对与对之间距离≥14mil(3W准则) 注：建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil（特殊情况不能小于20mil）。 90欧姆差分阻抗推荐设计 线宽、间距 6/6/6mil 差分对与对之间距离≥12mil(3W准则)

PCB叠层结构知识

PCB叠层结构知识 较多的PCB工程师,他们经常画电脑主板,对Allegro等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型。我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上。对布通一块板子容易，布好一块好难。 小资料 对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题； 层的排布一般原则： 元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面； 所有信号层尽可能与地平面相邻； 尽量避免两信号层直接相邻； 主电源尽可能与其对应地相邻； 兼顾层压结构对称。 对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ以上的（50MHZ以下的情况可参照，适当放宽），建议排布原则： 元件面、焊接面为完整的地平面（屏蔽）； 无相邻平行布线层； 所有信号层尽可能与地平面相邻； 关键信号与地层相邻，不跨分割区。 注：具体PCB的层的设置时，要对以上原则进行灵活掌握，在领会以上原则的基础上，根据实际单板的需求，如：是否需要一关键布线层、电源、地平面的分割情况等，确定层的排布，切忌生搬硬套，或抠住一点不放。 以下为单板层的排布的具体探讨： *四层板，优选方案1，可用方案3 方案电源层数地层数信号层数 1 2 3 4 1 1 1 2 S G P S 2 1 2 2 G S S P 3 1 1 2 S P G S 方案1 此方案四层PCB的主选层设置方案，在元件面下有一地平面，关键信号优选布TOP层； 至于层厚设置，有以下建议： 满足阻抗控制芯板（GND到POWER）不宜过厚，以降低电源、地平面的分布阻抗；保证电源平面的去藕效果；为了达到一定的屏蔽效果，有人试图把电源、地平面放在TOP、BOTTOM层，即采用方案2： 此方案为了达到想要的屏蔽效果，至少存在以下缺陷： 电源、地相距过远，电源平面阻抗较大 电源、地平面由于元件焊盘等影响，极不完整 由于参考面不完整，信号阻抗不连续 实际上，由于大量采用表贴器件，对于器件越来越密的情况下，本方案的电源、地几乎无法作为完整的参考平面，预期的屏蔽效果很难实现；方案2使用范围有限。但在个别单板中，方案2不失为最佳层设置方案。 以下为方案2使用案例；