基于FPGA的FIR数字低通滤波器的IP核设计

1 系统设计

1.1 设计要求 设计并制作一个数字幅频均衡功率放大器。该放大器包括前置放大、带阻网络、数字幅频均衡和低频功率放大电路，其组成框图如图1

所示。

图1.1 数字幅频均衡功率放大器组成框图

1.2 总体设计方案

1.2.1方案论证与比较

（1）整体方案选择方案

方案一：模拟式幅频均衡功率放大器

输入信号经过前置放大并经过带阻网络后，信号的幅度将按照频率的不同而衰减。为了达到均衡幅频，在带阻网络之后连反向带阻网络，叠加后即可实现幅频均衡。最后将幅频均衡信号通过低频功放。模拟式均衡功率放大器避免了大量的软件编程，但是性能不稳定，而且不符合本题目的数字幅频均衡的任务要求。

方案二：基于DSP 的数字幅频均衡功率放大器

该方案利用DSP 对放大、带阻后的信号进行数字处理，A/D 采样之后利用FFT 对幅值进行乘法补偿，然后进行IFFT 转换成时域，再用D/A 转换为模拟量，最后利用低频功放进行功率放大。DSP 拥有FFT 、IFFT 、浮点运算等IP 核，可以直接调用，减轻了软件部分的工作量。但是DSP 造价高，兼容性较差。

方案三：基于FPGA 的数字幅频均衡功率放大器

信号经前置放大、带阻网络后，可对其进行A/D 采样，然后利用FFT 转换到频域后对各频率的幅值进行补偿，再利用IFFT 进行反变换，经D/A 转换成模拟量，然后进行低频功率放大。本方案利用FPGA 进行数字处理以实现幅频均衡。这种方法成本低，效果好。

鉴于任务要求和实际情况，权衡以上三种方案，本设计采取方案三：基于FPGA 的数字幅频均衡功率放大器。

（2）前置放大的方案设计与选择

方案一：利用两级OP07 放大，OP07 放大倍数较高，且元件易购得。但是OP07在频率大约超过10kHz 时增益随频率的变化而变化。

方案二：AD603与NE5532 级联放大。AD603增益高且稳定，NE5532 噪声低，在20Hz-20kHz 内增益稳定。

方案选择：对于任务要求，前置放大器应该放大倍数足够大，在20Hz-20kHz 的频带内增益稳定。另外，鉴于输入信号为有效值小于10mV 的小信号，放大器应考虑噪声影响。方案一中OP07在频率范围内增益不够稳定。方案二可以获得较高的增益，且噪声较小，增益稳定，符合系统要求。故选用方案二。

（3）A/D 采样电路、D/A 转换电路的选择

根据采样定理，和信号的最高频率 fsmax=20kHz ,求得采样频率fc > 2fmax ，即fc 必须大于40kHz 。对应采样最小时间T=1/ fc=25 (ns )，我们考虑了AD7810和MAX 148，经过对性能的分析比较，设计选择了转换速度快，转换精度高的MAX148。实现IFFT 信号模拟输出需要经过D/A 转换电路。选择时考虑了DAC 0808和TLC 5615两款芯片。经过实际分析和性能比较，TLC5615可达到10位转换，串行输出，外围电路简单。所以本系统选择TLC5615。 （5）低频功率放大器电路的设计和选择 功率放大器分为甲类、乙类、甲乙类、丙类、丁类放大器。通常运用的放大器中效率比较：η甲 < η甲乙 < η乙 < η丙 < η丁

常用的放大器中理想情况下甲类放大器的最高效率为50%，乙类功放的最高频率为78.5%，丙类功放的最高频率可达85%-90%。但丙类功放要求特殊形式负载，不适用低频，而甲类放大器达不到效率≥60%的系统要求。所以本系统选择使用乙类放大器作为低频功放。实际设计时在电路中引入了反馈电路，试性能有了较好的改善。由于不能使用MOS 集成功率模块，本设计使用晶体管二极管和分立的大功率MOS 管等元件搭建了引入反馈的乙类推挽功率放大器。

1.2.2 系统组成

经过以上各方面的方案论证与分析比较，本设计采用基于FPGA 数字幅频均衡功率放大器的方案。具体系统框图如图1.2所示。系统分为前置放大器、带阻网络、FPGA 数字处理模块、功率放大器模块。前置放大器使用AD603和NE5532级联放大，阻带网络按题目说明焊接，得到频域值，数字幅频均衡部分使用FPGA 技术，先用MAX148进行采样，再利用FFT 原理进行幅频补偿，然后进行IFFT ，经D/A 转换得到信号时域模拟量，再通过功率放大电路完成功率放大。

AD603、NE5532级联 MAX148

V i V 1

V 2

FPGA 数字处理部分

输出信号 V o R L V 3

图 1.2 基于FPGA 的数字幅频均衡功率放大器系统框图

2 单元硬件电路设计

2.1 前置放大的设计

题目要求输入信号有效值小于10mV ，电压放大倍数不小于400倍，增益 A （dB ）=20 lg 400=52.04（dB ），而输入信号频率在20Hz －20kHz ，所以要求选用放大器须有足够的增益和增益带宽。

带阻 网络 A/D

转换

FFT 幅值补偿

前置

放大器

功率放

大器 D/A 转换

IFFT

AD603是AD 公司推出的一种低噪声且由电压控制的增益放大器。它提供精确的、可由管脚选择的增益，它的增益是线性变化的,且在温度和电源电压变化时有很高的稳定性,在带宽为9MHz 时增益控制电压V G = V C 1- V C 2 (- 500mV ≤V G ≤500mV )，理论上增益与增益控制电压的关系: 增益A 1(dB) = 40V G + 30 (从10dB 到50dB) NE5532的增益计算： 增益A 2（dB ）=20lg （R F /R E ） (dB) 级联后增益可达： A(dB)= (40V G + 30)×[20lg （R F /R E ）] (dB) 而且增益在带宽内可调，信号不失真。在20Hz-20kHz 通频带内衰减小于-1dB 。

为了实现输出阻抗为600Ω，在输出端加射级跟随器然后串联600Ω电阻。

前置放大器电路如图2.1所示。电压增益可由滑动变阻器R4、R3来控制，R4控制V G = V C 1- V C 2= V C 1 – 0= V C 1，R3控制 R F /R E ，

这样即可实现增益可调。

图 2.1 前置放大电路图

2.2 带阻网络的设计

根据题目说明1的带阻网络图搭建带阻电路。为了达到较高的精度，所用电阻精确度均为千分之一，电感电容也精确度较高。带阻网络电路如图所示。

信号经过带阻网络后时域变为频域，各个频率对应特定的幅值。其波特图特性为400Hz 左右衰减倍数大，从约400Hz 向两侧的衰减倍数逐渐减小。

2.3 A/D 采样、D/A 转换的电路的设计

A/D 部分实现模拟信号到数字信号的转换，ADC 采用10位的MAX148。电路图如图附录4.2所示。在模拟信号输入端加600Ω接地，然后串接射级跟随器。

D/A 部分将数字处理部分得到的数字信号转换成模拟信号，芯片采用10位转换、串行输出的TLC5615，外围电路如图附录4.3所示。

2.４ 功率放大器电路的设计

电路如图2.5所示，设计为引入反馈的乙类推挽MOS 管功率放大器。电路的MOS 管选用IFR9530和IFR530组成对管使用，NE5532构成电压驱动激励级，功率放大器采用±20V 为供电。因为经过前置放大器、带阻网络、数字幅频均衡后的信号会使Vi 放大400倍左右，所以当Vi 为5mV 时功率放大器前端的输入电压V 3约为2V 。功率放大器的负载为R L=8Ω。

功放输出功率：20o L U P R =，电源供给的功率：0D cc c P U I =，功率放大器的效率为：o D

P

P η=

为了实现20Hz-20kHz 带通，在功放前设置高通RC 滤波电路和低通滤波电路。

要求截止频率为20Hz ，由系统函数， ()1CR H z jwCR ω=+ ， 22|()|21()

RC H z CR ωω==+，1RC ω= ， 1202f Hz RC π==

令 R 约1.5k Ω，可得出电容的大概值。R 未算入后续电路的阻抗，所以可对C 的值在附近调试。同理，1202f kHz RC

π=

=，取R=500k Ω，可得到电容C 的大概值。因为R 未算入其它阻抗，也可对电容在附近调试。反馈中电容取120pF

。

图2.2 低频功率放大器电路图

3 软件设计

FPGA 设计用verilog 语言对其编程，采用 Quartus 的Verilog 编译。程序分为控制部分 和数字处理部分。

3.1 控制部分的程序设计

控制部分的程序主要是分为模数转换和数 模转换两大部分，通过FPGA 来控制A/D 和D/A 电路进行转换。

3.2 数字处理部分的程序设计

数字处理部分的程序主要是完成FFT 时频 变换、浮点乘法和IFFT 反变换等功能。

3.3 主程序流程图

流程图如右图所示。

4 系统测试

4.1

测试使用的仪器

信号发生器 FG708S 数字万用表 UT-52 直流稳压稳流电源 JW-4 型 数字示波器 TDS 2012B 频率特性测试仪 BT3-D 4.2 指标测试和测试结果 4.2.1 前置放大器部分的指标测试和测试结果 （1）放大倍数和通频带的测试

采用示波器TDS 2012B 对电压幅值进行测量，当输入信号有效值5mV 时幅值为 5mV ×

2=7.07 mV ，所以信号发生器幅值设为7mV ，改变信号频率，在放大电路输出端利用示波器

测试不同频率信号对应的输出信号幅值。

表 4.1 放大倍数测试记录表

Vi

/mV

输出信号幅值Vo /V

平均值 /mV

20Hz 100Hz 300Hz 500Hz

2k

4k

10k

14k

16k 20k

7 2.98V 2.97V 3.04V 3.18V 3.04V 2.99V 2.98V 2.89V 2.89V 2.95V 3.04V

根据表中数据并计算可知，放大器放大倍数达到428倍，且在带宽内增益稳定。计算各个频率

的增益值：A=20lg （Vo/Vi ），可以证明-1dB 通频带包括20Hz-20kHz 。 （2）输出电阻的测试

利用公式伏安法对输出电阻进行测量：

表4.2 输出电阻测试记录表

1

2

(

1)o o L o U R R U =- （令R L =600Ω） 求平均数后得：R o =595（Ω）

4.2.2 带阻网络部分的指标测试和结果

要求以10kHz 时输出的信号V2电压幅度为基准最大衰减≥10dB 。具体结果:

表4.3 带阻网络衰减测试记录表

测试数据 率

频率 z 20Hz 500Hz 1kHz 5kHz Hz 10kHz Hz 20kHz

幅值

0.67V 0.27V

0.336V 0.65V

1.02V 1.23V

由测试结果可知，500Hz 的衰减最大，与10kHz 相比衰减 10.54dB 。

4.2.3 数字幅频均衡电路的指标测试和结果

（1）输入阻抗的测试

利用伏安法测试输入阻抗 表4.4 数字幅频均衡电路输入电阻测试记录表

Uo 1（V ） Uo 2（V ） Ri （Ω） 5.84 2.96 593 5.98 2.98 596 5.82

2.90

601

12

i i i

i U U R U U I R ==- 对Ri 取平均值得：Ri = 599 （Ω）

（2）电压幅度波动的测试 先测量10kHz 时的电压幅度V 0，然后测不同频率的电压幅度Vn ，计算20lg[（Vn-V0）/V 0]。

表４.6 电压幅度波动测试记录表

频率(Hz) 10k 20 1k 5k 15k 20k Vn(V)

2．10 2.01 2.34 2.23 2.29 2.4 g （20lg(Vn/V 0）

0 -0.45 1.10 0.47 0.23 1.30

4.2.4 功率放大器部分的指标和测试结果

（1）输出功率和输出波形的测试 表4.7 输出功率测试记录表

用数字万用表的伏特表测负载8Ω上的 电压Uo ，利用公式计算输出功率。 求平均值得：Po= 22.53（W ） 利用数字示波器TDS 2012B 观察输出波形：输出

正弦波，无明显失真。

（2）通频带的测试 表4.8 通过频带测试记录表

对输入信号的频率从20Hz 调到20kHz,

使用示波器观察放大倍数最大时的幅值并记录。在改变频率使幅

值变为最大幅值的0.707倍，记录频率值。

（3）放大器效率的测试

功率放大器效率为：0

P P

η==67%

4.３ 结果分析

本设计实现了题目任务的大部分要求和指标，在前置放大器放大倍数、带阻网络最大衰减、功率放大器输出功率以及功率放大器的效率等方面都做了一定的扩展，总体上较好的完成了任务要求。但是数字幅频均衡方面因为时间有限而且编程要求较高所以实现效果不佳。另外，部分实际测试结果与Multisim 仿真软件的仿真结果有差异，虽然实现了指标要求，但是与理论值有差异。分析原因，输入信号为小于10mV 的小信号，器件噪声、器件精密度、电路板的焊制会对频率的波形、稳定性和准确度产生影响。功放部分的效率会受器件的功耗，滤波器电路的影响。

5 结论

本设计采用基于FPGA 的数字幅频均衡功率放大器的方案。系统分为前置放大、带阻网络、FPGA 数字处理模块、功率放大器。前置放大器使用AD603和NE5532级联放大，放大倍数符合要求。阻带网络按题目说明焊接，达到要求的衰减值。数字幅频均衡部分使用FPGA 技术，A/D 采样后利用FFT 原理变换到频域根据浮点乘法原理对各点进行补偿，然后IFFT 得到时域，再经D/A 转换，通过功率放大电路完成功率放大。功率放大器设计为带负载的乙类推挽放大器，输出功率、效率较高。系统大部分指标达到任务要求。

测试项目 1

2 3 U i/V 5 5 5 U 1/V 9.98 9.97 10.09 U 2/V 4.96 4.95 4.93 R i 597

598 603

Uo(V) Po （W ） 13.428V 22.53W 13.444V 22.59W 13.410V 22.47W

类别 频率

f 0

1.93kHz f L

19.93Hz f H

28.6kHz

附录4 电路原理图 电路原理图分前置放大部分、带阻网络部分、数字幅频均衡部分、功率放大器部分。 （1）

带阻网络部分

图附录4.1 带阻网络电路图

（2）

A/D

采样电路

图附录4.2 A/D 采样电路图

（3）

D/A

转换部分电路

图附录4.3 D/A 转换电路图

（4）低通滤波算法电路

图附录4.4 低通滤波器

（5）高通滤波算法电路

图附录4.5 高通滤波电路

目录

摘要................................................................ I Abstract ........................................................... I I

1 绪论 (1)

1.1 课题的目的和意义 (1)

1.2 FPGA技术的发展及应用 (2)

1.3 FPGA软件设计工具Quartus II (3)

2 FIR数字滤波器的理论研究及分析 (5)

2.1 数字滤波器的理论基础 (5)

2.2 数字滤波器的分类 (5)

2.3 FIR数字滤波器的设计方法 (6)

3 FPGA DSP系统设计分析 (7)

3.1 DSP的基本概念 (7)

3.2 FPGA实现DSP的特点 (8)

3.3 DSP Builder设计工具及设计规则 (9)

4 基于FPGA的FIR低通滤波器设计 (12)

4.1设计方案 (12)

4.2 FDATool滤波器设计 (12)

4.3 FPGA定点数的确定 (14)

4.3.1导出系数文件 (14)

4.3.2 FPGA定点数转换 (15)

4.4 FIR滤波器模型的建立 (17)

4.4.1乘加子系统的搭建 (17)

4.4.2 滤波器模块的添加和模块参数设置 (21)

4.4.3各模块的连接 (27)

5 Simulink仿真 (29)

5.1 仿真时间设定 (29)

5.2 示波器模块显示 (29)

5.3 仿真结果分析 (31)

6 总结 (33)

参考文献 (34)

致谢 (35)

附录 (36)

附录1 FIR滤波器仿真模型图 (36)

附录2 FIR滤波器测试模型图 (37)

附录3 FPGA定点数转换程序 (37)

摘要

在现代通信领域中，FIR数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。在实践中，往往要求对信号处理有实时性和灵活性，而已有的一些软件和硬件的实现方式则难以同时到达这两方面的要求。随着可编程逻辑器件和FDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。

本设计利用MATLAB/Simulink/DSP Builder设计一个FIR滤波器。首先根据滤波器指标，利用MATLAB工具箱滤波器设计工具设计滤波器，然后根据实际需要将系数导出并量化。接下来在Simulink 中使用Simulink库和DSP Builder库建立设计模型，并在Simulink中仿真。

关键词：FPGA，FIR低通滤波器，DSP Builder，Simulink

Abstract

In the modern communications field, the FIR Digital Filter is used from any practical applications for its good linear phase character, and it provide an important function in digital signal processing design. In practice, there is always a real-time and flexible requirement for signal processing. However, software and hardware techniques available for implementation are difficult to meet the demand for the two aspects in the same time.Along with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FIR Filter, as it not only meet the real-time requirement, but also has some flexibility.

This design uses MA TLAB / Simulink / DSP Builder to design a FIR Digital Filter . Firstly according to the index of the filter, MATLAB /Toolboxes / Filter Design / Filter Design & Analysis Tool(FDATool) is used to design the filter . Then according to practical requirement derive and quantify the coefficient . Use the Simulink Library and the DSP Builder Library to establish design model and simulate in the Simulink.

Key words: FPGA，FIR low pass Filter , DSP Builder , Simulink

1 绪论

1.1 课题的目的和意义

在当今的生活中，身边的工程技术领域越来越受到关注。其中的通信领域所涉及到的各种信号更是重中之重。如何在较强的背景的噪声下和干扰的信号下有效提炼出真正的有用信号并将其真正运用到实际的工程中，这正是信号处理要解决的问题。上世纪60年代，数字信号处理在理论层上发展迅猛。其体系和框架逐渐成熟，如今，数字信号处理已经成为一门完整的学科。其涉及到许多学科而又广泛应用于许多领域，20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。

而数字滤波器在这门学科中占有很重要的地位。数字滤波器是一个离散时间系统（按预定的算法，将输入离散时间信号要求的输出离散时间信号的转换为所特定功能装置）。应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即1/2抽样频率点呈镜像对称。为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换、平滑。数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。数字滤波器在语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。它涉及到的领域很广，如通信系统，系统控制，生物医学工程，机械振动，遥感遥测，地质勘探，故障检测，电力系统，航空航天，自动化仪器等。

数字滤波器的好坏对相关的众多工程技术领域影响很大，一个好的数字滤波器会有效的推动众多的工程技术领域改造和学科发展。所以对数字滤波器的工作原理，硬件结构和实现方法进行研究具有一定的意义。

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能, FPGA允许无限次的编程.

1.2 FPGA技术的发展及应用

FPGA正处于高速发展时期，新型芯片的规模越大，成本也越来越低，低端的FPGA已逐步取代了传统的数字元件，高端的FPGA将会成为今后竞争的主流。

自1985年问世以来，FPGA从集成电路与系统家族一个不起眼的小角色逐渐成为电子设计领域的重要器件。它极大地提高了设计灵活性并缩短了产品上市时间，在通信、工业控制、航空领域中广泛应用。

FPGA行业集中度很高，几家美国公司掌握着行业的“制空权”。特别是在航空航天及军工等特殊领域，美国等少数国家对先进的技术保持封锁。因此，发展国内FPGA产业不是要不要的问题，而是怎么发展的问题。国内IC企业介入FPGA的时间并不长，多数公司还处于学习阶段。

Altera公司和Xilinx公司为代表的FPGA厂商，除了在FPGA产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点也不逊色于专业的EDA厂商，所以从这个角度来说，FPGA厂商也是EDA

公司。这里的代表性产品就是Altera公司的Quartus II开发软件和Xilinx公司的ISE开发软件。

Altera的FPGA开发工具已经经历了四代。从最初的基于DOS的A+Plus，发展到Max+Plus，1991年推出基于Windows的开发工具Max+Plus II。Max+Plus II在FPGA设计工具里是一个划时代的产品，它提供了一种与结构无关的图形化设计环境，功能强大，使用方便。设计者无须精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者HDL语言）把自己的设计输入到计算机中，Max+Plus II就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。

Quartus II是Altera公司在2001年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定设计需要，在FPGA和CPLD设计各个阶段都提供了工具支持，并为可编程片上系统(SOPC)提供全面的设计环境，是一个系统级的高效的EDA设计工具。而且，随着器件结构和性能的不断提高，器件集成度的不断扩大，Altera始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持着一年一个新版本的更新进度。

1.3 FPGA软件设计工具Quartus II

Altera公司和Xilinx公司为代表的FPGA厂商，除了在FPGA产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点都不逊色于专业的EDA厂商，所以从这个角度来说，FPGA厂商也是EDA 公司。这里的代表性产品就是Altera公司的Quartus II开发软件和Xilinx公司的ISE开发软件。

Altera的FPGA开发工具已经经历了四代。从最初的基于DOS的A+Plus，发展到Max+Plus，1991年推出基于Windows的开发工具Max+Plus II。Max+Plus II在FPGA设计工具里是一个划时代的产品，它提供了一种和结构无关的图形化的设计环境，功能强大，使用方便。设计者无需精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者HDL语言）把自己的设计输入到计算机中，Max+Plus II就会自动把这些设计转换成最终结构所需的格式，

用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。

Quartus II是Altera公司在2001年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定的设计需要，在FPGA和CPLD设计各个阶段都提供了工具支持，并为可编程片上系统（SOPC）提供全面的设计环境，是一个系统级的高效的EDA设计工具。而且，随着器件结构和性能的不断提高，器件集成度的不断扩大，Altera始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持这一年一个新版本的更新进度。

Altera公司的Quartus II软件是一种集编辑，编译，综合，布局布线，仿真与器件编程于一体的集成设计环境。Quartus II软件支持基于VHDL与Verilog HDL等硬件描述语言的设计和基于图形的设计，内部嵌有VHDL和Verilong HDL 的逻辑综合器，也支持利用第三方的综合工具进行逻辑综合。进行设计仿真时，既可以利用Quartus II软件自己的仿真工具，也可以利用如ModelSim等第三方仿真工具。Quartus II软件除了进行基于FPGA的一般的数字系统开发外。还可以与MATLAB和DSP Builder结合，进行基于FPGA的DSP系统开发；使用内嵌的SOPC Builder设计工具，配合Nios II IDE集成开发环境，进行基于Nios II 软核处理器的嵌入式系统开发。

Quartus II软件的设计流程遵循典型的FPGA设计流程，包括设计输入，综合，布局布线，时序分析，仿真验证，编程配置等设计步骤，以及与布局布线有关的功耗分析，调试，工程更改管理，与时序分析和仿真验证有关的时序逼近。

2 FIR数字滤波器的理论研究及分析

2.1 数字滤波器的理论基础

数字滤波器是通过对数字信号的运算处理，改变信号频谱，完成滤波作用的算法或装置。数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。

数字滤波器一词出现在60年代中期。由于电子计算机技术和大规模集成电路的发展，数字滤波器已可用计算机软件实现，也可用大规模集成数字硬件实时实现。

数字滤波器是一个离散时间系统（按预定的算法，将输入离散时间信号转换为所要求的输出离散时间信号的特定功能装置）。应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即1/2抽样频率点呈镜像对称。为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换、平滑。数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。数字滤波器在语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。

数字滤波器有低通、高通、带通、带阻和全通等类型。它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。应用最广的是线性、时不变数字滤波器，以及FIR滤波器。

2.2 数字滤波器的分类

数字滤波器有低通、高通、带通、带阻和全通等类型。它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。应用最广的是线性、时不变数字滤波器，以及FIR滤波器。

FIR滤波器：有限长单位冲激响应滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位

抽样响应是有限长的，因而滤波器是稳定的系统。

鉴于IIR数字滤波器最大缺点：不易做成线性相位，而现代图像、语声、数据通信对线性相位的要求是普遍的。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

2.3 FIR数字滤波器的设计方法

FIR滤波器设计方法以直接逼近所需离散时间系统的频率响应为基础。设计方法过去主要包括窗函数法和最优化方法（等同波纹法）。本文主要采用模块法。

在本次设计过程中，运用的是Altera公司的Quartus II软件中的一款DSP Builder设计工具，与MATLAB相结合，利用MATLAB中自带的滤波器模块与DSP Builder中所包含的FPGA模块构建FIR数字滤波器，并在Simulink 中实现仿真。

3 FPGA DSP系统设计分析

3.1 DSP的基本概念

数字信号处理(DSP)技术的迅速发展，已经广泛应用于3G通信，网络会议，多媒体系统，雷达声纳，医学仪器，实时图像识别以及民用电器等，而且所有这一切在功能实现，性能指标与成本方面都在不断增加其要求。

数字信号处理与模拟信号处理相比有许多优点，如相对于温度和工艺的变化，数字信号要比模拟信号更稳健，在数字表示中可以改变信号的字长来更好的控制精度，与模拟信号中信号和噪声同时被放大不同，DSP技术可以在放大信号的同时将噪声和干扰去除，数字信号还可以不带误差的被存储和恢复，发送和接收，处理和操控。

由于DSP与其他通用计算机技术互相区别的两个重要特性是实时流量要求和数据驱动特性。与通用计算机技术先在缓存器存储数据再按批作业处理不同，DSP的硬件实现应该首先满足实时处理的流量约束的要求，从信号源周期地接受新的输入采样必须即时进行处理。但是，一旦硬件达到所要求的采样率，就没有必要提高计算的执行速度了。

在DSP系统中，一旦所有的输入数据有效，就可以执行任何的处理任务或计算，在这个意义上，这些系统由数据流同步，而不是由系统的时钟同步，这使得DSP系统可以利用没有全局时钟要求的异步电路，DSP算法由对一个无限时间序列重复地执行相同代码不终止的程序来描述。

在处理或计算中，全部算法执行一次称为一个迭代。迭代周期是执行算法的一个迭代要求的时间，它的倒数是迭代率。DSP系统根据每秒处理的采样率，用采样率来表征，也称为流量。

在进行计算的组合逻辑电路中，从输入到输出的最长路径定义为关键通道。此时一个路径的长度正比于它的计算时间。DSP系统通常是利用时序电路来实现的，其中关键通道是由任何两个寄存元件（或延迟元件）之间的最长路径来定义的。关键通道的计算时间决定一个DSP系统的最小可处理的时钟周期或最大的时钟频率。

等待时间定义为由系统接受相应的输入到产生一个输出之间的时间差。对于只包含组合逻辑的系统，等待时间通常按照绝对的时间单位或者门延迟的数目表示。对于时序系统，等待时间通常按照时钟周期数来表示。DSP 系统的时钟速率与它的采样率一般是不相同的。

3.2 FPGA 实现DSP 的特点

要实现一个基本的数字信号处理系统，需要加法器，乘法器和存储器。FPGA 内部包括了上述的所有器件，因而成为实现DSP 的理想选择。

要采用FPGA 实现DSP 算法，必须经过量化。一般情况下，DSP 就是把输入序列通过一定的运算变换成输出序列。可以采用如下公式表示

)()()(0

1

k n x k n x n y M

k k N

k k b a -+-=∑∑==

在公式中，系数a k ，b k 通常都是通过理论计算或者MATLAB 工具计算得到的。前者采用的是无限精度，后者采用的是双精度浮点数。无论是无限精度还是双精度浮点数，FPGA 芯片都是无法直接处理的。所以必须将系数a k ，b k 进行量化，以有限长的二进制数的形式表示。量化采用的二进制位数越多，精度越高，但耗费的FPGA 资源就越多，设计中根据系统的指标对精度和资源进行折衷。

对系数进行量化后，还需要选取运算结构，不同的结构所需的存储器及乘法器资源是不同的，前者影响复杂度，后者影响运算速度。此外，在有限精度（有限字长）情况下，不同运算结构的误差，稳定性是不同的。

对系数进行量化并选取适当运算结构后，便可以采用FPGA 来实现DSP 系统了。实现嵌入式DSP 系统，已经不能像一般的数字系统的设计那样，从寄存器传输级利用硬件描述语言直接进行描述，而是要先脱离开硬件实现的结构，从算法的角度对所涉及的系统进行建模，方针和优化。

FPGA 是具有极高并行度的信号处理引擎，能够满足算法复杂度不断增加的应用要求，通过并行方式提供极高性能的信号处理能力。

FPGA 的DSP 系统实现高性能的数字信号处理，主要基于三个因素： (1) 高度的并行性：FPGA 能实现高性能数字信号处理是因为FPGA 是高度并

FIR数字滤波器设计函数

FIR 数字滤波器设计函数 1． fir1 功能：基于窗函数的FIR 数字滤波器设计——标准频率响应。 格式：b=fir1(n,Wn) b=fir1(n,Wn,'ftype') b=fir1(n,Wn,Window) b=fir1(n,Wn,'ftype',Window) 说明：fir1函数以经典方法实现加窗线性相位FIR 滤波器设计，它可设计出标准的低通、带通、高通和带阻滤波器。 b=fir1(n,Wn)可得到n 阶低通FIR 滤波器，滤波器系数包含在b 中，这可表示成： n z n b z b b z b --++???++=)1()2()1()(1 这是一个截止频率为Wn 的Hamming(汉明)加窗线性相位滤波器，0≤Wn ≤1，Wn=1相应于0.5fs 。 当Wn=[W1 W2]时，fir1函数可得到带通滤波器，其通带为W1<ω< W2。 b=fir1(n,Wn,'ftype')可设计高通和带阻滤波器，由ftype 决定： ·当ftype=high 时，设计高通FIR 滤波器； ·当ftype=stop 时，设计带阻FIR 滤波器。 在设计高通和带阻滤波器时，fir1函数总是使用阶为偶数的结构，因此当输入的阶次为奇数时，fir1函数会自动加1。这是因为对奇数阶的滤波器，其在Nyquist 频率处的频率响应为零，因此不适合于构成高通和带阻滤波器。 b=fir1(n,Wn,Window)则利用列矢量Window 中指定的窗函数进行滤波器设计，Window 长度为n+1。如果不指定Window 参数，则fir1函数采用Hamming 窗。 Blackman 布莱克曼窗 Boxcar 矩形窗 Hamming 海明窗 Hann 汉宁窗 Kaiser 凯瑟窗 Triang 三角窗 b=fir1(n,Wn,'ftype',Window)可利用ftype 和Window 参数，设计各种加窗的滤波器。 由fir1函数设计的FIR 滤波器的群延迟为n/2。 例如： n=32;wn=1/4;window=boxcar(n+1) b=fir1(n,wn,window)

FIR数字滤波器设计与使用

实验报告 课程名称：数字信号处理指导老师：刘英成绩：_________________实验名称： FIR数字滤波器设计与使用同组学生姓名：__________ 一、实验目的和要求 设计和应用FIR低通滤波器。掌握FIR数字滤波器的窗函数设计法，了解设计参数（窗型、窗长）的影响。 二、实验内容和步骤 编写MATLAB程序，完成以下工作。 2-1 设计两个FIR低通滤波器，截止频率 C =0.5。 （1）用矩形窗，窗长N=41。得出第一个滤波器的单位抽样响应序列h 1(n)。记下h 1 (n) 的各个抽样值，显示h 1 (n)的图形（用stem(.)）。求出该滤波器的频率响应（的N 个抽样）H 1(k)，显示|H 1 (k)|的图形（用plot(.)）。 （2）用汉明窗，窗长N=41。得出第二个滤波器的单位抽样响应序列h 2(n)。记下h 2 (n) 的各个抽样值，显示h 2(n)的图形。求出滤波器的频率响应H 2 (k)，显示|H 2 (k)|的 图形。 （3）由图形，比较h 1(n)与h 2 (n)的差异，|H 1 (k)|与|H 2 (k)|的差异。 2-2 产生长度为200点、均值为零的随机信号序列x(n)（用rand(1,200)0.5）。显示x(n)。 求出并显示其幅度谱|X(k)|，观察特征。 2-3 滤波 （1）将x(n)作为输入，经过第一个滤波器后的输出序列记为y 1(n)，其幅度谱记为|Y 1 (k)|。 显示|X(k)|与|Y 1 (k)|，讨论滤波前后信号的频谱特征。 （2）将x(n)作为输入，经过第二个滤波器后的输出序列记为y 2(n)，其幅度谱记为|Y 2 (k)|。 比较|Y 1(k)|与|Y 2 (k)|的图形，讨论不同的窗函数设计出的滤波器的滤波效果。 2-4 设计第三个FIR低通滤波器，截止频率 C =0.5。用矩形窗，窗长N=127。用它对x(n)进行滤波。显示输出信号y

FPGA实现FIR抽取滤波器的设计

FPGA实现FIR抽取滤波器的设计FIR(fini te impulse response)滤波器是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位冲激响应是有限的，没有输入到输出的反馈，系统稳定。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件的发展，使用FPG A来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。 1 FIR滤波器工作原理 在进入FIR滤波器前，首先要将信号通过A／D器件进行模数转换，使之成为8bit的数字信号，一般可用速度较高的逐次逼进式A／D转换器，不论采用乘累加方法还是分布式算法设计FIR滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D／A模块。FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器。

2 16阶滤波器结构 在滤波过程中实现抽取，对于抽取率为N的抽取滤波器而言，当进来N个数据时滤波器完成1次滤波运算，输出1次滤波结果。抽取滤波器的结果和先滤波后抽取的结果是一致的，只是对于同样的数据，进行滤波运算的次数大大减少。在数字系统中采用拙取滤波器的最大优点是增加了每次滤波的可处理时间，从而达到实现高速输入数据的目的。采样数据与滤波器系数在控制电路的作用下，分别对应相乘并与前一个乘积累加，经过多次(有多少阶就要多少次)反复的乘累加最后输出滤波结果，将相同系数归类，16阶滤波器公式： 乘法器的数量减少一半，但加法器的数量增多了，但相对乘法运算来说，加法运算所占用的资源少的多，运算的速度也快得多。 3 滤波器系数的求取 使用Matlab集成的滤波器设计工具FDAtool，可以完成多种滤波器的数值设计、分析与评估，设计16阶低通滤波器参数如下：

FIR数字滤波器设计与软件实现(精)讲解学习

实验二:FIR 数字滤波器设计与软件实现 一、实验指导 1.实验目的 (1掌握用窗函数法设计 FIR 数字滤波器的原理和方法。 (2掌握用等波纹最佳逼近法设计 FIR 数字滤波器的原理和方法。 (3掌握 FIR 滤波器的快速卷积实现原理。 (4学会调用 MA TLAB 函数设计与实现 FIR 滤波器。 2. 实验内容及步骤 (1认真复习第七章中用窗函数法和等波纹最佳逼近法设计 FIR 数字滤波器的原理; (2调用信号产生函数 xtg 产生具有加性噪声的信号 xt ,并自动显示 xt 及其频谱,如图 1所示;

图 1 具有加性噪声的信号 x(t及其频谱如图 (3请设计低通滤波器,从高频噪声中提取 xt 中的单频调幅信号,要求信号幅频失真小于 0.1dB ,将噪声频谱衰减 60dB 。先观察 xt 的频谱,确定滤波器指标参数。 (4根据滤波器指标选择合适的窗函数,计算窗函数的长度 N ,调用 MATLAB 函数 fir1设计一个 FIR 低通滤波器。并编写程序,调用 MATLAB 快速卷积函数 fftfilt 实现对 xt 的滤波。绘图显示滤波器的频响特性曲线、滤波器输出信号的幅频特性图和时域波形图。 (5 重复 (3 , 滤波器指标不变, 但改用等波纹最佳逼近法, 调用MA TLAB 函数 remezord 和 remez 设计 FIR 数字滤波器。并比较两种设计方法设计的滤波器阶数。 提示:○ 1MA TLAB 函数 fir1的功能及其调用格式请查阅教材; ○ 2采样频率 Fs=1000Hz,采样周期 T=1/Fs;

○ 3根据图 1(b和实验要求,可选择滤波器指标参数:通带截止频率 fp=120Hz,阻带截 至频率 fs=150Hz, 换算成数字频率, 通带截止频率 p 20.24 p f ωπ =T=π, 通带最大衰为 0.1dB , 阻带截至频率 s 20.3 s f ωπ =T=π,阻带最小衰为 60dB 。 3、实验程序框图如图 2所示,供读者参考。 图 2 实验程序框图 4.信号产生函数 xtg 程序清单(见教材 二、滤波器参数及实验程序清单 1、滤波器参数选取 根据实验指导的提示③选择滤波器指标参数: 通带截止频率 fp=120Hz,阻带截至频率 fs=150Hz。代入采样频率 Fs=1000Hz,换算成 数字频率,通带截止频率 p 20.24 p f

FIR数字滤波器设计及MATLAB使用要点

数字信号处理课程设计 《数字信号处理》 课程设计报告 FIR数字滤波器设计及MATLAB实现 专业：通信工程 班级：通信1101班 组次：第9组 姓名及学号： 姓名及学号：

目录 一、设计目的 (3) 二、设计任务 (3) 三、设计原理 (3) 3.1窗函数法 (3) 3.2频率采样法 (4) 3.3最优化设计 (5) 3.3.1等波纹切比雪夫逼近准则 (5) 3.3.2仿真函数 (6) 四、设计过程 (7) 五、收获与体会 (13) 参考文献 (13)

FIR数字滤波器设计及MATLAB实现 一、设计目的 FIR滤波器：有限长单位冲激响应滤波器，是数字信号处理系统中最基 本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性， 同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR 滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。滤波器设 计是根据给定滤波器的频率特性，求得满足该特性的传输函数。 二、设计任务 FIR滤波器设计的任务是选择有限长度的() H e满足一定 h n，使传输函数()jw 的幅度特性和线性相位要求。由于FIR滤波器很容易实现严格的线性相位，所以FIR 数字滤波器设计的核心思想是求出有限的脉冲响应来逼近给定的频率响应。 设计过程一般包括以下三个基本问题： （1）根据实际要求确定数字滤波器性能指标； （2）用一个因果稳定的系统函数去逼近这个理想性能指标； （3）用一个有限精度的运算去实现这个传输函数。 三、设计原理 FIR滤波器设计的任务是选择有限长度的() H e满足一定 h n，使传输函数()jw 的幅度特性和线性相位要求。由于FIR滤波器很容易实现严格的线性相位，所以FIR数字滤波器设计的核心思想是求出有限的脉冲响应来逼近给定的频率响应。 设计过程一般包括以下三个基本问题： （1）根据实际要求确定数字滤波器性能指标； （2）用一个因果稳定的系统函数去逼近这个理想性能指标； （3）用一个有限精度的运算去实现这个传输函数。 3.1窗函数法 设计FIR数字滤波器的最简单的方法是窗函数法，通常也称之为傅立叶级数法。FIR数字滤波器的设计首先给出要求的理想滤波器的频率响应()jw H e,设计 d

基于FPGA的FIR滤波器设计与实现

目录 引言 (4) 第一章FPGA的设计流程 (5) 1.1 FPGA概述 (5) 1.2 FPGA设计流程 (9) 1.3硬件描述语言HDL(Hardware Description Language) (10) 1.4 FPGA开发工具Quartus Ⅱ软件设计流程 (13) 第二章有限冲激响应(FIR)滤波器的原理及设计 (16) 2.1数字信号处理基础原理 (16) 2.2 FIR滤波器背影知识 (19) 2.3 FIR数字滤波器原理 (21) 2.4 利用窗函数法设计FIR滤波器 (26) 第三章FIR 数字滤波器的FPGA实现 (31) 3.1串行FIR滤波器原理 (31) 3.2分布式算法基础 (32) 3.3直接型FIR滤波器的原理结构图 (34) 3.4具有转置结构的FIR滤波器 (36) 第四章结论与总结 (40) 谢辞 (42) 参考文献 (43)

摘要:本论文课题是《基于FPGA的FIR滤波器设计与实现》。数字滤波器是语音与图象处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件，它能满足滤波器对幅度和线性相位的严格要求，避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。有限冲激响应（FIR）滤波器能在设计任意幅频特性的同时保证严格的线性相位特性。因此在许多应用领域都显示了强大的生命力，具有重要应用意义。本文介绍了用VHDL实现线性相位FIR（有限长单位冲激响应）滤波器。提出了一种基于FPGA的FIR滤波器设计方案。介绍了基于FPGA的FIR滤波器的数字信号处理的算法设计，采用直接型和转置型的基本结构来设计，其运算效率明显提高，并结合先进的EDA软件进行高效的设计和实现，并给出了用Quartus Ⅱ运行的仿真结果。该设计对FPGA硬件资源的利用高效合理，用VHDL编程，在PFGA中实现了高采样率的FIR滤波器。关键字：FIR滤波器；FPGA；VHDL；MATLAB；Quartus Ⅱ

FIR数字滤波器设计与实现

FIR 数字滤波器设计与实现 一.摘要：数字滤波器是一种具有频率选择性的离散线性系统，在信号数字处理中有着广泛的应 用。其中FIR 滤波器是一种常用的滤波器，它在保证幅度特性满足技术要求的同时，很容易做到严格的线性相位特性，在语音分析、图像处理、雷达监测等对信号相位要求高的领域有着广泛的应用，能实现IIR 滤波器不能实现的许多功能。 二.关键词：FIR 窗函数系统函数MATLAB 三.内容提要： 数字滤波器的功能就是把输入序列通过一定的运算变换成输出序列，因此数字滤波器的结构系 统中就必须包括一定数量和性能的运算器件和运算单元，而运算器件和运算单元的配置必须由数字滤波器的结构特点和性能特点来决定，因此在进行FIR 数字滤波器的设计之前，有必要介绍和总结FIR 数字滤波器的基本结构和相关特性（包括频响曲线（幅度和相位），单位冲激响应等），在介绍完其基本结构和相关特性后，就进行FIR 数字滤波器的设计和实现。 （一）FIR 滤波器的基本结构 在讨论任何一种滤波器时，都要着重分析其系统函数，FIR 滤波器的系统函数为： n N n z n h z H ∑-==1 0)()(。从该系统函数可看出，FIR 滤波器有以下特点： 1)系统的单位冲激响应h(n)在有限个n 值处不为零； 2)系统函数H(z)在|z|>0处收敛，极点全部在z=0处(稳定系统)； 3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构中(例如频率抽样结构)也包 含有反馈的递归部分。 1.FIR 滤波器实现的基本结构有： 1） 横截型（卷积型、直接型） a.一般FIR 滤波器的横截型(直接型、卷积型)结构： 若给定差分方程为： 。则可以直接由差分方程得出FIR 滤波器结构如 下图所示： 这就是FIR 滤波器的横截型结构，又称直接型或卷积型结构。 b .线性相位FIR 滤波器的横截型结构

FIR带通滤波器的FPGA实现

FIR带通滤波器的FPGA实现 时间：2009-11-11 09:14:40 来源：现代电子技术作者：石兴华，吴光敏引言 在FPGA应用中，比较广泛而基础的就是数字滤波器。根据其单位冲激响应函数的时域特性可分为无限冲击响应(Infinite Impulse Response，IIR)滤波器和有限冲击响应(Finite Impulse Response，FIR)滤波器。DSP Builder集成了Altera和Matlab／Simulink基于FPGA的信号处理的建模和设计。该工具可以将数字信号处理算法(DSP)系统表示成为一个高度抽象的模块，在不降低硬件性能的前提下，自动将系统映射为一个基于FPGA的硬件设计方案。即支持设计者在Matlab中完成算法设计，在Simulink软件中完成系统集成，然后通过SignalCompiler(模块名)生成在QuartusⅡ软件中可以使用的硬件描述语言，最终实现硬件系统的设计。FIR滤波器是DSPBuilder应用中最为常用的模块之一，在此基于上述基础，设计实现了基于模块的FIR数字带通滤波器。 1 基于DSP Builder的滤波系统设计 1．1 FIR滤波器原理 有限冲激响应(Finite Impulse Response，FIR)滤波器是由有限个采样值组成，实现的方式是非递归、稳定的，在满足幅频响应要求的同时，可以获得严格的线性相位特性，因此在高保真的信号处理等领域得到广泛应用。 对于一个FIR滤波器系统，它的冲击相应总是有限长的，其系统函数可记为： 最基本的FIR滤波器可表示为： 式中：z(n)是输入采样序列；h(n)是滤波器系数；L是滤波器阶数；y(n)表示滤波器输出序列，为x(n)和h(n)的卷积。FIR滤波器基本结构如图1所示。 对于一个4阶滤波器子系统其输出可表示为： 可见在这个子系统中共需要4个延时器，4个乘法单元和一个4输入的加法器，并可以根据实际需要选择调用子系统构成多阶滤波器。 1．2 滤波的总体要求及实现

FIR数字滤波器设计与软件实现

实验二：FIR数字滤波器设计与软件实现 一、实验指导 1．实验目的 （1）掌握用窗函数法设计FIR数字滤波器的原理和方法。 （2）掌握用等波纹最佳逼近法设计FIR数字滤波器的原理和方法。（3）掌握FIR滤波器的快速卷积实现原理。 （4）学会调用MATLAB函数设计与实现FIR滤波器。 2．实验内容及步骤 （1）认真复习第七章中用窗函数法和等波纹最佳逼近法设计FIR数字滤波器的原理； （2）调用信号产生函数xtg产生具有加性噪声的信号xt，并自动显示xt及其频谱，如图1所示； 图1 具有加性噪声的信号x(t)及其频谱如图 （3）请设计低通滤波器，从高频噪声中提取xt中的单频调幅信号，要求信号幅频失真小于0.1dB，将噪声频谱衰减60dB。先观察xt的频谱，确定滤波器指标参数。

（4）根据滤波器指标选择合适的窗函数，计算窗函数的长度N，调用MATLAB函数fir1设计一个FIR低通滤波器。并编写程序，调用MATLAB快速卷积函数fftfilt实现对xt的滤波。绘图显示滤波器的频响特性曲线、滤波器输出信号的幅频特性图和时域波形图。（4）重复（3），滤波器指标不变，但改用等波纹最佳逼近法，调用MATLAB函数remezord和remez设计FIR数字滤波器。并比较两种设计方法设计的滤波器阶数。 提示：○1MATLAB函数fir1的功能及其调用格式请查阅教材； ○2采样频率Fs=1000Hz，采样周期T=1/Fs； ○3根据图1(b)和实验要求，可选择滤波器指标参数：通带截止频率fp=120Hz，阻带截至频率fs=150Hz，换算成数字频率，通带截止 频率 p 20.24 p f ωπ =T=π，通带最大衰为0.1dB，阻带截至频率 s 20.3 s f ωπ =T=π，阻带最小衰为60dB。 ○4实验程序框图如图2所示，供读者参考。

FIR数字滤波器课程设计报告

吉林建筑大学 电气与电子信息工程学院 数字信号处理课程设计报告 设计题目：FIR数字滤波器的设计 专业班级： 学生姓名： 学号： 指导教师： 设计时间：

目录 一、设计目的 (3) 二、设计内容 (3) 三、设计原理 (3) 3.1 数字低通滤波器的设计原理 (3) 3.1.1 数字滤波器的定义和分类 (3) 3.1.2 数字滤波器的优点 (3) 3.1.3 FIR滤波器基本原理 (4) 3.2变换方法的原理 (7) 四、设计步骤 (8) 五、数字低通滤波器MATLAB编程及幅频特性曲线 (9) 5.1 MATLAB语言编程 (9) 5.2 幅频特性曲线 (10) 六、总结 (11) 七、参考文献 (13)

一、设计目的 课程设计是理论学习的延伸，是掌握所学知识的一种重要手段，对于贯彻理论联系实际、提高学习质量、塑造自身能力等于有特殊作用。本次课程设计一方面通过MATLAB 仿真设计内容，使我们加深对理论知识的理解，同时增强其逻辑思维能力，另一方面对课堂所学理论知识作一个总结和补充 二、设计内容 (1)设计一线性相位FIR 数字低通滤波器，截止频率 ，过渡带宽度 , 阻带衰减dB A s 30>。 (2)设计一线性相位FIR 数字低通滤波器，截止频率 ，过渡带宽度 ，阻带衰减dB A s 50>。 三、设计原理 3.1数字低通滤波器的设计原理 3.1.1 数字滤波器的定义和分类 数字滤波器是指完成信号滤波处理功能的，用有限精度算法实现的离散时间线性非时变系统，其输入是一组数字量，其输出是经过变换的另一组数字量。因此，数字滤波器本身既可以是用数字硬件装配成的一台完成给定运算的专用的数字计算机，也可以将所需要的运算编成程序，让通用计算机来执行。 从数字滤波器的单位冲击响应来看，可以分为两大类:有限冲击响应(FIR)数字滤波器和无限冲击响应(IIR)数字滤波器。滤波器按功能上分可以分为低通滤波器(LPF)、高通滤波器(HPF)、带通滤波器(BPF)、带阻滤波器(BSF) [4]。 3.1.2 数字滤波器的优点 相对于模拟滤波器，数字滤波器没有漂移，能够处理低频信号，频率响应特性可做成非常接近于理想的特性，且精度可以达到很高，容易集成等，这些优势决定了数字滤波器的应用将会越来越广泛。同时DSP 处理器(Digital Signal Processor)的出现和FPGA(FieldProgrammable Gate Array)的迅速发展也促进了数字滤波器的发展，并为数字滤波器的硬件实现提供了更多的选择。 数字滤波器具有以下显著优点: 精度高:模拟电路中元件精度很难达到10-3，以上，而数字系统17位字长就可以达到10-5精度。因此在一些精度要求很高的滤波系统中，就必须采用数字滤0.2c ωπ=0.4ωπ?<0.2c ωπ=0.4ωπ?<

基于FPGA的FIR滤波器设计

长春理工大学毕业设计 摘要 在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用, 随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR 滤波器。 本论文对基于FPGA的FIR数字滤波器实现进行了研究，以FIR数字滤波器的基本理论为依据，并且采用查找表以及线性FIR波器的对称性特点使得硬件规模极大的减小。为了验证仿真结果的正确性，文中应用了MATLAB和VHDL联合仿真方法对设计的电路进行仿真测试，结果达到设计指标。并用MATLAB对仿真结果进行了分析，证明了所设计的FIR数字滤波器功能正确。 关键词: 有限脉冲响应现场可编程门阵列查找表窗函数仿真 ABSTRACT In the modern electrical system, the FIR digital filter is used for many practical applications for its good linear phase character, Along with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FlR filter, as it not only meet the real-time requirement, but also has some flexibility. In this paper, a method to implement the FIR filter using FPGA is proposed. According to the basic theory of FIR filters, the thesis reduces it with the use of multiple coefficient memory banks and the symmetry characteristic of linear FIR filter. In order to make the verification more available, the complex simulation with Matlab and VHDL is used to testify the design whether fulfills the requirement. And also the result of the simulation is analyzed with the use of MATLAB, and it proved that the function of the design is correct. KEYWORDS: FIR FPGA Windows Function Simulation

线性相位FIR数字滤波器设计

一、设计目的 1.掌握窗函数法设计FIR滤波器的原理和方法，观察用几种常用窗函数设计的 FIR数字滤波器技术指标； 2.掌握FIR滤波器的线性相位特性； 3.了解各种窗函数对滤波特性的影响。 二、设计原理 如果所希望的滤波器的理想频率响应函数为H d(e j J，则其对应的单位脉冲 1 响应为h d(n)=——f H (e恋)e j^dB，用窗函数W N(n)将h d(n)截断，并进行加权处 2兀7 理，得到实际滤波器的单位脉冲响应h(n)=h d(n)w N(n)，其频率响应函数为 N _! H (e j ^ h(n)e」n。如果要求线性相位特性，贝U h(n)还必须满足 nM h(n)= h(N-1- n)。可根据具体情况选择h(n)的长度及对称性。 可以调用MATLAB工具箱函数firl实现本实验所要求的线性相位FIR-DF 的设计，调用一维快速傅立叶变换函数fft来计算滤波器的频率响应函数。 fir1是用窗函数法设计线性相位FIRDF hn=fir1(N, wc, ‘ ftype ' , window) fir1实现线性相位FIR滤波器的标准窗函数法设计。 hn=fir1(N,wc)可得到6 dB截止频率为wc的N阶(单位脉冲响应h(n)长度为 N+1)FIR低通滤波器，默认(缺省参数windows)选用hammiing窗。其单位脉冲响应 h(n)满足线性相位条件：h(n)=h(N-1-n) 其中wc为对n归一化的数字频率，OW wc< 1。 当wc= [wc1, wc2]时，得到的是带通滤波器。 hn=fir1(N,wc, ' ftype ') 当ftype=high时，设计高通FIR 当ftype=stop时，设计带阻FIR滤波器。 应当注意，在设计高通和带阻滤波器时，阶数N只能取偶数(h(n)长度N+1 为奇数)。不过，当用户将N设置为奇数时，fir1会自动对N加1。 hn=fir1(N,wc,window)可以指定窗函数向量window。如果缺省window参数，则 fir1默认为hamming窗。可用的其他窗函数有Boxcar, Hanning, Bartlett, Blackman, Kaiser和Chebwin 窗。例如:

基于matlab的FIR数字滤波器设计(带通,窗函数法)

数字信号处理 课程设计报告 设计名称：基于matlab的FIR数字滤波器设计 彪

一、课程设计的目的 1、通过课程设计把自己在大学中所学的知识应用到实践当中。 2、深入了解利用Matlab设计FIR数字滤波器的基本方法。 3、在课程设计的过程中掌握程序编译及软件设计的基本方法。 4、提高自己对于新知识的学习能力及进行实际操作的能力。 5、锻炼自己通过网络及各种资料解决实际问题的能力。 二、主要设计内容 利用窗函数法设计FIR滤波器，绘制出滤波器的特性图。利用所设计的滤波器对多个频带叠加的正弦信号进行处理，对比滤波前后的信号时域和频域图，验证滤波器的效果。 三、设计原理 FIR 滤波器具有严格的相位特性，对于信号处理和数据传输是很重要的。 目前 FIR滤波器的设计方法主要有三种：窗函数法、频率取样法和切比雪夫等波纹逼近的最优化设计方法。常用的是窗函数法和切比雪夫等波纹逼近的最优化设计方法。本实验中的窗函数法比较简单，可应用现成的窗函数公式，在技术指标要求高的时候是比较灵活方便的。 如果 FIR 滤波器的 h(n)为实数, 而且满足以下任意条件,滤波器就具有准确的线性相位： 第一种：偶对称，h(n)=h(N-1-n)，φ (ω)=-(N-1)ω/2 第二种：奇对称，h(n)=-h(N-1-n), φ(ω)=-(N-1)ω/2+pi/2 对称中心在n=(N-1)/2处 四、设计步骤 1.设计滤波器 2.所设计的滤波器对多个频带叠加的正弦信号进行处理 3.比较滤波前后信号的波形及频谱 五、用窗函数设FIR 滤波器的基本方法 基本思路：从时域出发设计 h(n)逼近理想 hd(n)。设理想滤波器的单位响应在时域表达为hd(n),则Hd(n) 一般是无限长的，且是非因果的，不能

FIR数字滤波器设计的综述

FIR数字滤波器设计方法的综述 摘要：在数字信号处理中，数字滤波器是一种被广泛使用的信号处理部件，可改变信号中所含频率分量的相对比例或滤除某些频率分量，使其达到所需的效果，具有举足轻重的作用。在数字信号处理系统中，FIR(有限冲激响应)数字滤波器是一类结构简单的最基本的原件，具有严格的相频特性，能保证信号在传输过程中不会有明显的失真，是相当稳定的系统，其确保线性相位的功能进一步使它得到了广泛的应用。本综述分析了FIR数字滤波器的特征和设计的基本原理,得到了满足系统要求的数字滤波器的设计方法。 关键词：数字信号处理，FIR数字滤波器，设计方法

1引言 1.1背景 现在几乎在所有的工程技术领域中都会涉及到信号的处理问题，其信号表现形式有电、磁、机械以及热、光、声等。数字滤波技术可以在放大信号的同时去除噪声和干扰，而在模拟信号号和噪声同时被放大，数字信号还可以不带误差地被存储和恢复、发送和接收、处理和操纵。许多复杂的系统可以用高精度、大信噪比和可重构的数字技术来实现。目前，数字信号处理已经发展成为一项成熟的技术，并且在许多应用领域逐步代替了传统的模拟信号处理系统，如通讯、故障检测、语音、图像、自动化仪器、航空航天、生物医学工程、雷达等。 数字信号处理中一个非常重要且应用普遍的技术就是数字滤波。所谓数字滤波，是指其输入、输出均为数字信号，通过一定的运算关系改变输入信号所含的频率成分的相对比例或滤除某些频率成分，达到提取和加强信号中的有用成份，消弱干扰成份的目的。数字滤波作为数字信号处理的重要组成部分有着十分广泛的应用前景，可作为应用系统对信号的前置处

理。数字滤波器无论是在理论研究上还是在如通讯、雷达、图象处理、数字音频等实际应用上都有着很好的技术前景和巨大的实用价值。 1.2现状与前沿 在近代电信设备和各类控制系统中，滤波器应用极为广泛。在所有的电子部件中，使用最多，技术最为复杂的即为滤波器。滤波器的优劣直接决定产品的优劣，所以，对滤波器的研究和生产历来为各国所重视。 目前，国外有许多院校和科研机构在研究基于FPGA的DSP应用，比较突出的有Denmark 大学的研究小组正在从事FPGA实现数字滤波器的研究。而我国在DSP技术起步较早，产品的研究开发成绩斐然，基本上与国外同步发展。 随着电子工业的发展，对滤波器的性能要求越来越高。我国电子产品要想实现大规模集成，滤波器集成化仍然是个重要课题。总之，滤波器的发展始终是顺应电子系统的发展趋势的。如何进一步实现滤波器的小型化、集成化、高效化将是今后很长一段时间不变的研究和发展主题。 2 FIR数字滤波器的原理 2.1 FIR数字滤波器的结构特点 如果滤波器的输人和输出都是离散时间信号，则该滤波器的冲激响应也必然是离散的，这种滤波器称之为数字滤波器。该滤波器通过对时域中离散的采样数据作差分运算实现滤波。与IIR滤波器相比，FIR（有限长单位冲激响应）的实现是非递归的，总是稳定的。FIR数 字滤波器的特征是冲激响应只能延续一定时间并且很容易实现严格的线性相位，使信号经过处理后不产生相位失真、舍入误差小、稳定等优点，能够设计具有优良特性的多带通滤波器、微分器和希尔伯特变换器。FIR数字滤波器有以下几个特点: (1)系统的单位冲激响应h(n)在有限个值处不为零； (2)系统函数H(z)在处收敛，在处只有零点，有限z平面只有零点，而全部极点都在z=0处； (3)结构上主要是非递归结构。

FIR滤波器的FPGA实现方法

FIR滤波器的FPGA实现方法 关键字：：FIR FFT FPGA 关键字 在数字信号处理系统中，有限脉冲响应(finite impulse response，FIR)数字滤波器是一个非常重要的基本单元。近年来，由于FPGA具有高速度、高集成度和高可靠性的特点而得到快速发展。随着现代数字通信系统对于高精度、高处理速度的需求，越来越多的研究转向采用FPGA来实现FIR滤波器。而对于FIR滤波器要充分考虑其资源与运行速度的合理优化，各种不同的FIR滤波结构各具优缺点，在了解各种结构优缺点后才能更好地选择合适结构来实现FIR滤波。 1FIR数字滤波器 FIR数字滤波器由有限个采样值组成，设计中在满足幅值特性时，还能保证精确、严格的相位特性，因此在信号处理等领域得到广泛的应用。 对于FIR滤波器，其输出y(n)表示为如下形式： 式中：N为滤波器的阶数(或抽头数)；x(i)表示第i时刻的输入样本；h(i)为FIR滤波器的第i级抽头系数。 由于FIR滤波器的冲击响应为一个有限序列，其系统函数可表示为： FIR滤波器的基本结构如图1所示。FIR滤波器只在原点处存在极点，所以这使得FIR 滤波器具有全局稳定性。同时FIR滤波器满足线性相位条件，其冲击响应序列为实数且满足奇对称或偶对称条件，即： 2实现方法 运用FPGA来实现FIR数字滤波器的结构多种多样，但是主要有以下几类：串行结构、并行结构、转置型结构、基于FFT算法结构、分布式结构。其他类型的FIR滤波器结构都可以由以上几种结构衍生而来。 2．1串行结构

由表达式(1)可知，FIR滤波器实质是做一个乘累加运算，其滤波器的阶数决定了一次乘累加的次数，其串行结构如图2所示。 串行结构的FIR滤波器结构简单，硬件资源占用少，只需要复用1个乘法器和1个加法器，所以成本较低。但是，这种结构的FIR滤波器要经过多个时钟周期才有输出，同时，内部时钟周期还受到乘法器运算速度的影响，所以该结构的FIR滤波器处理速度慢，只适用于滤波阶数较低且处理速度要求低的系统。 2．2并行结构 将串行结构的FIR滤波器展开就可以得到并行结构的FIR滤波器，并行FIR滤波器结构又称作直接型FIR滤波器结构，这种结构是直接根据图1的滤波器结构，用多个乘法器和加法器并行实现。通常考虑到其滤波器系数的对称性，先对输入值进行加法运算，再进行乘法运算，最后累加输出，以此来减少乘法器的个数，其结构如图3所示。 并行结构的FIR滤波器在1个周期内可以完成1次滤波，运行速度快，虽然利用滤波系数对称性，但仍要占用大量的乘法器和加法器，特别对于滤波阶数高的滤波器，其资源占用较多，如对于256阶的滤波器，其需要128个乘法器来实现。为提高滤波器速度，常引入流水线结构，即在每次加法或者乘法运算后加入1个寄存器存储数据，使得滤波器可以运行在更高的频率上。 2．3转置型结构 根据转置定理，如果将网络中所有的支路方向倒转，并将输入x(n)和输出y(n)相互交换，则其系统函数H(z)不变。通过转置定理，将并行结构的FIR滤波器变换就可以得到转置型FIR滤波器，其结构如图4所示。

FIR数字滤波器的设计与实现

FIR 滤波器的设计 一.摘 要：数字滤波器是一种具有频率选择性的离散线性系统，在信号数字处理中有 着广泛的应用。其中FIR 滤波器是一种常用的滤波器，它在保证幅度特性满足技术要求的同时，很容易做到严格的线性相位特性，在语音分析、图像处理、雷达监测等对信号相位要求高的领域有着广泛的应用，能实现IIR 滤波器不能实现的许多功能。 二.关键词：FIR 窗函数 系统函数 MATLAB 三.引言： 数字滤波器的功能就是把输入序列通过一定的运算变换成输出序列，因此数字滤波器的结构系统中就必须包括一定数量和性能的运算器件和运算单元，而运算器件和运算单元的配置必须由数字滤波器的结构特点和性能特点来决定，因此在进行FIR 数字滤波器的设计之前，有必要介绍和总结FIR 数字滤波器的基本结构和相关特性（包括频响曲线（幅度和相位），单位冲激响应等），在介绍完其基本结构和相关特性后，就进行FIR 数字滤波器的设计和实现。 （1）.FIR 滤波器的基本结构 在讨论任何一种滤波器时，都要着重分析其系统函数，FIR 滤波器的系统函数为： n N n z n h z H ∑-== 1 )()( 。从该系统函数可看出，FIR 滤波器有以下特点： 1)系统的单位冲激响应h(n)在有限个n 值处不为零； 2)系统函数H(z)在|z|>0处收敛，极点全部在z=0处(稳定系统)； 3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构中(例如频率抽样结构)也包含有反馈的递归部分。 1.FIR 滤波器实现的基本结构有： 1） 横截型（卷积型、直接型） a.一般FIR 滤波器的横截型(直接型、卷积型)结构： 若给定差分方程为： 。 则可以直接由差分方程得出FIR 滤波器 结构如下图所示： 这就是FIR 滤波器的横截型结构，又称直接型或卷积型结构。 b .线性相位FIR 滤波器的横截型结构 若h(n)呈现对称特性，即此FIR 滤波器具有线性相位，则可以简化成横截型结构，下面分情况讨论： ①N 为奇数时线性相位FIR 滤波器实现结构如图所示：

32阶FIR滤波器的FPGA实现

32阶FIR滤波器的FPGA实现 随着软件无线电的发展。对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理器。本文采用并行分布式算法在FPGA上设计并实现了高速处理的32阶FIR 低通滤波器，在此过程中利用Matlab的数值计算与分析功能来提高设计效率。 1 FlR低通滤波器的窗函数实现 理想的滤波器频率响应中傅里叶反变换ha(n)一定是无限长的序列，而且是非因果的，而实际要设计的滤波器h(n)是有限长的，因此要用有限长来逼近无限长的，其方法就是用一个有限长度的窗口函数序列ω(n)来截取，即：常见的窗函数有矩形窗、巴特利特窗、汉宁窗、哈明窗、布莱克曼窗、凯泽窗。其中，凯泽窗提供了可变的过渡带宽。本文采用凯泽窗对FIR滤波器进行设计，其窗函数表达式为： I0[·]为第一类变形零阶贝赛尔函数，形状参数β为依赖于滤波器阶数M的参数，用来调整主瓣宽度与旁瓣衰减，选择M可产生各种过渡带宽和接近最优的阻带衰减。给定通带截止频率ωp，阻带起始频率ωs，阻带衰减As,凯泽窗设计中有经典公式可供使用，如下：过渡带宽：滤波器阶数：形状参数：假设低通数字滤波器设计指标如下： 采用上面介绍的凯泽窗，利用Matlab编程计算得到32阶FIR低通滤波器参数如下： 32阶FIR低通滤波器幅频特性图。 上述求得的系数是浮点型的，而在FPGA设计中使用的数据是定点型的，所以在设计滤波器之前要将系数转化为定点型，即系数的量化。在本文中采用数字信号处理(DSP)技术中的Q 值法对系数进行量化。为了兼顾精度和所占用的资源，本文的系数用12位二进制来量化，得到的整数系数结果如下： 2 并行分布式算法原理及FPGA设计 32阶FIR滤波器的差分方程表达式为： 式中：x(n)为输入；y(n)为输出；h(n)为滤波器系数。设x(n)用二进制可表示为： 其中，最高位为符号位。则式(7)可写为： 式(10)为并行分布式算法，由上可以看出并行分布式算法是将滤波器表达式重新排列，分别加权求和。与传统算法最大的不同之处是在FPGA设计过程中以查找表代替乘法器，即根据输入数据的不同，将对应的滤波器系数预先求和保存在ROM中，也就是将每一项的乘法求和通过并行结构查表寻值完成，提高运行速度。具体FPGA实现时，首先将12位的输人数据并行输入到12列32位移位寄存器分别寄存，然后以寄存器中的值为地址，对应于查找表的结果，按照式(10)，每列进行相应二次幂加权，最后各列累加，在第32个数据完全输入之后得到正确的滤波器输出。由于输入数据的延迟，在此之前滤波器输出会延迟或者产生不正确的结果，可以在实现过程中加入控制信号进行输出控制。由于查找表的规模是随着地址的增加呈指数增加的，可以将32位的查找表划分为四个8位的查找表，从而降低对ROM的需求。在本设计中可采用多级流水线技术，也就是将在明显制约系统速度的长路径上插入几级寄存器，虽然流水线会影响器件资源的使用量，但它降低了寄存器间的传播时延，允许

实验4 基于MATLAB的FIR数字滤波器设计

实验4 基于MATLAB 的FIR 数字滤波器设计 实验目的：加深对数字滤波器的常用指标和设计过程的理解。 实验原理：低通滤波器的常用指标： P P P for H Ω≤Ω+≤Ω≤-,1)(1δδ πδ≤Ω≤Ω≤ΩS S for H ,)( 通带边缘频率P Ω，阻带边缘频率S Ω ，通带起伏 P δ， 通带峰值起伏] )[1(log 2010dB p p δα--=， 阻带起伏s δ，最小阻带衰减])[(log 2010dB s S δα-=。 数字滤波器有IIR 和FIR 两种类型，它们的特点和设计方法不同。 在MATLAB 中，可以用b=fir1(N,Wn,’ftype’,taper) 等函数辅助设计FIR 数字滤波器。N 代表滤波器阶数；Wn 代表滤波器的截止频率(归一化频率)，当设计带通和带阻滤波器时，Wn 为双元素相量；ftype 代表滤波器类型，如’high ’高通，’stop ’带阻等；taper 为窗函数类型，默认为海明窗，窗系数需要实现用窗函数blackman, hamming,hanning chebwin, kaiser 产生。 S P P S Passband Stopband Transition band Fig 1 Typical magnitude specification for a digital LPF

例1 用凯塞窗设计一FIR低通滤波器，通带边界频率π3.0 ，阻带边界频 Ω = p ，阻带衰减不小于 率π5.0 Ω = s 50dB。

解首先由过渡带宽和阻带衰减来决定凯塞窗的N和 π2.0 = Ω - Ω = ?Ω p s ， ，

基于FPGA的FIR滤波器设计与实现

目录 引言 (5) 第一章 FPGA的设计流程 (6) 1.1 FPGA概述 (6) 1.2 FPGA设计流程 (8) 1.3硬件描述语言HDL(Hardware Description Language) (10) 1.4 FPGA开发工具Quartus Ⅱ软件设计流程 (11) 第二章有限冲激响应(FIR)滤波器的原理及设计 (14) 2.1数字信号处理基础原理 (14) 2.2 FIR滤波器背影知识 (17) 2.3 FIR数字滤波器原理 (18) 2.4 利用窗函数法设计FIR滤波器 (22) 第三章 FIR 数字滤波器的FPGA实现 (27) 3.1串行FIR滤波器原理 (27) 3.2分布式算法基础 (27) 3.3直接型FIR滤波器的原理结构图 (30) 3.4具有转置结构的FIR滤波器 (31) 第四章结论与总结 (36) 辞 (37) 参考文献 (38)

摘要:本论文课题是《基于FPGA的FIR滤波器设计与实现》。数字滤波器是语音与图象处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件，它能满足滤波器对幅度和线性相位的严格要求，避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。有限冲激响应（FIR）滤波器能在设计任意幅频特性的同时保证严格的线性相位特性。因此在许多应用领域都显示了强大的生命力，具有重要应用意义。本文介绍了用VHDL 实现线性相位FIR（有限长单位冲激响应）滤波器。提出了一种基于FPGA 的FIR滤波器设计方案。介绍了基于FPGA的FIR滤波器的数字信号处理的算法设计，采用直接型和转置型的基本结构来设计，其运算效率明显提高，并结合先进的EDA软件进行高效的设计和实现，并给出了用Quartus Ⅱ运行的仿真结果。该设计对FPGA硬件资源的利用高效合理，用VHDL编程，在PFGA中实现了高采样率的FIR滤波器。 关键字：FIR滤波器；FPGA；VHDL；MATLAB；Quartus Ⅱ