16位算术逻辑运算实验 共5页
16位算术逻辑运算实验
、实验内容
1、实验原理
实验中所用16位运算器数据通路如图3-3所示。其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245( U33)到ALUO1插座，实验时用8芯
排线和内部数据总线BUSDO?D7插座BUS1?6中的任一个相连，低
8位数据总线通过LZD0?LZD7显示灯显示；高8位运算器的输出经
过一个三态门74LS245 ( U33')到ALUO1'插座，实验时用8芯排线
和高8位数据总线BUSD8?D15插座KBUS1或KBUS2相连，高8
位数据总线通过LZD8?LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273( U29、U30、U29'、U30、)锁存，实
验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXDO
D7插座EXJ1?EXJ3中的任一个；参与运算的数据源来自于8位数
据开并KD0?KD7，并经过一三态门74LS245 (U51)直接连至外部
数据总线EXD0?EXD7，输入的数据通过LD0?LD7显示。
输入模块），⑸高8位运算器模块，⑹高8位（扩展）数据总线显示 模块。根据实验原理详细接线如下（接线⑴?⑸同实验一）
ALUBUS 连 EXJ3; ALUO1 连 BUS1; SJ2连 UJ2;
跳线器J23上T4连SD ;
LDDR1、LDDR2、ALUB 、SWB 四个跳线器拨在左边
（手动方式）；
⑹ AR 跳线器拨在左边，同时开关 AR 拨在"1"电平;
2、实验接线
I- UUCF rN7L-H-3 一
i
w
讥弟-丄=
……
Bpkb
w-1
Sr.
iL 軋.
吧
n
“H ■■
: U X
““期扣甫
LU
^ — —^1
■ B ■
H- I ■
J I
■E;
K Kppn
L Kr
本实验用到6个主要模块: ⑴低8位运算器模块，⑵数据输
入并显示模块，⑶数据总线显示模块, ⑷功能开关模块（借用微地址
竺誥壬
巨
⑺ ALUBUS'连EXJ2;
ALU01' 连KBUS1;
跳线器J19 J25拨左边（16位ALU状态）;
高8位运算器区跳线器ZI2、CNO、CN4连上短路套;
、实验目的
1、掌握16位算术逻辑运算数据传送通路组成原理
2、进一步验证算术逻辑运算能力发生器74LS181的组合功能
三、实验步骤
⑴ 连接线路，仔细查线无误后，接通电源。
⑵用二进制数码开关KD0?KD7向DR1、DR2、DR3、DR4寄
存器置数。方法：关闭ALU输出三态门应使ALUB'=1 （即开关ALUB=1 ）,开启输入三态门应使SWB'=0 （即开关SWB=0）,选通哪
LDDR3、LDDR4开关在高8位运算器上部，输入脉冲T4按手动脉
冲发生按钮。设置数据开关具体操作步骤图示如下:
开输入三态门
一个寄存器用对应开关LDDR1?LDDR4 （高电平有效），其中
ALUB=1
开输入三态门
LDDR1=O
LDDR2=O
LDDR3=0
LDDR4]
J数抿存入富岸器DR4
LDDR1=1
ALUB=1
SWB=O
LDDRJ=O
LDDR2=ft
LDDR3-1
LDDR4=0 __________________
'件TL J数据存人劈存器DR3
说明：LDDR1、LDDR2、ALUB'、SWB'、LDDR3、LDDR4 六个信号电平由对应的开关LDDR1、LDDR2、ALUB、SWB LDDR3、
LDDR4给出，拨在上面为"1"，拨在下面为"0",电平值由对应显示灯
显示；T4由手动脉冲开关给出。
⑶ 进一步验证74LS181的算术运算和逻辑运算功能（采用正逻辑）。
-开关ALUB=0 ,关闭输入三态门;
-开关SWB=1，打开输出三态门;
-LDDR1?LDDR4四个开关全拨在"0"电平。
?根据下表3-2,置功能开关S3 S2 S1、SO M、CN，以
验证74LS181的算术运算和逻辑运算功能。
说明：如果要实现16位带进位控制算术逻辑运算，只需在实验三
的基础上将开关AR=1变成AR=0即可。
注意：本实验做完后，拔掉连线ALUBUS'和ALUO1' ,去掉短路套
ZI2、CN0、CN4。
四、实验过程
1.实验过程中遇到的问题及解决办法（200字以上）
2?实验过程收获（需结合理论学习与实验操作学习进行说明，
200
字以上）
五、实验结果
验证成功