数字逻辑电路习题集
第一章 数字逻辑电路基础
一、填空题
1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续)
2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续)
3、数字电路主要研究 与 信号之间的对应 关系。(输出、输入、逻辑）
4、用二进制数表示文字、符号等信息的过程称为_＿_____＿_____。(编码)
５、()11011(2= 10),()1110110(2= 8),()21(10= 2)。（２７、１6６、10101)
6、()101010(2= 10),()74(8= 2),()7(16=D 2)。（42、1１11００、１10101１1）
7、最基本的三种逻辑运算是 、 、 。（与、或、非)
８、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 9、逻辑函数化简的方法主要有 化简法和 化简法。(公式、卡诺图)
10、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可)
1１、任何一个逻辑函数的 是唯一的,但是它的 可有不同的形式,逻辑函数的各种表示方法在本质上是 的，可以互换。（真值表、表达式、一致或相同) 12、写出下面逻辑图所表示的逻辑函数Y= 。（C B A Y )(+=)
13、写出下面逻辑图所表示的逻辑函数Y= 。())((C A B A Y ++=)
１４、半导体二极管具有 性，可作为开关元件。（单向导电)
1５、半导体二极管 时，相当于短路; 时，相当于开路。（导通、截止） 1６、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止) 二、判断题
1、十进制数74转换为842１BCD 码应当是BCD 8421)01110100(。（√)
2、二进制只可以用来表示数字，不可以用来表示文字和符号等。(╳）
3、十进制转换为二进制的时候，整数部分和小数部分都要采用除２取余法。（╳）
４、若两个函数相等,则它们的真值表一定相同；反之,若两个函数的真值表完全相同，则这两个函数未必相等。(╳)
5、证明两个函数是否相等,只要比较它们的真值表是否相同即可。（√）
6、在逻辑函数表达式中,如果一个乘积项包含的输入变量最少,那么该乘积项叫做最小项。(╳）
7、当决定一件事情的所有条件全部具备时,这件事情才发生，这样的逻辑关系称为非。（╳）
8、在全部输入是“0”的情况下，函数B A Y +=运算的结果是逻辑“０”。( ╳)
9、逻辑变量取值的0和１表示事物相互独立而又联系的两个方面。（√)
10、在变量A 、Ｂ取值相异时,其逻辑函数值为1,相同时为0，称为异或运算。（√) 11、逻辑函数的卡诺图中,相邻最小项可以合并。(√)
12、对任意一个最小项,只有一组变量取值使得它的值为1.（√） １3、任意的两个最小项之积恒为0。(√)
14、半导体二极管因为其有导通、截止两种工作状态，所以可以作为开关元件使用；半导体三极管因为其有饱和、截止、放大三种工作状态,所以其不可以作为开关元件使用。(╳) １５、半导体二极管、三极管、MOS 管在数字电路中均可以作为开关元件来使用。（√） 三、选择题
1、下列哪些信号属于数字信号(B ）。
A 、正弦波信号
B 、时钟脉冲信号
C 、音频信号 Ｄ、视频图像信号 2、数字电路中的三极管工作在(C ）。
A 、饱和区 Ｂ、截止区 C 、饱和区或截止区 Ｄ、放大区 ３、十进制整数转换为二进制数一般采用（A)
A 、除2取余法
B 、除２取整法
C 、除10取余法
D 、除１0取整法 4、将十进制小数转换为二进制数一般采用（B)
A 、乘2取余法
B 、乘２取整法
C 、乘１0取余法
D 、乘10取整法 5、在(Ａ）的情况下,函数B A Y +=运算的结果是逻辑“0”
Ａ、全部输入是“0” B 、任一输入是“0” C 、任一输入是“1” D 、全部输入是“1”
6、在（B ）的情况下，函数AB Y =运算的结果是逻辑“1”
A 、全部输入是“0”
B 、任一输入是“０”
C 、任一输入是“１”
D 、全部输入是“1”
７、在（D)的情况下，函数AB Y =运算的结果是逻辑“1”
Ａ、全部输入是“0” B 、任一输入是“0” C 、任一输入是“1” Ｄ、全部输入是“1”
８、逻辑表达式=+BC A （Ｃ)
A 、A
B Ｂ、
C A + C 、))((C A B A ++
D 、C B + 9、逻辑表达式ABC =(B)
Ａ、C B A ++ B 、C B A ++ C 、C B A ++ D 、C B A ?? 10、下列逻辑式中，正确的是（Ａ)
Ａ、A A A =+ B 、0=+A A C 、1=+A A D 、1=?A A 11、下列逻辑式中，正确的是(A)
A 、0=?A A
B 、1=?A A Ｃ、0=?A A D 、0=+A A 1２、逻辑函数式AB B A B A ++，化简后结果是(C)
A 、A
B B 、B A B A +
C 、B A +
D 、AB B A + 1３、全部的最小项之和恒为（B)
A 、０
B 、1
C 、0或1
D 、非０非1 14、对于四变量逻辑函数,最小项有（Ｄ）个 A 、0 Ｂ、1 C 、4 D 、１6 １5、正逻辑是指(C ）
A 、高电平用“1”表示
B 、低电平用“0”表示
C 、高电平用“1”表示，低电平用“0”表示 Ｄ、高电平用“0”表示，低电平用“1”表示 四、简答题
１、数制转换(要求写出必要的计算过程）
2(10011011)(= 8)(= 16) 答：2３3、9Ｂ
2、数制转换(要求写出必要的计算过程）
16()(AE = 2)(= 8) 答：１01011１0、256
3、数制转换(要求写出必要的计算过程）
（1)()125(10= 2) (2）()375.13(10= 2) 答:（1)1111101（２)110１．01１
4、应用逻辑代数运算法则证明下列各式：
（１)AB B A B A AB +=+ （2）B B C B B B A A =++++)()( 证明：（1)等式右边B A AB B A B A B A B A +=++=?=))((，得证。
（2)等式左边B BC B AB =++=,得证。 5、应用逻辑代数运算法则证明下列各式:
（1)A B A B A =+++ （２）1=+++C A C A B A AB 证明:（1）右左==+=+=A AB B A B A B A ，得证。 (2)右左==+=+++=1)()(A A C C A B B A ,得证。 ６、化简逻辑表达式:
（1))(A BC AB Y += （2)))()((C C B C B B C B A Y ++++++= 解：（1）AB AB ABC A BC AB Y =+=+=)( (2)
C
B A B
C C B A C C B C B B C B A Y ++=++++=++++++=)1)(1)(())()((
７、把下面各逻辑函数写成最小项表达式。
(1）AC C B B A Y ++= (２）B C B A Y +=
解：(１）Y=m1+m2＋m3+ｍ5+m7 (2)Y ＝m2＋m ４＋m ５+m6 五、分析计算题
１、分别采用公式法及卡诺图法化简下列逻辑表达式,并列出真值表。
BC A C B A C B A C B A C B A Y ++++=
解：（１）公式法
C
B A B
C A C B BC A BC A C B C B A BC A C B C A B A BC A C B A C B A C B A C B A C B A C B A BC A C B A C B A C B A C B A Y +=++=+++=+++=++++++=++++=)(
（2)卡诺图法（略）
(3）真值表
第二章逻辑门电路
一、填空题
1、在逻辑门电路中,最基本的逻辑门是、和。（与门、或门、非门）２、与门电路和或门电路具有个输入端和个输出端。(多、一)
3、非门电路是端输入、端输出的电路。（单、单）
4、TTＬ门电路具有、和等优点。(负载能力强、抗干扰能力强、转换速度高)
5、OC门是一种特殊的TTL与非门,它的特点是输出端可以并联输出，即。(线与）
6、三态门除了高电平、低电平两个状态外，还有第三个状态,这第三个状态常称为。(高阻态）
二、判断题
1、与门、或门和非门都具有多个输入端和一个输出端。(╳)
２、在与门电路后面加上非门，就构成了与非门电路。（√)
3、TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。（√)
４、门电路的应用日益广泛,利用它的组合产生新逻辑功能,组成触发器、振荡器，并实现各种控制功能。(√)
5、CＭＯＳ门电路的输入端在使用中不允许悬空。(√)
三、选择题
１、输出端可并联使用的TTL门电路是（B)
A、三态门
B、OC门
C、与非门Ｄ、或非门
2、下面哪项不是三态门的主要用途（C）
A、构成数据总线
B、用作多路开关Ｃ、输出端并联输出Ｄ、用于双向传输
四、简答题
１、画出逻辑函数B
A
B
A
L?
+
?
=的逻辑图。
2、写出如图所示逻辑图的函数表达式。
解:AC
BC
AB
L+
+
=
A B L
L
A B
C
B
A
L (第一题） (第二题）
第三章组合逻辑电路
一、填空题
1、根据逻辑功能的不同特点,逻辑电路可分为两大类：和。(组合逻辑电路、时序逻辑电路)
2、组合逻辑电路主要是由、和三种基本逻辑门电路构成的。（与门、或门、非门)
3、只考虑 ,而不考虑的运算电路,称为半加器。(加数和被加数,低位进位）４、不仅考虑，而且考虑的运算电路，称为全加器。(加数和被加数,低位进位)
５、是编码的逆过程。(译码）
6、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。(选择信号、多个数据、某一数据或一个数据)
7、从奇偶校验角度来说，数码1011011是码,100１011是码。(奇性、偶性）
8、只读存储器用于存放，它只能按给定地址 ,而不能。简称为ＲO Ｍ。（信号、读取、写入）
9、PＬD的基本结构是由和 ,再加上电路组成的。（与门阵列、或门阵列、输入输出）
1０、PLＤ的每个输出是其输入的。(标准与或表达式)
二、判断题
1、在任何时刻，电路的输出状态只取决于该时刻的输入,而与该时刻之前的电路状态无关的逻辑电路,称为组合逻辑电路。（√）
２、组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述,它们在本质上是相通的,可以互相转换。(√)
3、A
A+型竞争冒险也称为1型竞争冒险。(╳)
４、A
A?型竞争冒险也称为0型竞争冒险。（╳）
5、3位二进制译码器应有3个输入端和８个输出端。（√)
6、显示译码器只有一种，是发光二极管显示器(LED)。(√)
7、LCD是液晶显示器，是显示译码器的一种。（√)
8、3线—8线译码电路是三—八进制译码器。（╳）
9、十六路数据选择器的地址输入端有四个。(√)
10、能将一个数据,根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。（╳)
11、只读存储器是由地址编码器和存储体两部分组成的。(╳)
12、ＲＯＭ的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。（√)
13、存储器所存储的二进制信息的总位数称为存储器的存储容量。（√)
１4、用ＰＬD可以实现任何组合逻辑函数,PLD配合触发器可实现任何时序逻辑电路。(√)
15、用PLA实现逻辑函数时,首先将逻辑函数化简为最简与或式。（√）
三、选择题
1、组合逻辑电路的输出取决于(A)
A、输入信号的现态
B、输出信号的现态
C、输出信号的次态
D、输入信号的现态和输出信号的现态
２、组合逻辑电路是由（A)构成。
A、门电路
B、触发器
C、门电路和触发器
D、计数器
3、组合逻辑电路(B)
Ａ、具有记忆功能 B、没有记忆功能 C、有时有记忆功能，有时没有 D、以上都不对
4、半加器的逻辑功能是(A）
A、两个同位的二进制数相加
B、两个二进制数相加
C、两个同位的二进制数及来自低位的进位三者相加
D、两个二进制数的和的一半
5、全加器的逻辑功能是(C）
A、两个同位的二进制数相加
B、两个二进制数相加
C、两个同位的二进制数及来自低位的进位三者相加
D、不带进位的两个二进制数相加
６、对于两个4位二进制数A （A ３A 2A １A ０)、B(B 3B 2Ｂ1B 0）,下面说法正确的是(A ） A 、如果Ａ3>B ３,则A ＞B B 、如果Ａ３＜B 3，则A ＞Ｂ C 、如果A 0＞B 0，则Ａ>B D 、如果A 0＜Ｂ0,则A ＞B 7、对于８42１BC Ｄ码优先编码器，下面说法正确的是(A)
A 、有10根输入线,4根输出线 Ｂ、有16根输入线,4根输出线 C 、有4根输入线，１６根输出线 D 、有４根输入线,10根输出线 8、对于8线—３线优先编码器,下面说法正确的是（B)
A 、有3根输入线，8根输出线 Ｂ、有8根输入线,3根输出线 C 、有8根输入线,８根输出线 D 、有３根输入线，3根输出线 ９、3线-8线译码电路是（A)译码器
A 、三位二进制
B 、三进制 Ｃ、三-八进制 D 、八进制 10、实现多输入、单输出逻辑函数，应选(C)
A 、编码器
B 、译码器 Ｃ、数据选择器 D 、数据分配器 11、实现单输入、多输出逻辑函数，应选（D)
A 、编码器
B 、译码器
C 、数据选择器 Ｄ、数据分配器 12、1路—４路数据分配器有（A ）
A 、一个数据输入端，两个选择控制端，四个数据输出端
B 、四个数据输入端,两个选择控制端,一个数据输出端 Ｃ、一个数据输入端,一个选择控制端，四个数据输出端 D 、四个数据输入端，一个选择控制端，一个数据输出端 13、只能读出不能写入，但信息可永久保存的存储器是(A ） Ａ、ＲOM B 、ＲAM
C 、RPROM Ｄ、ＰＲOM
１４、一个具有n 根地址输入线和k 条输出线的ＲＯM 存储容量是（Ｃ） A 、k n ? B 、k n ?2 Ｃ、k n ?2 D 、k n 2? 15、PLA 是指(A ）
A 、可编程逻辑阵列
B 、现场可编程门阵列
C 、随机读写存储器
D 、通用阵列逻辑
四、分析计算题
1、组合电路如图所示,分析该电路的逻辑功能。
解:（1)写表达式:ABC
P=
,ABC
C
ABC
B
ABC
A
CP
BP
AP
L+
+
=
+
+
=
（2）化简与变换：C
B
A
ABC
C
B
A
ABC
C
B
A
ABC
L+
=
+
+
+
=
+
+
=)
(
(３)由表达式列出真值表：
(4）分析逻辑功能：
当A、Ｂ、C三个变量不一致时，电路输出为“1”,所以这个电路称为“不一致电路”。2、分析如图所示的组合逻辑电路的功能。
解：（1)写表达式:A
C
C
B
B
A
Y?
?
=
(2)化简与变换：A
C
C
B
B
A
A
C
C
B
B
A
A
C
C
B
B
A
Y+
+
=
+
+
=
?
?
=
（３）由表达式列出真值表:
(4)分析逻辑功能：当A、B、C三个变量一致时，电路输出为“0”，否则输出为“１”,所以这个电路称为“一致电路”。
３、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯,要求：使之在上楼前,用楼下开关打开电灯，上楼后,用楼上开关关灭电灯；或者在下楼前,用楼上开关打开电灯，下楼后,用楼下开关关灭电灯。
解:设楼上开关为A，楼下开关为Ｂ，灯泡为Y。并设A、Ｂ闭合时为１，断开时为０;灯亮时Y为１,灯灭时Y为0。根据逻辑要求列出真值表。
A B Y
0 0
0 1
1 0
1 1
1
1
0 B
A
B
A
Y+
=
A
B
Y
=1
4、用与非门设计一个举重裁判表决电路，要求：
（１）设举重比赛有3个裁判，一个主裁判和两个副裁判。
（2）杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。
（3）只有当两个或两个以上裁判判明成功,并且其中有一个为主裁判时,表明成功的灯才亮。 解：设主裁判为变量A ，副裁判分别为B 和C;表示成功与否的灯为Y,根据逻辑要求列出真值表。
A B C Y
A B C Y 0 0 0 0 0 1 0 1 0 0 1 1
0 0 0 0
1 0 0 1 0 1 1 1 0 1 1 1
0 1 1 1
A
B A C
Y
&
&
&
ABC C AB C B A Y ++= BC AB BC AB Y ?=+=
5、某设备有开关A 、B 、C ，要求:只有开关Ａ接通的条件下,开关B 才能接通;开关C 只有在开关B 接通的条件下才能接通。违反这一规程,则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。
解:（1)分析题意,写出真值表：
由题意可知,该报警电路的输入变量是三个开关Ａ、B 、Ｃ 的状态,设开关接通用1表示，开关断开用0表示；设该电路的输出报警信号为F ，Ｆ 为１表示报警，Ｆ 为0表示不报警。 （2）由真值表写表达式：C B A BC A C B A C B A F +++=
(3）化简函数表达式:C B A BC A C B A C B A F +++= C B B A C B B A F ?=+= (4)画逻辑图
00 0 11110100
0 0 0
0 1 00 1 11 0 01 0 11 1 01 1 1
F A B C
6、设有甲乙丙三人进行表决，若有两人以上（包括两人)同意，则通过表决,用ＡＢC 代表甲乙丙,用L 表示表决结果。试写出真值表,逻辑表达式,并画出用与非门构成的逻辑图。 解：(1）分析题意,写出真值表：
用1表示同意，0表示反对或弃权。可列出真值表如下： (2）由真值表写表达式BC A ABC C AB C B A L +++=
（３）化简函数表达式BC
AB AC BC AB AC BC AB AC BC A ABC C AB C B A L ??=++=++=+++=
(4)画逻辑图
010000101
111
11101101101100010000L ABC
7、试用译码器74ＬS138和门电路实现逻辑函数:AC BC AB L ++= 解:将逻辑函数转换成最小项表达式，再转换成与非—与非形式。
ABC C AB C B A BC A L +++==ｍ3+m5＋m6+m7=????7653m m m m 用一片7４138加一个与非门就可实现该逻辑函数。 ８、用7４L Ｓ1３８实现逻辑函数F=∑(1,2，4，7)。 解：化简逻辑函数
ABC
C B A C B A C B A ABC
C B A C B A C B A C B A F ???=+++=∑=)7,4,2,1(),,(
令A2＝A ，A1=B,Ａ0=C ，
则7421012012012012F F F F A A A A A A A A A A A A F ???=???=
9、用全译码器7４L Ｓ1３8实现逻辑函数ABC C B A C B A C B A f +++=
解：(１)全译码器的输出为输入变量的相应最小项之非，故先将逻辑函数式 f 写成最小项之反的形式。由摩根定理ABC C B A C B A C B A f ???=。 (2）f 有三个变量，因而选用三变量译码器。
（3）变量C 、B 、Ａ 分别接三变量译码器的C 、B 、A 端，则7120Y Y Y Y f ???= （4）连线：
1G 0A 74138
G 2A 2B 12A G A Y 1Y Y Y 2Y Y Y 73Y 4560
A
B
C
1
00
L &
F 0F 1F 2F 3F 4F 5F 6F 7
S 1S 2S 3A 2A 1A 074138
F A
B C
5V
&
(第七题） （第八题） (第九题）
1０、用八选一数据选择器７4L Ｓ１５1实现下列逻辑函数:ABC C AB C B A BC A L +++= 解:（1）将逻辑函数转换成最小项表达式：ABC C AB C B A BC A L +++= =ｍ3+m5＋m6+m ７ （2）画出连线图。
11、试用八选一数据选择器74L Ｓ151实现逻辑函数:F （A ，B,C)=∑(m1,m2，m4,m7)。 12、试用四选一数据选择器７4ＬS1５1实现逻辑函数：Ｆ(A,B,Ｃ）=∑(ｍ1，m ２,m ４，m7)。 解：ABC C B A C B A C B A ABC C B A C B A C B A F +++=+++=
301201101001D A A D A A D A A D A A F +++=
Y
A D 3474151
G 7D D D D 162D Y 1D D 0
2A 5A 0A B C
L
1
图4.3.5 例4.3.1逻辑图
5V
A B C
D 2D 0D 1D 4D 5D 6D 7
D A 3E
F A 2
A 1
F =∑(m 1,m 2,m 4,m 7)
C
D 0
D 1
D 2
A 0
A 1D 3
F
E
∑(m 1+m 2+m 4+m 7)
B
A C
D D C D D ====2130,&
(第十一题） （第十二题） (第十三题)
１３、试用4选１数据选择器74L Ｓ151实现逻辑函数:C A BC AB L ++=
解：将A 、B 接到地址输入端,C 加到适当的数据输入端。作出逻辑函数L 的真值表，根据真值表画出连线图。
A 3D D 12D Y
1D 0A 0
A B
1
C
4选1数据选择器L 1
第四章 触发器
一、填空题
1、触发器具有 个稳定状态,在输入信号消失后,它能保持 。（
2、稳定状态) 2、在基本R Ｓ触发器暗中,输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。(复位、置位）
３、同步ＲS 触发器状态的改变是与 信号同步的。(ＣP 脉冲）
4、在C Ｐ有效期间,若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化,这种现象称为 。（触发器的空翻）
5、同步D 触发器的特性方程为 。（D Q n =+1)
6、主从触发器是一种能防止 现象的触发器。（空翻）
7、在CP 脉冲和输入信号作用下,JK 触发器能够具有 、 、 、和 的逻辑功能。(保持、置0、置1、翻转)
8、在CP 脉冲有效期间,Ｄ触发器的次态方程1+n Q = ,J Ｋ触发器的次态方程1+n Q ＝ 。（D 、n n Q K Q J +)
９、对于JK 触发器，当ＣP 脉冲有效期间，若J ＝K=0时，触发器状态 ；若K J =时,触发器 或 ;若J=K=１时，触发器状态 。(保持、置0、置１、翻转) １0、同步触发器属 触发的触发器；主从触发器属 触发的触发器。(电平、边沿） 11、边沿触发器是一种能防止 现象的触发器。(一次翻转） １2、与主从触发器相比, 触发器的抗干扰能力较强。（边沿)
１3、对于JK 触发器,若J=Ｋ，则可完成 触发器的逻辑功能。（T ） 14、对于JK 触发器,若K J =,则可完成 触发器的逻辑功能。（D ）
15、将Ｄ触发器的D 端与Q 端直接相连时，Ｄ触发器可转换成 触发器。（T ’） 二、判断题
１、触发器有两个稳定状态，一个是现态,一个是次态。（╳）
2、触发器有两个稳定状态,在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。(√）
3、触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式描述。(√） ４、同步Ｄ触发器的Ｑ端和D 端的状态在任何时刻都是相同的。(╳)
5、主从触发器能避免触发器的空翻现象。（√）
6、主从触发器存在“一次翻转”现象。(√)
7、主从JK 触发器和边沿JK 触发器的特性方程是相同的。(√) 8、采用边沿触发器是为了防止空翻。（╳)
9、同一逻辑功能的触发器,其电路结构一定相同。(╳) １０、仅具有反正功能的触发器是T 触发器。(╳） 三、选择题
1、对于触发器和组合逻辑电路,以下（D)的说法是正确的。 A 、两者都有记忆能力 Ｂ、两者都无记忆能力
Ｃ、只有组合逻辑电路有记忆能力 D 、只有触发器有记忆能力 ２、CP 有效期间，同步ＲS 触发器的特性方程是（B ）。
Ａ、n n Q R S Q +=+1 B 、n n Q R S Q +=+1(ＲS=0） C 、n n RQ S Q +=+1 D 、n n RQ S Q +=+1（ＲＳ＝0)
3、CP 有效期间，同步Ｄ触发器特性方程是（A ）。
A 、D Q n =+1
B 、n n DQ Q =+1
C 、n n Q
D Q ⊕=+1 D 、n n Q D Q ⊕=+1 4、对于JK 触发器,输入J=0、Ｋ=1,ＣP 脉冲作用后,触发器的1+n Q 应为(A)。 A 、0 B 、１ C 、可能是０，也可能是1 D 、与n Q 有关 ５、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1,则输入信号应为(A ）。
A 、1==K J Ｂ、Q K Q J ==, Ｃ、Q K Q J ==, D 、0==K J 6、具有“置0” “置１” “保持” “翻转”功能的触发器叫(A ）。
A 、ＪK 触发器
B 、基本RS 触发器
C 、同步
D 触发器 D 、同步R Ｓ触发器 7、边沿控制触发的触发器的触发方式为(C)。 A 、上升沿触发 B 、下降沿触发
C 、可以是上升沿触发，也可以是下降沿触发
D 、可以是高电平触发，也可以是低电平触发
８、为避免一次翻转现象,应采用(D)触发器。
A 、高电平
B 、低电平 Ｃ、主从 Ｄ、边沿 9、仅具有“保持”“翻转”功能的触发器叫(Ｄ)。
Ａ、ＪK 触发器 Ｂ、RS 触发器 Ｃ、D 触发器 D 、T 触发器
1０、仅具有“翻转”功能的触发器叫（Ｄ)。
A 、JK 触发器
B 、RS 触发器 Ｃ、D 触发器 D 、Ｔ’触发器 四、简答题
1、画出用边沿JK 触发器实现边沿T 触发器的逻辑图。答：略 ２、画出用主从ＲS 触发器实现n n n Q K Q J Q +=+1的逻辑图。答:略 3、画出用J Ｋ触发器实现n n Q Q =+1的逻辑图。答：略
4、画出用主从RS 触发器实现n n n Q K Q J Q +=+1的逻辑图。答：略
5、已知同步D 触发器的输入信号波形，画出输出Ｑ端信号波形。
6J K
第五章 时序逻辑电路
一、填空题
1、时序逻辑电路任何时刻的输出信号不仅取决于 ,而且还取决于 。(当时的输入信号、电路原来的状态）
2、时序逻辑电路逻辑功能的表示方法有 、 、 、和 四种。(方程、状态转换真值表、状态转换图、时序图)
３、进行时序逻辑电路的分析时，需要列出逻辑电路的一些方程式,这些方程式包括 、 、 和 。（时钟方程、输出方程、驱动方程、状态方程）
4、用来记忆和统计输入CP 脉冲个数的电路,称为 。(计数器)
5、用以存放二进制代码的电路称为 。（寄存器）
6、具有存放数码和使数码逐位右移或左移的电路称为 。（移位寄存器或移存器）
7、产生的电路称为顺序脉冲发生器。（顺序脉冲信号）
二、判断题
１、时序逻辑电路的特点是在任何时刻的输出不仅和输入有关,而且还取决于电路原来的状态。（√)
2、时序逻辑电路由存储电路和触发器两部分组成。(╳)
3、为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。（√)
４、计数器能够记忆输入CP脉冲的最大数目,叫做这个计数器的长度,也称为计数器的“模”。（√）
5、同步时序电路和异步时序电路的最主要区别是,前者没有ＣP脉冲，后者有ＣP脉冲。（╳)
6、同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。（√）
7、时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述,它们在本质上是相通的,可以互相转换。（√)
8、当时序逻辑电路进入无效状态后,若能自动返回有效工作状态,该电路能自启动。（√)
9、74ＬS１63是集成４位二进制（十六进制)同步加法计数器。(√）
三、选择题
1、时序逻辑电路中一定包含(Ａ)
Ａ、触发器 B、编码器Ｃ、移位寄存器 D、译码器
2、时序电路某一时刻的输出状态,与该时刻之前的输入信号（A)
A、有关
B、无关
C、有时有关,有时无关Ｄ、以上都不对
３、用n个触发器构成计数器,可得到的最大计数长度为(D)
A、n
B、n
2Ｃ、2n D、n2
4、同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（B）
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
5、一位8４21BCＤ计数器,至少需要(Ｂ）个触发器。
A、３Ｂ、4 C、5 D、10
6、经过有限个ＣP，可由任意一个无效状态进入有效状态的计数器是(A）自启动的计数器。
A、能
B、不能
C、不一定能
D、以上都不对
７、构成数码寄存器和移位寄存器的触发器,其逻辑功能一定为(B)
A、JK触发器
B、Ｄ触发器Ｃ、基本RS触发器D、T触发器
８、要想把串行数据转换成并行数据，应选（C ）。
A 、并行输入串行输出方式
B 、串行输入串行输出方式
C 、串行输入并行输出方式
D 、并行输入并行输出方式 9、寄存器在电路组成上的特点是(B ）
Ａ、有C Ｐ输入端，无数码输入端。 B 、有CP 输入端和数码输入端。 C 、无CP 输入端，有数码输入端。 Ｄ、无C Ｐ输入端和数码输入端。 1０、通常寄存器应具有（D ）功能。
A 、存数和取数
B 、清零和置数
C 、A 和Ｂ都有
D 、只有存数、取数和清零,没有置数。 三、分析计算题
1、分析图示时序逻辑电路。
解:（１）写方程式:
异步时序电路，时钟方程:CP CP Q CP Q CP ===00112，，。驱动方程:n
n n Q D Q D Q D 001122===，，
(2）求状态方程:Ｄ触发器的特性方程:D Q n =+1将各触发器的驱动方程代入,即得电路的状态方
程:??
???======+++上升沿时刻有效上升沿时刻有效上升沿时刻有效CP Q
Q 00100111
11221
2n n n n n n Q D Q Q D Q Q D Q (3)计算、列状态表： (4）画状态图、时序图：
??
???↑=↑=↑=+++CP Q Q 010*******
2n n n
n n n Q Q Q Q Q Q ?????↑
====+++CP ,01111
01
11
2n n n Q Q Q 不变
不变
（５)电路功能：由状态图可以看出，在时钟脉冲CP 的作用下,电路的8个状态按递减规律循环变化,即：000→１11→11０→10１→100→011→010→001→０００→…电路具有递减计数功能,是一个3位二进制异步减法计数器。
2、用JK 触发器设计一个４位二进制异步加法计数器 解:
Q 3
计数脉冲
清零脉冲
3、用７4L Ｓ161构成十进制计数器。
解:当74L Ｓ1６1计数到Q3Ｑ2Q １Q0=１001时，使0=D L ,为置数创造了条件。当下一个计数脉冲一到,各置数端数据立即送到输出端，预置数端D3D2D １Ｄ0=0000。电路如图所示。
CP
Q 3Q 2Q 1Q 0=1001
Q 3Q 2Q 1Q 0=00000123Q Q Q Q L D =
４、用74LS16１构成一个十二进制计数器。
5、用74ＬS163构成一个十二进制计数器。
解：(1)写出状态S N -1的二进制代码。ＳN -1＝Ｓ1２-1＝Ｓ11=1011 (2)求归零逻辑013111111,Q Q Q P P P P LD CR N N =====-- (3）画连线图。
6、用集成计数器74163和与非门组成的６进制计数器。
计数脉冲
Q Q Q Q
第六章 脉冲信号的产生与整形
一、填空题
1、脉冲幅度m V 表示脉冲电压变化的 ，其值等于脉冲信号的 和 之差的绝对值。(最大幅度或幅度、最大值、最小值）
２、脉冲周期T 表示两个相邻脉冲的 。（时间间隔）
3、脉冲宽度W T 表示脉冲信号从 到 所需要的时间。（脉冲前沿上升到0.5m V 处、脉冲后沿下降到0.５m V 处）
４、集成５5５定时器的TH 端，TR 端的电平分别大于DD V 32和DD V 31
,定时器的输出状态
是 。(低电平或0)
5、集成５55定时器的TH 端,TR 端的电平分别小于DD V 32和DD V 31
，定时器的输出状态
是 。(高电平或1)
6、多谐振荡电路没有 ，电路不停地在两个 之间转换,因此又称 。(稳定状态、状态、无稳态触发器）
7、设多谐振荡器的输出脉冲宽度和脉冲间隔时间分别为1w t 和2w t ，则脉冲波形的占空比为 。(
2
11
w w w t t t )
8、在触发脉冲作用下，单稳态触发器从 转换到 后，依靠自身电容的放电作用,又能回到 。(稳态、暂稳态、稳态)
9、用５55定时器构成的施密特触发器的回差电压可表示为 。（-+-=?TH TH T U U U ） １0、用555定时器构成的施密特触发器的电源电压为15V 时，其回差电压T U ?为 V 。(５) 二、判断题
1、单稳态触发器只有一个稳定状态。(√）
2、多谐振荡器有两个稳定状态。（╳）
３、在单稳态和无稳态电路中,由暂稳态过渡到另一个状态,其“触发”信号是由外加触发脉冲提供的。（╳）
4、暂稳态持续的时间是脉冲电路的主要参数,它与电路的阻容元件有关。(√）
５、多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生矩形脉冲。(√） 6、单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其他形状的信号变换成矩形波。(√) 三、选择题
1、表示脉冲电压变化最大值的参数叫（Ａ)。
A 、脉冲幅度
B 、脉冲宽度
C 、脉冲前沿
D 、脉冲后沿 2、表示两个相邻脉冲重复出现的时间间隔的参数叫（A)。
A 、脉冲周期
B 、脉冲宽度
C 、脉冲前沿
D 、脉冲后沿 ３、将脉冲信号从脉冲前沿的m V 5.0到后沿的m V 5.0所需要的时间为（Ｂ)。 A 、脉冲周期 B 、脉冲宽度 C 、脉冲前沿 D 、脉冲后沿 4、集成5５5定时器的输出状态有(C)
A 、０状态
B 、1状态
C 、0和１状态 Ｄ、高阻态 5、多谐振荡器能产生（B)
Ａ、正弦波 B 、矩形波 Ｃ、三角波 D 、锯齿波 6、单稳态触发器的具有(Ｃ）功能。
A 、计数
B 、定时、延时 Ｃ、定时、延时和整形 D 、产生矩形波 7、按输出状态划分,施密特触发器属于(）触发器。
Ａ、单稳态 B 、双稳态 C 、无稳态 D 、以上都不对 8、施密特触发器常用于对脉冲波形的(D)。
A 、计数
B 、寄存 Ｃ、延时与定时 Ｄ、整形与变换
数字电子技术基础试题及答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 A 卷 考试形式 闭 卷 考核类型 考试 本试卷共 4 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每小题2分，共10分） 1．二进制数（1011.1001）2转换为八进制数为 (13.41) ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类： 组合逻逻辑电路 、 时序逻辑电路 。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 ，或与非表达式 为 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ V ，下触发电平U T –＝ V 。 二、化简题：（每小题10分，共20分） 1．用代数法将下面的函数化为最简与或式：F=C ·[ABD BC BD A +++(B+C)D]
2. 用卡诺图法将下列函数化简为最简与或式： F(A 、B 、C 、D)=∑m （0,2,4,5,7,13）+∑d(8,9,10,11,14,15) 三、分析题：（每小题10分，共40分） 1．试分析题1图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。 题 1图 得分 评卷人
2．74161组成的电路如题 2 图所示，分析电路，并回答以下问题： （1）画出电路的状态转换图（Q 3Q 2Q 1Q 0）； （2）说出电路的功能。（74161的功能见表） 题 2 图 …………………密……………………封…………………………装…………………订………………………线………………………
数字电子技术基础试题及答案 (1)
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
数字逻辑电路试题
院系： 专业班级： 学号： 姓名： 座位号： A. 4 B. 3 C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】 A. 加法器 B. 数据分配器 C. 计数器 D. 译码器 8. 下列关于门电路的使用，描述不正确的是 【 】 A. TTL 与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用 C. CMOS 或门闲置输入端应接地 D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】 A. 同时增大R 、C 值 B. 同时减小R 、C 值 C. 同比增大R 值减小C 值 D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】 A. ROM B. 动态RAM C. MUX D. 静态RAM 1. 8位D/A 转换器的理论分辨率是_____________________。 2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。 3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。 4. 图2.1所示集成计数器的模M=_____________________。 图2.1 （题2.4图） 5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。 二、填空题 （每小题2分，共20分）
6. 对于T 触发器，当T=______时，触发器处于保持状态。 7. 逻辑函数C B AB F +=的反函数F 为_____________________。 8. 5个变量的逻辑函数全部最大项有_____________________个。 9. 二进制数()20110.101110转换成十进制数是___________________。 10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。 1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ） 3. 半加器只能用于对两个1位二进制数相加。 （ ） 4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ） 5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ） 6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ） 7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ） 8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC 门的输出端可以直接相连，实现线与。 （ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。 （ ） 1. 写出图4.1所示电路表示的逻辑函数关系式； F A C B 图4.1（题4.1） F= _____________________ 2. 画出实现逻辑函数C B A ABC Y +=的门电路图； 3. 由D 触发器和与非门组成的电路如图 4.2所示，试画出Q 端的波形，设电路 初态为 0； A Q 12345CP A Q 图4.2（题4.2） 4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简 “与或”表达式。 四、综合题 （每小题5分，共20分） 三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”） （每小题1分，共10分）
远程西安交通大学17年3月课程考试《数字逻辑电路》作业考核试题7页word
西安交通大学17年3月课程考试《数字逻辑电路》作业考核试题 一、单选题（共 30 道试题，共 60 分。）V 1. 一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。 . 1 . 2 . 4 . 16 标准答案： 2. 同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（）。 . 没有触发器 . 没有统一的时钟脉冲控制 . 没有稳定状态 . 输出只与内部状态有关 标准答案： 3. 全部的最小项之和恒为（）。 . 0 . 1 . 0或1 . 非0非1 标准答案： 4. 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。 . 2 . 6 . 7 . 8 . 10 标准答案： 5. 对于两个4位二进制数（3210）、（3210），下面说法正确的是（）。 . 如果3＞3，则＞ . 如果3＜3，则＞ . 如果0＞0，则＞ . 如果0＜0，则＞ 标准答案： 6. 半加器的逻辑功能是（）。 . 两个同位的二进制数相加 . 两个二进制数相加 . 两个同位的二进制数及来自低位的进位三者相加 . 两个二进制数的和的一半 标准答案： 7. 对于四变量逻辑函数，最小项有（）个 . 0 . 1 . 4 . 16
标准答案： 8. 为避免一次翻转现象，应采用（）触发器。 . 高电平 . 低电平 . 主从 . 边沿 标准答案： 9. 把一个五进制计数器与一个四进制计数器串联可得到（）进制。. 4 . 5 . 9 . 20 标准答案： 10. 将十进制小数转换为二进制数一般采用（） . 乘2取余法 . 乘2取整法 . 乘10取余法 . 乘10取整法 标准答案： 11. 下列器件中，属于时序部件的是（）。 . 计数器 . 译码器 . 加法器 . 多路选择器 标准答案： 12. 在下列逻辑电路中，不是组合逻辑电路的有( )。 . 译码器 . 编码器 . 全加器 . 寄存器 标准答案： 13. 对于8421码优先编码器，下面说法正确的是（）。 . 有10根输入线，4根输出线 . 有16根输入线，4根输出线 . 有4根输入线，16根输出线 . 有4根输入线，10根输出线 标准答案： 14. 十进制整数转换为二进制数一般采用（）。 . 乘2取余法 . 乘2取整法 . 乘10取余法 . 乘10取整法 标准答案： 15. 十进制数25用8421码表示为( )。
数字电路基础考试题9答案
A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环
c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0
数字电子技术基础习题及答案
数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。
《数字逻辑电路》试题及参考答案
一、填空题（共15空，每空2分，共30分） 1. 二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。 2. 十进制数 -13的8位二进制补码为____11110011________。 3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。 4. 逻辑表达式''=+ +()Y AB C D 的反演式为(())Y A B C D ''''' =+。 5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。 6. 基本RS 触发器的约束条件是_____RS=0____。 7. 写出两个逻辑变量A 、B 的全部最小项 ,,,AB A B AB A B '''' 。 8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系 01 A E N Y EN ''=?=?'=?高阻态。 9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。 8题图 9题图 10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。 11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。 12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。 13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。 14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。 15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。 A B Y 0 0 1 0 1 1 1 0 1 1 1 得分
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
数字电子技术基础试题及答案
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 …
6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；
西安电子科技大学网教数字逻辑电路模拟题资料
西安电子科技大学网教数字逻辑电路模拟 题
模拟试题一 一、单项选择题（每题 2分，共30分） 1 、下列数中最大的数是 [ ] 。 A （ 3.1 ） H B （ 3.1 ） D C (3.1) O D (11.1) B 2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。 A 00110101.0111 B 00111000.1010 C 00111000.0111 D 01101000.1010 3 、与非门的输出完成 F= , 则多余输入端 [ ] 。 A 全部接高电平 B 只需一个接高电平即可 C 全部接地电平 D 只需一个接地即可 4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。 A F= B F= C F= D F= 5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。 A C B C ＋ C D A + 6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。 A G=( ＋ B) ·＋· B G=A ＋ C ＋ B · C G=(A ＋) · C ＋ B · D G=(A ) ·＋ (B+ ) 7 、逻辑函数的逻辑相邻项是 [ ] 。 A A C B A C B D D ABC
8 、已知输入 A 、 B 和输出 F 的波形如图所示， 其 F 与 AB 的逻辑关系为 [ ] 。 A 与非 B 或非 C 异或 D 同或 9 、下列逻辑部件属于时序电路的是 [ ] 。 A 译码器 B 触发器 C 全加器 D 移位寄存器 10 、数据选择器的功能是 [ ] 。 A 将一路输入送至多路输出 B 将输入二进制代码转换为特定信息输出 C 从多路输入选择一路输出 D 考虑低位进位的加法 11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。 A 一个变量 B 二个变量 C 三个变量 D 四个变量 12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。 A JK=1X B JK=X0 C JK=X1 D JK=0X 13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。 A 0110 或 1011 B 1011 或 1010 C 0110 或 1110 D 1101 或 1100 14 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。 A 3 个 B 4 个 C 13 个 D 16 个 15 、 N 级触发器组成环形计数器，其进位模为 [ ] 。 A N B 2N C D 二、填空题（每题 2 分，共 10 分） 1. 格雷码的特征是 ________________ 。 2. F= =________________ 。
数字电子技术基础试题与答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F
2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：
（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。 图1
5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………………密……………………封…………………………装…………………订………………………线………………………
数字逻辑电路习题集教学教材
数字逻辑电路习题集
第一章 数字逻辑电路基础 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、用二进制数表示文字、符号等信息的过程称为。（编码） 5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。（27、 166、10101） 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。（42、 111100、11010111） 7、最基本的三种逻辑运算是 、 、 。（与、或、非） 8、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 9、逻辑函数化简的方法主要有 化简法和 化简法。（公式、卡诺图） 10、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可）
11、任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。（真值表、表达式、一致或相同） 12、写出下面逻辑图所表示的逻辑函数 。（C B A Y )(+=） 13、写出下面逻辑图所表示的逻辑函数 。（))((C A B A Y ++=） 14、半导体二极管具有 性，可作为开关元件。（单向导电） 15、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 16、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 二、判断题 1、十进制数74转换为8421码应当是BCD 8421)01110100(。（√） 2、二进制只可以用来表示数字，不可以用来表示文字和符号等。（╳） 3、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 4、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳）
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
数字逻辑电路习题集1
第一章 数字逻辑电路基础 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、用二进制数表示文字、符号等信息的过程称为_____________。（编码） 5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。（27、16 6、10101） 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。（42、111100、11010111） 7、最基本的三种逻辑运算是 、 、 。（与、或、非） 8、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 9、逻辑函数化简的方法主要有 化简法和 化简法。（公式、卡诺图） 10、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 11、任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。（真值表、表达式、一致或相同） 12、写出下面逻辑图所表示的逻辑函数Y= 。（C B A Y )(+=） 13、写出下面逻辑图所表示的逻辑函数Y= 。（))((C A B A Y ++=） 14、半导体二极管具有 性，可作为开关元件。（单向导电） 15、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 16、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 二、判断题
1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。（√） 2、二进制只可以用来表示数字，不可以用来表示文字和符号等。（╳） 3、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 4、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳） 5、证明两个函数是否相等，只要比较它们的真值表是否相同即可。（√） 6、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。（╳） 7、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。（╳） 8、在全部输入是“0”的情况下，函数B A Y +=运算的结果是逻辑“0”。（ ╳） 9、逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。（√） 10、在变量A 、B 取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。（√） 11、逻辑函数的卡诺图中，相邻最小项可以合并。（√） 12、对任意一个最小项，只有一组变量取值使得它的值为1.（√） 13、任意的两个最小项之积恒为0。（√） 14、半导体二极管因为其有导通、截止两种工作状态，所以可以作为开关元件使用；半导体三极管因为其有饱和、截止、放大三种工作状态，所以其不可以作为开关元件使用。（╳） 15、半导体二极管、三极管、MOS 管在数字电路中均可以作为开关元件来使用。（√） 三、选择题 1、下列哪些信号属于数字信号（B ）。 A 、正弦波信号 B 、时钟脉冲信号 C 、音频信号 D 、视频图像信号 2、数字电路中的三极管工作在（C ）。 A 、饱和区 B 、截止区 C 、饱和区或截止区 D 、放大区 3、十进制整数转换为二进制数一般采用（A ） A 、除2取余法 B 、除2取整法 C 、除10取余法 D 、除10取整法 4、将十进制小数转换为二进制数一般采用（B ） A 、乘2取余法 B 、乘2取整法 C 、乘10取余法 D 、乘10取整法 5、在（A ）的情况下，函数B A Y +=运算的结果是逻辑“0” A 、全部输入是“0” B 、任一输入是“0” C 、任一输入是“1” D 、全部输入是“1” 6、在（B ）的情况下，函数AB Y =运算的结果是逻辑“1” A 、全部输入是“0” B 、任一输入是“0” C 、任一输入是“1” D 、全部输入是“1”
数字电子技术基础试题和答案
一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。 二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码
数字逻辑电路试题(1)
密封线 数字逻辑电路试题（卷） 数字逻辑电路试题 一、填空题（16分） 1．三种基本的逻辑运算是____________、____________、____________。 2．数据选择器一般有____________个数据输出端。 3．由n个逻辑变量构成某个逻辑函数，则完整的真值表应有____________种不同的组合。 4．F（A、B、C、D）=CD，它包含了____________个最大项。 5．A（A+B）=____________。 6．F=AB+AC这种形式表达式称为____________表达式。 7．有18个变量需用二进制代码来表示它们，则最少需要____________位二进制代码。 8．用八选一数字选择器实现函数F=ABC+AC+ABC，其数据输入端D3=____________。 9．任何时刻电路的输出仅与该时刻电路输入有关，而与电路过去输入无关的电路称为____________。 10．欲将主—从JK触发器作为可控T触发器，则应使J=____________，K=____________。 11．ROM主要由____________和____________两大部分组成。 12．PLA和ROM不同之处在于PLA利用了____________原理，仅用较少的存储单元就能存储大量的信息。 二、选择题（每题2分，共30分） 1．和二进制数（10011）2等值的十进制数是（） A．19 B．11 C．17 D．15 2．十进制数895.7对应的8421BCD码是（） A．100010010110.1110 B．100010010101.0111 C．000110011010.1110 D．100010011010.0111 3．和二进制码10110相对应的余3码是（） A．10110 B．01101 C．11001 D．11101 4．A·B·A·B·C·D=（） A．1 B．C C．A D．0 5．A+BC+AB+A+DE=（） A．1 B．A C．A D．0 6 F（ABC）=ABC+A BC+B A C+A B C=（） A．∑m(0,2,4,7) B．∑m(1,3,5,7) C．∑m(1,4,5,7) D．∑m(0,1,3,5) 7．A○+B=（） A．AB+A B B．A B+A B C．AB+B A D．A B 8．F(A+B)(A+C)的对偶式为( ) A．F=A B+A C B．F=A B+A C C．F=(A+B)(A+C) D．F=(A+B)(A+C) 9．对正逻辑而言，其电路为与非门，对负逻辑而言为（） A．与非门B．与门C．或非门D．或门 10.如右图电路中，要求输出F=B，则A应为（） A A．0 B．1 C．B D．B F 11. 主——从J触发器在同步工作时，若出现Q n=0，要求达到现态Q n+1=1，则应使J、K=（） A．0，0 B．0，1 C．1，φD．φ，1 12．如下图电路同步工作时，在CP脉冲作用下，能完成翻转功能的电路是（） A B C D