PCB设计基础教程

ＰＣＢ设计基础教程

目录

１．高速ＰＣＢ设计指南之一

２．高速ＰＣＢ设计指南之二

３．ＰＣＢＬａｙｏｕｔ指南（上）

４．ＰＣＢＬａｙｏｕｔ指南（下）

５．ＰＣＢ设计的一般原则

６．ＰＣＢ设计基础知识

７．ＰＣＢ设计基本概念

８．ｐｃｂ设计注意事项

９．ＰＣＢ设计几点体会

１０．ＰＣＢＬＡＹＯＵＴ技术大全

１１．ＰＣＢ和电子产品设计

１２．ＰＣＢ电路版图设计的常见问题

１３．ＰＣＢ设计中格点的设置

１４．新手设计ＰＣＢ注意事项

１５．怎样做一块好的ＰＣＢ板

１６．射频电路ＰＣＢ设计

１７．设计技巧整理

１８．用ＰＲＯＴＥＬ９９制作印刷电路版的基本流程

１９．用ＰＲＯＴＥＬ９９ＳＥ布线的基本流程

２０．蛇形走线有什么作用

２１．封装小知识

２２．典型的焊盘直径和最大导线宽度的关系

２３．新手上路认识ＰＣＢ

２４．新手上路认识ＰＣＢ＜二＞

高速ＰＣＢ设计指南之一

高速ＰＣＢ设计指南之一

第一篇　ＰＣＢ布线

在ＰＣＢ设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个ＰＣＢ中，以布线的设计过程限定最高，技巧最细、工作量最大。ＰＣＢ布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。

对目前高密度的ＰＣＢ设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，ＰＣＢ板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。

１电源、地线的处理

既使在整个ＰＣＢ板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。

对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：

（１）、众所周知的是在电源、地线之间加上去耦电容。

（２）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：０．２～０．３ｍｍ，最经细宽度可达０．０５～０．０７ｍｍ，电源线为１．２～２．５ｍｍ

对数字电路的ＰＣＢ可用宽的地导线组成一个回路，即构成一个地网来使用（模拟电路的地不能这样使用）

（３）、用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

２数字电路与模拟电路的共地处理

现在有许多ＰＣＢ不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人ＰＣＢ对外界只有一个结点，所以必须在ＰＣＢ内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在ＰＣＢ与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在ＰＣＢ上不共地的，这由系统设计来决定。

３信号线布在电（地）层上

在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。

４大面积导体中连接腿的处理

在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（ｈｅａｔｓｈｉｅｌｄ）俗称热焊盘（Ｔｈｅｒｍａｌ），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。

５布线中网络系统的作用

在许多ＣＡＤ系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为０．１英寸（２．５４ｍｍ），所以网格系统的基础一般就定为０．１英寸（２．５４ｍｍ）或小于０．１英寸的整倍数，如：０．０５英寸、０．０２５英寸、０．０２英寸等。

６设计规则检查（ＤＲＣ）

布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

（１）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。

（２）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在ＰＣＢ中是否还有能让地线加宽的地方。

（３）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。

（４）、模拟电路和数字电路部分，是否有各自独立的地线。

（５）后加在ＰＣＢ中的图形（如图标、注标）是否会造成信号短路。

（６）对一些不理想的线形进行修改。

（７）、在ＰＣＢ上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。

（８）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

第二篇　ＰＣＢ布局

在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是ＰＣＢ设计成功的第一步。

布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得ＰＣＢ板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来，同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。

－－考虑整体美观

一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成 功的。

在一个ＰＣＢ板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。

－－布局的检查

印制板尺寸是否与加工图纸尺寸相符？能否符合ＰＣＢ制造工艺要求？有无定位标记？

元件在二维、三维空间上有无冲突？

元件布局是否疏密有序，排列整齐？是否全部布完？

需经常更换的元件能否方便的更换？插件板插入设备是否方便？

热敏元件与发热元件之间是否有适当的距离？

调整可调元件是否方便？

在需要散热的地方，装了散热器没有？空气流是否通畅？

信号流程是否顺畅且互连最短？

插头、插座等与机械设计是否矛盾？

线路的干扰问题是否有所考虑？

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

第三篇　高速ＰＣＢ设计

（一）、电子系统设计所面临的挑战

随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事１００ＭＨＺ以上的电路设计，总线的工作频率也已经达到或者超过５０ＭＨＺ，有的甚至超过１００ＭＨＺ。目前约５０％的设计的时钟频率超过５０ＭＨｚ，将近２０％的设计主频超过１２０ＭＨｚ。

当系统工作在５０ＭＨｚ时，将产生传输线效应和信号的完整性问题；而当系统时钟达到１２０ＭＨｚ时，除非使用高速电路设计知识，否则基于传统方法设计的ＰＣＢ将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。

（二）、什么是高速电路

通常认为如果数字逻辑电路的频率达到或者超过４５ＭＨＺ￣５０ＭＨＺ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。

实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于１／２数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。

信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于１／２的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。

（三）、高速信号的确定

上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于１／２驱动端的信号上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在ＰＣＢ设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度（延时）的对应关系。

ＰＣＢ板上每单位英寸的延时为０．１６７ｎｓ．。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为０．２ｎｓ。如果板上有ＧａＡｓ芯片，则最大布线长度为７．６２ｍｍ。

设Ｔｒ为信号上升时间，Ｔｐｄ为信号线传播延时。如果Ｔｒ≥４Ｔｐｄ，信号落在安全区域。如果２Ｔｐｄ≥Ｔｒ≥４Ｔｐｄ，信号落在不确定区域。如果Ｔｒ≤２Ｔｐｄ，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。

（四）、什么是传输线

ＰＣＢ板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值０．２５－０．５５ｏｈｍｓ／ｆｏｏｔ，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的ＰＣＢ连线中之后，连线上的最终阻抗称为特征阻抗Ｚｏ。线径越宽，距电源／地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。

（五）、传输线效应

基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。

反射信号Ｒｅｆｌｅｃｔｅｄｓｉｇｎａｌｓ

延时和时序错误Ｄｅｌａｙ＆Ｔｉｍｉｎｇｅｒｒｏｒｓ

多次跨越逻辑电平门限错误ＦａｌｓｅＳｗｉｔｃｈｉｎｇ

过冲与下冲Ｏｖｅｒｓｈｏｏｔ／Ｕｎｄｅｒｓｈｏｏｔ

串扰ＩｎｄｕｃｅｄＮｏｉｓｅ（ｏｒｃｒｏｓｓｔａｌｋ）

电磁辐射ＥＭＩｒａｄｉａｔｉｏｎ

５．１反射信号

如果一根走线没有被正确终结（终端匹配），那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，ＥＭＩ将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。

反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。

５．２延时和时序错误

信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。

通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。

５．３多次跨越逻辑电平门限错误

信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。

５．４过冲与下冲

过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。

５．５串扰

串扰表现为在一根信号线上有信号通过时，在ＰＣＢ板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。

信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。

５．６电磁辐射

ＥＭＩ（Ｅｌｅｃｔｒｏ－ＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。ＥＭＩ表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行ＥＭＩ仿真的软件工具，但ＥＭＩ仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制ＥＭＩ的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。

（六）、避免传输线效应的方法

针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。

６．１严格控制关键网线的走线长度

如果设计中有高速跳变的边沿，就必须考虑到在ＰＣＢ板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用ＣＭＯＳ或ＴＴＬ电路进行设计，工作频率小于

１０ＭＨｚ，布线长度应不大于７英寸。工作频率在５０ＭＨｚ布线长度应不大于１．５英寸。如果工作频率达到或超过７５ＭＨｚ布线长度应在１英寸。对于ＧａＡｓ芯片最大的布线长度应为０．３英寸。如果超过这个标准，就存在传输线的问题。

６．２合理规划走线的拓扑结构

解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，ＰＣＢ走线采用两种基本拓扑结构，即菊花链（ＤａｉｓｙＣｈａｉｎ）布线和星形（Ｓｔａｒ）分布。

对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易１００％布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：ＳｔｕｂＤｅｌａｙ＜＝Ｔｒｔ＊０．１．

例如，高速ＴＴＬ电路中的分支端长度应小于１．５英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。

星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的ＰＣＢ板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过ＣＡＤ工具计算出特征阻抗值和终端匹配电阻值。

在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是ＲＣ匹配终端。ＲＣ匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是ＲＣ匹配终端中的电容可能影响信号的形状和传播速度。

串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。

最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于ＴＴＬ输入信号（ＡＣＴ，ＨＣＴ，ＦＡＳＴ）。

此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常ＳＭＤ表面贴装电阻比通孔元件具有较低的电感，所以ＳＭＤ封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。

垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成ＰＣＢ走线终结匹配失效，成为潜在的失败因素。

６．３抑止电磁干扰的方法

很好地解决信号完整性问题将改善ＰＣＢ板的电磁兼容性（ＥＭＣ）。其中非常重要的是保证ＰＣＢ板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用＂表面积层＂技术＂Ｂｕｉｌｄ－ｕｐ＂设计制做ＰＣＢ来实现。表面积层通过在普通工艺ＰＣＢ上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低ＰＣＢ的体积。ＰＣＢ面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。

６．４其它可采用技术

为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。

如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。

走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情

况都会形成天线效应（线天线和环形天线）。天线对外产生ＥＭＩ辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。

结束语

高速电路设计是一个非常复杂的设计过程，ＺＵＫＥＮ公司的高速电路布线算法（ＲｏｕｔｅＥｄｉｔｏｒ）和ＥＭＣ／ＥＭＩ分析软件

（ＩＮＣＡＳＥＳ，Ｈｏｔ－Ｓｔａｇｅ）应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速ＰＣＢ设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

［目录］

高速ＰＣＢ设计指南之二

高速ＰＣＢ设计指南之二

第一篇　高密度（ＨＤ）电路的设计

本文介绍，许多人把芯片规模的ＢＧＡ封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案，它同时满足这些产品更高功能与性能的要求。为便携式产品的高密度电路设计应该为装配工艺着想。

当为今天价值推动的市场开发电子产品时，性能与可靠性是最优先考虑的。为了在这个市场上竞争，开发者还必须注重装配的效率，因为这样可以控制制造成本。电子产品的技术进步和不断增长的复杂性正产生对更高密度电路制造方法的需求。当设计要求表面贴装、密间距和向量封装的集成电路ＩＣ时，可能要求具有较细的线宽和较密间隔的更高密度电路板。可是，展望未来，一些已经在供应微型旁路孔、序列组装电路板的公司正大量投资来扩大能力。这些公司认识到便携式电子产品对更小封装的目前趋势。单是通信与个人计算产品工业就足以领导全球的市场。

高密度电子产品的开发者越来越受到几个因素的挑战：物理复杂元件上更密的引脚间隔、财力贴装必须很精密、和环境许多塑料封装吸潮，造成装配处理期间的破裂。物理因素也包括安装工艺的复杂性与最终产品的可靠性。进一步的财政决定必须考虑产品将如何制造和装配设备效率。较脆弱的引脚元件，如０．５０与０．４０ｍｍ０．０２０″与０．０１６″引脚间距的ＳＱＦＰｓｈｒｉｎｋｑｕａｄｆｌａｔｐａｃｋ，可能在维护一个持续的装配工艺合格率方面向装配专家提出一个挑战。最成功的开发计划是那些已经实行工艺认证的电路板设计指引和工艺认证的焊盘几何形状。

在环境上，焊盘几何形状可能不同，它基于所用的安装电子零件的焊接类型。可能的时候，焊盘形状应该以一种对使用的安装工艺透明的方式来定义。不管零件是安装在板的一面或两面、经受波峰、回流或其它焊接，焊盘与零件尺寸应该优化，以保证适当的焊接点与检查标准。虽然焊盘图案是在尺寸上定义的，并且因为它是印制板电路几何形状的一部分，它们受到可生产性水平和与电镀、腐蚀、装配或其它条件有关的公差的限制。生产性方面也与阻焊层的使用和在阻焊与导体图案之间的对齐定位有关。

１、焊盘的要求

国际电子技术委员会ＩＥＣＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｔｒｏｔｅｃｈｎｉｃａｌＣｏｍｍｉｓｓｉｏｎ的６１１８８标准认识到对焊接圆角或焊盘凸起条件的不同目标的需要。这个新的国际标准确认两个为开发焊盘形状提供信息的基本方法：

１）．基于工业元件规格、电路板制造和元件贴装精度能力的准确资料。这些焊盘形状局限于一个特定的元件，有一个标识焊盘形状的编号。

２）．一些方程式可用来改变给定的信息，以达到一个更稳健的焊接连接，这是用于一些特殊的情况，在这些情况中用于贴装或安装设备比在决定焊盘细节时所假设的精度有或多或少的差别。

该标准为用于贴装各种引脚或元件端子的焊盘定义了最大、中等和最小材料情况。除非另外标明，这个标准将所有三中希望目标标记为一级、二级或三级。

一级：最大－用于低密度产品应用，最大焊盘条件用于波峰或流动焊接无引脚的片状元件和有引脚的翅形元件。为这些元件以及向内的″Ｊ″型引脚元件配置的几何形状可以为手工焊接和回流焊接提供一个较宽的工艺窗口。

二级：中等－具有中等水平元件密度的产品可以考虑采用这个中等的焊盘几何形状。与ＩＰＣ－ＳＭ－７８２标准焊盘几何形状非常相似，为所有元件类型配置的中等焊盘将为回流焊接工艺提供一个稳健的焊接条件，并且应该为无引脚元件和翅形引脚类元件的波峰或流动焊接提供适当的条件。

三级：最小－具有高元件密度的产品通常是便携式产品应用可以考虑最小焊盘几何形状。最小焊盘几何形状

的选择可能不适合于所有的产品。在采用最小的焊盘形状之前，使用这应该考虑产品的限制条件，基于表格中所示的条件进行试验。

在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盘几何形状应该接纳元件公差和工艺变量。虽然在ＩＰＣ标准中的焊盘已经为使用者的多数装配应用提供一个稳健的界面，但是一些公司已经表示了对采用最小焊盘几何形状的需要，以用于便携式电子产品和其它独特的高密度应用。

国际焊盘标准（ＩＥＣ６１１８８）了解到更高零件密度应用的要求，并提供用于特殊产品类型的焊盘几何形状的信息。这些信息的目的是要提供适当的表面贴装焊盘的尺寸、形状和公差，以保证适当焊接圆角的足够区域，也允许对这些焊接点的检查、测试和返工。

图一和表一所描述的典型的三类焊盘几何形状是为每一类元件所提供的：最大焊盘（一级）、中等焊盘（二级）和最小焊盘（三级）。

图一、两个端子的、矩形电容与电阻元件的ＩＥＣ标准可以不同以满足特殊产品应用

焊盘特性最大一级中等二级最小三级

脚趾－焊盘突出０．６０．４０．２

脚跟－焊盘突出０．００．００．０

侧面－焊盘突出０．１０．００．０

开井余量０．５０．２５０．０５

圆整因素最近０．５最近０．０５最近０．０５

表一、矩形与方形端的元件

（陶瓷电容与电阻）（单位：ｍｍ）

焊接点的脚趾、脚跟和侧面圆角必须针对元件、电路板和贴装精度偏差的公差平方和。如图二所示，最小的焊接点或焊盘突出是随着公差变量而增加的（表二）。

图二、带状翅形引脚元件的ＩＥＣ标准定义了三种可能的变量以满足用户的应用

焊盘特性最大一级中等二级最小三级

脚趾－焊盘突出０．８０．５０．２

脚跟－焊盘突出０．５０．３５０．２

侧面－焊盘突出０．０５０．０５０．０３

开井余量０．５０．２５０．０５

圆整因素最近０．５最近０．０５最近０．０５

表二、平带Ｌ形与翅形引脚

（大于０．６２５ｍｍ的间距）（单位：ｍｍ）

如果这些焊盘的用户希望对贴装和焊接设备有一个更稳健的工艺条件，那么分析中的个别元素可以改变到新的所希望的尺寸条件。这包括元件、板或贴装精度的扩散，以及最小的焊接点或焊盘突出的期望（表３，４，５和６）。

用于焊盘的轮廓公差方法的方式与元件的类似。所有焊盘公差都是要对每一个焊盘以最大尺寸提供一个预计的焊盘图形。单向公差是要减小焊盘尺寸，因此得当焊接点形成的较小区域。为了使开孔的尺寸标注系统容易，焊盘是跨过内外极限标注尺寸的。

在这个标准中，尺寸标注概念使用极限尺寸和几何公差来描述焊盘允许的最大与最小尺寸。当焊盘在其最大尺寸时，结果可能是最小可接受的焊盘之间的间隔；相反，当焊盘在其最小尺寸时，结果可能是最小的可接受焊盘，需要达到可靠的焊接点。这些极限允许判断焊盘通过／不通过的条件。

假设焊盘几何形状是正确的，并且电路结构的最终都满足所有规定标准，焊接缺陷应该可以减少；尽管如此，焊接缺陷还可能由于材料与工艺变量而发生。为密间距ｆｉｎｅｐｉｔｃｈ开发焊盘的设计者必须建立一个可靠的焊接连接所要求的最小脚尖与脚跟，以及在元件封装特征上允许最大与最小或至少的材料条件。

表三、Ｊ形引脚（单位：ｍｍ）

焊盘特性最大一级中等二级最小三级

脚趾－焊盘突出０．２０．２０．２

脚跟－焊盘突出０．８０．６０．４

侧面－焊盘突出０．１０．０５０．０

开井余量１．５０．８０．２

圆整因素最近０．５最近０．０５最近０．０５

表四、圆柱形端子（ＭＥＬＦ）（单位：ｍｍ）

焊盘特性最大一级中等二级最小三级

脚趾－焊盘突出１．００．４０．２

脚跟－焊盘突出０．２０．１０．０

侧面－焊盘突出０．２０．１０．０

开井余量０．２０．２５０．２５

圆整因素最近０．５最近０．０５最近０．０５

表五、只有底面的端子（单位：ｍｍ）

焊盘特性最大一级中等二级最小三级

脚趾－焊盘突出０．２０．１０

脚跟－焊盘突出０．２０．１０

侧面－焊盘突出０．２０．１０

开井余量０．２５０．１０．０５

圆整因素最近０．５最近０．０５最近０．０５

表六、内向Ｌ形带状引脚（单位：ｍｍ）

焊盘特性最大一级中等二级最小三级

脚趾－焊盘突出０．１０．１０．０

脚跟－焊盘突出１．００．５０．２

侧面－焊盘突出０．１０．１０．１

开井余量０．５０．２５０．０５

圆整因素最近０．５最近０．０５最近０．０５

２、ＢＧＡ与ＣＡＰ

ＢＧＡ封装已经发展到满足现在的焊接安装技术。塑料与陶瓷ＢＧＡ元件具有相对广泛的接触间距（１．５０，１．２７和１．００ｍｍ），而相对而言，芯片规模的ＢＧＡ栅格间距为０．５０，０．６０和０．８０ｍｍ。ＢＧＡ与密间距ＢＧＡ元件两者相对于密间距引脚框架封装的ＩＣ都不容易损坏，并且ＢＧＡ标准允许选择性地减少接触点，以满足特殊的输入／输出（Ｉ／Ｏ）要求。当为ＢＧＡ元件建立接触点布局和引线排列时，封装开发者必须考虑芯片设计以及芯片块的尺寸和形状。在技术引线排列时的另一个要面对的问题是芯片的方向芯片模块的焊盘向上或向下。芯片模块面朝上的结构通常是当供应商正在使用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（内插器）技术时才采用的。

元件构造，以及在其制造中使用的材料结合，不在这个工业标准与指引中定义。每一个制造商都将企图将其特殊的结构胜任用户所定义的应用。例如消费产品可能有一个相对良好的工作环境，而工业或汽车应用的产品经常必须运行在更大的压力条件下。取决于制造ＢＧＡ所选择材料的物理特性，可能要使用到倒装芯片或引线接合技术。因为芯片安装结构是刚性材料，芯片模块安装座一般以导体定中心，信号从芯片模块焊盘走入接触球的排列矩阵。

在该文件中详细叙述的栅格阵列封装外形在ＪＥＤＥＣ的９５出版物中提供。方形ＢＧＡ，ＪＥＤＥＣＭＳ－０２８定义一种较小的矩形塑料ＢＧＡ元件类别，接触点间隔为１．２７ｍｍ。该矩阵元件的总的外形规格允许很大的灵活性，如引脚间隔、接触点矩阵布局与构造。ＪＥＤＥＣＭＯ－１５１定义各种塑料封装的ＢＧＡ。方形轮廓覆盖的尺寸从７．０－５０．０，三种接触点间隔－１．５０，１．２７和１．００ｍｍ。

球接触点可以单一的形式分布，行与列排列有双数或单数。虽然排列必须保持对整个封装外形的对称，但是各元件制造商允许在某区域内减少接触点的位置。

３、芯片规模的ＢＧＡ变量

针对密间距和真正芯片大小的ＩＣ封装，最近开发的ＪＥＤＥＣＢＧＡ指引提出许多物理属性，并为封装供应商提供变量形式的灵活性。ＪＥＤＥＣＪＣ－１１批准的第一份对密间距元件类别的文件是注册外形ＭＯ－１９５，具有基本０．５０ｍｍ间距接触点排列的统一方形封装系列。

封装尺寸范围从４．０－２１．０ｍｍ，总的高度（定义为薄的轮廓）限制到从贴装表面最大为１．２０ｍｍ。下面的例子代表为将来的标准考虑的一些其它变量。

球间距与球尺寸将也会影响电路布线效率。许多公司已经选择对较低Ｉ／Ｏ数的ＣＳＰ不采用０．５０ｍｍ间距。较大的球间距可能减轻最终用户对更复杂的印刷电路板（ＰＣＢ）技术的需求。

０．５０ｍｍ的接触点排列间隔是ＪＥＤＥＣ推荐最小的。接触点直径规定为０．３０ｍｍ，公差范围为最小０．２５、最大０．３５ｍｍ。可是大多数采用０．５０ｍｍ间距的ＢＧＡ应用将依靠电路的次表面布线。直径上小至０．２５ｍｍ的焊盘之间的间隔宽度只够连接一根０．０８ｍｍ（０．００３″）宽度的电路。将许多多余的电源和接地触点分布到矩阵的周围，这样将提供对排列矩阵的有限渗透。这些较高Ｉ／Ｏ数的应用更可能决定于多层、盲孔或封闭的焊盘上的电镀旁

路孔（ｖｉａ－ｏｎ－ｐａｄ）技术。

４、考虑封装技术

元件的环境与电气性能可能是与封装尺寸一样重要的问题。用于高密度、高Ｉ／Ｏ应用的封装技术首先必须满足环境标准。例如，那些使用刚性内插器（ｉｎｔｅｒｐｏｓｅｒ）结构的、由陶瓷或有机基板制造的不能紧密地配合硅芯片的外形。元件四周的引线接合座之间的互连必须流向内面。|ìＢＧＡ＊封装结构的一个实际优势是它在硅芯片模块外形内提供所有电气界面的能力。

|ìＢＧＡ使用一种高级的聚酰胺薄膜作为其基体结构，并且使用半加成铜电镀工艺来完成芯片上铝接合座与聚酰胺内插器上球接触座之间的互连。依顺材料的独特结合使元件能够忍受极端恶劣的环境。这种封装已经由一些主要的ＩＣ制造商用来满足具有广泛运作环境的应用。

超过２０家主要的ＩＣ制造商和封装服务提供商已经采用了|ìＢＧＡ封装。定义为面朝下的封装，元件外形密切配合芯片模块的外形，芯片上的铝接合焊盘放于朝向球接触点和ＰＣＢ表面的位置。这种结构在工业中有最广泛的认同，因为其建立的基础结构和无比的可靠性。|ìＢＧＡ封装的材料与引脚设计的独特系统是在物理上顺应的，补偿了硅芯片与ＰＣＢ结构的温度膨胀系统的较大差别。

５、安装座计划

推荐给ＢＧＡ元件的安装座或焊盘的几何形状通常是圆形的，可以调节直径来满足接触点间隔和尺寸的变化。焊盘直径应该不大于封装上接触点或球的直径，经常比球接触点规定的正常直径小１０％。在最后确定焊盘排列与几何形状之前，参考ＩＰＣ－ＳＭ－７８２第１４．０节或制造商的规格。

有两种方法用来定义安装座：定义焊盘或铜，定义阻焊，如图三所示。

图三、ＢＧＡ的焊盘可以通过化学腐蚀的图案来界定，无阻焊层或有阻焊层叠加在焊盘圆周上（阻焊层界定）。

铜定义焊盘图形－通过腐蚀的铜界定焊盘图形。阻焊间隔应该最小离腐蚀的铜焊盘０．０７５ｍｍ。对要求间隔小于所推荐值的应用，咨询印制板供应商。

阻焊定义焊盘图形－如果使用阻焊界定的图形，相应地调整焊盘直径，以保证阻焊的覆盖。

ＢＧＡ元件上的焊盘间隔活间距是基本的，因此是不累积的；可是，贴装精度和ＰＣＢ制造公差必须考虑。如前面所说的，ＢＧＡ的焊盘一般是圆形的、阻焊界定或腐蚀阻焊脱离焊盘界定的。虽然较大间距的ＢＧＡ将接纳电路走线的焊盘之间的间隔，较高Ｉ／Ｏ的元件将依靠电镀旁路孔来将电路走到次表面层。表七所示的焊盘几何形状推荐一个与名义标准接触点或球的直径相等或稍小的直径。

表七、ＢＧＡ元件安装的焊盘图形

接触点间距

（基本的）标准球直径焊盘直径（ｍｍ）

最小名义最大最小－最大

０．０５０．２５０．３００．３５０．２５－０．３０

０．６５０．２５０．３００．３５０．２５－０．３０

０．６５０．３５０．４００．４５０．３５－０．４０

０．８００．２５０．３００．３５０．２５－０．３０

０．８００．３５０．４００．４５０．３５－０．４０

０．８００．４５０．５００．５５０．４０－０．５０

１．０００．５５０．６００．６５０．５０－０．６０

１．２７０．７００．７５０．８００．６０－０．７０

１．５００．７００．７５０．８００．６０－０．７０

［目录］

ＰＣＢＬａｙｏｕｔ指南（上）

ＰＣＢＬａｙｏｕｔ指南（上）

１．一般规则

１．１ＰＣＢ板上预划分数字、模拟、ＤＡＡ信号布线区域。

１．２数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。

１．３高速数字信号走线尽量短。

１．４敏感模拟信号走线尽量短。

１．５合理分配电源和地。

１．６ＤＧＮＤ、ＡＧＮＤ、实地分开。

１．７电源及临界信号走线使用宽线。

１．８数字电路放置於并行总线／串行ＤＴＥ接口附近，ＤＡＡ电路放置於电话线接口附近。

２．元器件放置

２．１在系统电路原理图中：

ａ）划分数字、模拟、ＤＡＡ电路及其相关电路；

ｂ）在各个电路中划分数字、模拟、混合数字／模拟元器件；

ｃ）注意各ＩＣ芯片电源和信号引脚的定位。

２．２初步划分数字、模拟、ＤＡＡ电路在ＰＣＢ板上的布线区域（一般比例２／１／１），数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。

Ｎｏｔｅ：当ＤＡＡ电路占较大比重时，会有较多控制／状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。

２．３初步划分完毕後，从Ｃｏｎｎｅｃｔｏｒ和Ｊａｃｋ开始放置元器件：

ａ）Ｃｏｎｎｅｃｔｏｒ和Ｊａｃｋ周围留出插件的位置；

ｂ）元器件周围留出电源和地走线的空间；

ｃ）Ｓｏｃｋｅｔ周围留出相应插件的位置。

２．４首先放置混合型元器件（如Ｍｏｄｅｍ器件、Ａ／Ｄ、Ｄ／Ａ转换芯片等）：

ａ）确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；

ｂ）将元器件放置在数字和模拟信号布线区域的交界处。

２．５放置所有的模拟器件：

ａ）放置模拟电路元器件，包括ＤＡＡ电路；

ｂ）模拟器件相互靠近且放置在ＰＣＢ上包含ＴＸＡ１、ＴＸＡ２、ＲＩＮ、ＶＣ、ＶＲＥＦ信号走线的一面；

ｃ）ＴＸＡ１、ＴＸＡ２、ＲＩＮ、ＶＣ、ＶＲＥＦ信号走线周围避免放置高噪声元器件；

ｄ）对於串行ＤＴＥ模块，ＤＴＥＥＩＡ／ＴＩＡ－２３２－Ｅ

系列接口信号的接收／驱动器尽量靠近Ｃｏｎｎｅｃｔｏｒ并远离高频时钟信号走线，以减少／避免每条线上增加的噪声抑制器件，如阻流圈和电容等。

２．６放置数字元器件及去耦电容：

ａ）数字元器件集中放置以减少走线长度；

ｂ）在ＩＣ的电源／地间放置０．１ｕＦ的去耦电容，连接走线尽量短以减小ＥＭＩ；

ｃ）对并行总线模块，元器件紧靠

Ｃｏｎｎｅｃｔｏｒ边缘放置，以符合应用总线接口标准，如ＩＳＡ总线走线长度限定在２．５ｉｎ；

ｄ）对串行ＤＴＥ模块，接口电路靠近Ｃｏｎｎｅｃｔｏｒ；

ｅ）晶振电路尽量靠近其驱动器件。

２．７各区域的地线，通常用０Ｏｈｍ电阻或ｂｅａｄ在一点或多点相连。

３．信号走线

３．１Ｍｏｄｅｍ信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。

Ｍｏｄｅｍ易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

｜ＮｏｉｓｅＳｏｕｒｃｅ｜ｎｅｕｔｒａｌ｜ｎｏｉｓｅ

ｓｅｎｓｉｔｉｖｅ

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

ＶＤＤ，ＧＮＤ，ＡＧＮＤ｜｜３１，３８，３４，３７｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ｃｒｙｓｔａｌ｜５２，５３｜｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ｒｅｓｅｔ｜｜３５｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

ＭｅｍｏｒｙＢＵＳ｜１－６，９－１０，１２－１３｜｜

｜４３－５０，５８－６８｜｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

ＮＶＲＡＭ｜｜３９，４２｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ｔｅｌｅｐｈｏｎｅ｜｜７－８，３６，５１，５４｜２４－２５，３０，３２－３３

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ａｕｄｉｏ｜｜｜２３，２６－２９

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

串行ＤＴＥ｜４０－４１｜１１，１４－２２，５５－５７｜

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

｜ＮｏｉｓｅＳｏｕｒｃｅ｜ｎｅｕｔｒａｌ｜ｎｏｉｓｅ

ｓｅｎｓｉｔｉｖｅ

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

ＶＤＤ，ＧＮＤ，ＡＧＮＤ｜｜３１，３８，３４，３７｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ｃｒｙｓｔａｌ｜５２，５３｜｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ｒｅｓｅｔ｜｜３５｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

ＭｅｍｏｒｙＢＵＳ｜１－６，９－１０，１２－１３｜｜

｜４３－５０，５８－６８｜｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

ＮＶＲＡＭ｜｜３９，４２｜

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ｔｅｌｅｐｈｏｎｅ｜｜７－８，３６，５１，５４｜２４－２５，３０，３２－３３

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

Ａｕｄｉｏ｜｜｜２３，２６－２９

－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－＋－－－－－－－－－－－－－－－－－

并行总线｜１１，１４－２２，４０－４１｜｜

｜５５－５７｜｜

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

３．２数字信号走线尽量放置在数字信号布线区域内；

模拟信号走线尽量放置在模拟信号布线区域内；

（可预先放置隔离走线加以限定，以防走线布出布线区域）

数字信号走线和模拟信号走线垂直以减小交叉耦合。

３．３使用隔离走线（通常为地）将模拟信号走线限定在模拟信号布线区域。

ａ）模拟区隔离地走线环绕模拟信号布线区域布在ＰＣＢ板两面，线宽５０－１００ｍｉｌ；

ｂ）数字区隔离地走线环绕数字信号布线区域布在ＰＣＢ板两面，线宽５０－１００ｍｉｌ，其中一面ＰＣＢ板边应布２００ｍｉｌ宽度。

３．４并行总线接口信号走线线宽＞１０ｍｉｌ（一般为１２－１５ｍｉｌ），如／ＨＣＳ、／ＨＲＤ、／ＨＷＴ、／ＲＥＳＥＴ。

３．５模拟信号走线线宽＞１０ｍｉｌ（一般为１２－１５ｍｉｌ），如ＭＩＣＭ、ＭＩＣＶ、ＳＰＫＶ、ＶＣ、ＶＲＥＦ、ＴＸＡ１、ＴＸＡ２、ＲＸＡ、ＴＥＬＩＮ、

ＴＥＬＯＵＴ。

３．６所有其它信号走线尽量宽，线宽＞５ｍｉｌ（一般为１０ｍｉｌ），元器件间走线尽量短（放置器件时应预先考虑）。

３．７旁路电容到相应ＩＣ的走线线宽＞２５ｍｉｌ，并尽量避免使用过孔。

３．８通过不同区域的信号线（如典型的低速控制／状态信号）应在一点（首选）或两点通过隔离地线。如果走线只位於一面，隔离地线可走到ＰＣＢ的另一面以跳过信号走线而保持连续。

３．９高频信号走线避免使用９０度角弯转，应使用平滑圆弧或４５度角。

３．１０高频信号走线应减少使用过孔连接。

３．１１所有信号走线远离晶振电路。

３．１２对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。

３．１３ＤＡＡ电路中，穿孔周围（所有层面）留出至少６０ｍｉｌ的空间。

３．１４清除地线环路，以防意外电流回馈影响电源。

［目录］

ＰＣＢＬａｙｏｕｔ指南（下）

ＰＣＢＬａｙｏｕｔ指南（下）

４．电源

４．１确定电源连接关系。

４．２数字信号布线区域中，用１０ｕＦ电解电容或钽电容与０．１ｕＦ瓷片电容并联後接在电源／地之间．在ＰＣＢ板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。

４．３对双面板，在用电电路相同层面中，用两边线宽为２００ｍｉｌ的电源走线环绕该电路。（另一面须用数字地做相同处理）

４．４一般地，先布电源走线，再布信号走线。

５．地

５．１双面板中，数字和模拟元器件（除ＤＡＡ）周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连：ＭｏｄｅｍＤＧＮＤ引脚接至数字地区域，ＡＧＮＤ引脚接至模拟地区域；数字地区域和模拟地区域用一条直的空隙隔开。

５．２四层板中，使用数字和模拟地区域覆盖数字和模拟元器件（除ＤＡＡ）；ＭｏｄｅｍＤＧＮＤ引脚接至数字地区域，ＡＧＮＤ引脚接至模拟地区域；数字地区域和模拟地区域用一条直的空隙隔开。

５．３如设计中须ＥＭＩ过滤器，应在接口插座端预留一定空间，绝大多数ＥＭＩ器件（Ｂｅａｄ／电容）均可放置在该区域；未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。

５．４每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路（ＳＲＡＭ、ＥＰＲＯＭ、Ｍｏｄｅｍ）和ＤＡＡ等，每个功能模块的电源／地只能在电源／地的源点相连。

５．５对串行ＤＴＥ模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。

５．６地线通过一点相连，如可能，使用Ｂｅａｄ；如抑制ＥＭＩ需要，允许地线在其它地方相连。

５．７所有地线走线尽量宽，２５－５０ｍｉｌ。

５．８所有ＩＣ电源／地间的电容走线尽量短，并不要使用过孔。

６．晶振电路

６．１所有连到晶振输入／输出端（如ＸＴＬＩ、ＸＴＬＯ）的走线尽量短，以减少噪声干扰及分布电容对Ｃｒｙｓｔａｌ的影响。ＸＴＬＯ走线尽量短，且弯转角度不小於４５度。（因ＸＴＬＯ连接至上升时间快，大电流之驱动器）

６．２双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上

离晶振最近的ＤＧＮＤ引脚，且尽量减少过孔。

６．３如可能，晶振外壳接地。

６．４在ＸＴＬＯ引脚与晶振／电容节点处接一个１００Ｏｈｍ电阻。

６．５晶振电容的地直接连接至Ｍｏｄｅｍ的ＧＮＤ引脚，不要使用地线区域或地线走线来连接电容和Ｍｏｄｅｍ的ＧＮＤ引脚。

７．使用ＥＩＡ／ＴＩＡ－２３２接口的独立Ｍｏｄｅｍ设计

７．１使用金属外壳。如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小ＥＭＩ。

７．２各电源线上放置相同模式的Ｃｈｏｋｅ。

７．３元器件放置在一起并紧靠ＥＩＡ／ＴＩＡ－２３２接口的Ｃｏｎｎｅｃｔｏｒ。

７．４所有ＥＩＡ／ＴＩＡ－２３２器件从电源源点单独连接电源／地。电源／地的源点应为板上电源输入端或调压芯片的输出端。

７．５ＥＩＡ／ＴＩＡ－２３２电缆信号地接至数字地。

７．６以下情况ＥＩＡ／ＴＩＡ－２３２电缆屏蔽不用接至Ｍｏｄｅｍ外壳；空接；通过Ｂｅａｄ接到数字地；ＥＩＡ／ＴＩＡ－２３２电缆靠近Ｍｏｄｅｍ外壳处放置一磁环时直接连到数字地。

８．ＶＣ及ＶＲＥＦ电路电容走线尽量短，且位於中性区域。

８．１１０ｕＦＶＣ电解电容正极与０．１ｕＦＶＣ电容的连接端通过独立走线连至Ｍｏｄｅｍ的ＶＣ引脚（ＰＩＮ２４）。

８．２１０ｕＦＶＣ电解电容负极与０．１ｕＦＶＣ电容的连接端通过Ｂｅａｄ後用独立走线连至Ｍｏｄｅｍ的ＡＧＮＤ引脚（ＰＩＮ３４）。

８．３１０ｕＦＶＲＥＦ电解电容正极与０．１ｕＦＶＣ电容的连接端通过独立走线连至Ｍｏｄｅｍ的ＶＲＥＦ引脚（ＰＩＮ２５）。

８．４１０ｕＦＶＲＥＦ电解电容负极与０．１ｕＦＶＣ电容的连接端通过独立走线连至Ｍｏｄｅｍ的ＶＣ引脚（ＰＩＮ２４）；注意与８．１走线相独立。

ＶＲＥＦ－－－－－－＋－－－－－－－－＋

┿１０ｕ┿０．１ｕ

ＶＣ－－－－－－＋－－－－－－－－＋

┿１０ｕ┿０．１ｕ

＋－－－－－－－－＋－－－－－￣￣￣￣￣－－－＋ＡＧＮＤ

使用之Ｂｅａｄ应满足：

１００ＭＨｚ时，阻抗＝７０Ｗ；；

额定电流＝２００ｍＡ；；

最大电阻＝０．５Ｗ。

９．电话和Ｈａｎｄｓｅｔ接口

９．１Ｔｉｐ和Ｒｉｎｇ线接口处放置Ｃｈｏｋｅ。

９．２电话线的去耦方法与电源去耦类似，使用增加电感组合体、Ｃｈｏｋｅ、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意，一般做法是预留这些器件的位置，以便性能／ＥＭＩ测试认证时调整。

９．３Ｔｉｐ和Ｒｉｎｇ线到数字地间放置耐压高的滤波电容（０．００１ｕＦ／１ＫＶ）。

［目录］

ＰＣＢ设计的一般原则

ＰＣＢ设计的一般原则

内容：印制电路板（ＰＣＢ）是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，ＰＧＢ的密度越来越高。ＰＣＢ设计的好坏对抗干扰能力影响很大．因此，在进行ＰＣＢ设计时．必须遵守ＰＣＢ设计的一般原则，并应符合抗干扰设计的要求。

ＰＣＢ设计的一般原则

要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的ＰＣＢ．应遵循以下一般原则：

１．布局

首先，要考虑ＰＣＢ尺寸大小。ＰＣＢ尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定ＰＣＢ尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。

在确定特殊元件的位置时要遵守以下原则：

（１）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

（２）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

（３）重量超过１５ｇ的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。

（４）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。

（５）应留出印制扳定位孔及固定支架所占用的位置。

根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：

（１）按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。

（２）以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在ＰＣＢ上．尽量减少和缩短各元器件之间的引线和连接。

（３）在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。

（４）位于电路板边缘的元器件，离电路板边缘一般不小于２ｍｍ。电路板的最佳形状为矩形。长宽比为３：２成４：３。电路板面尺寸大于２００ｘ１５０ｍｍ时．应考虑电路板所受的机械强度。

２．布线

布线的原则如下；

（１）输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。

（２）印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。

当铜箔厚度为０．０５ｍｍ、宽度为１￣１５ｍｍ时．通过２Ａ的电流，温度不会高于３℃，因此导线宽度为１．５ｍｍ可满足要求。对于集成电路，尤其是数字电路，通常选０．０２￣０．３ｍｍ导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。

导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至５￣８ｍｍ。

（３）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

３．焊盘

焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径Ｄ一般不小于（ｄ＋１．２）ｍｍ，其中ｄ为引线孔径。对高密度的数字电路，焊盘最小直径可取（ｄ＋１．０）ｍｍ。

ＰＣＢ及电路抗干扰措施

印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就ＰＣＢ抗干扰设计的几项常用措施做一些说明。

１．电源线设计

根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

２．地段设计

地线设计的原则是；

（１）数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。

（２）接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在２￣３ｍｍ以上。

（３）接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。

３．退藕电容配置

ＰＣＢ设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：

（１）电源输入端跨接１０￣１００ｕｆ的电解电容器。如有可能，接１００ｕＦ以上的更好。

（２）原则上每个集成电路芯片都应布置一个０．０１ｐＦ的瓷片电容，如遇印制板空隙不够，可每４￣８个芯片布置一个１￣１０ｐＦ的但电容。

（３）对于抗噪能力弱、关断时电源变化大的器件，如ＲＡＭ、ＲＯＭ存储器件，应在芯片的电源线和地线之间直接接入退藕电容。

（４）电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：

（１在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的ＲＣ电路来吸收放电电流。一般Ｒ取１￣２Ｋ，Ｃ取２．２￣４７ＵＦ。

（２ＣＭＯＳ的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

经常使用排阻做为上拉或下拉。

排阻的公共端接电源或地线，在实际使用过程中发现，如果排阻值较大则通过公共端耦合引起误动作。

排阻值较小则增加系统功耗。

结论：排阻阻值要慎选，公共端接线或电源线要粗，最好有退耦电容。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

ＲＦ产品设计过程中降低信号耦合的ＰＣＢ布线技巧

一轮蓝牙设备、无绳电话和蜂窝电话需求高潮正促使中国电子工程师越来越关注ＲＦ电路设计技巧。ＲＦ电路板的设计是最令设计工程师感到头疼的部分，如想一次获得成功，仔细规划和注重细节是必须加以高度重视的两大关键设计规则。

射频（ＲＦ）电路板设计由于在理论上还有很多不确定性，因此常被形容为一种黑色艺术，但这个观点只有部分正确，ＲＦ电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。

当然，有许多重要的ＲＦ设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，不过，本文将集中探讨与ＲＦ电路板分区设计有关的各种问题。

今天的蜂窝电话设计以各种方式将所有的东西集成在一起，这对ＲＦ电路板设计来说很不利。现在业界竞争非常激烈，人人都在找办法用最小的尺寸和最小的成本集成最多的功能。模拟、数字和ＲＦ电路都紧密地挤在一起，用来隔开各自问题区域的空间非常小，而且考虑到成本因素，电路板层数往往又减到最小。令人感到不可思议的是，多用途芯片可将多种功能集成在一个非常小的裸片上，而且连接外界的引脚之间排列得又非常紧密，因此ＲＦ、ＩＦ、模拟和数字信号非常靠近，但它们通常在电气上是不相干的。电源分配可能对设计者来说是一个噩梦，为了延长电池寿命，电路的不同部分是根据需要而分时工作的，并由软件来控制转换。这意味着你可能需要为你的蜂窝电话提供５到６种工作电源。

一、ＲＦ布局概念

在设计ＲＦ布局时，有几个总的原则必须优先加以满足：

尽可能地把高功率ＲＦ放大器（ＨＰＡ）和低噪音放大器（ＬＮＡ）隔离开来，简单地说，就是让高功率ＲＦ发射电路远离低功率ＲＦ接收电路。如果你的ＰＣＢ板上有很多物理空间，那么你可以很容易地做到这一点，但通常元器件很多，ＰＣＢ空间较小，因而这通常是不可能的。你可以把他们放在ＰＣＢ板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括ＲＦ缓冲器和压控制振荡器（ＶＣＯ）。

确保ＰＣＢ板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。稍后，我们将讨论如何根据需要打破这个设计原则，以及如何避免由此而可能引起的问题。

芯片和电源去耦同样也极为重要，稍后将讨论实现这个原则的几种方法。

ＲＦ输出通常需要远离ＲＦ输入，稍后我们将进行详细讨论。

敏感的模拟信号应该尽可能远离高速数字信号和ＲＦ信号。

二、如何进行分区？

设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、ＲＦ走线、敏感电路和信号以及接地等的分区。

首先我们讨论物理分区问题。元器件布局是实现一个优秀ＲＦ设计的关键，最有效的技术是首先固定位于ＲＦ路径上的元器件，并调整其朝向以将ＲＦ路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。

最有效的电路板堆叠方法是将主接地面（主地）安排在表层下的第二层，并尽可能将ＲＦ线走在表层上。将ＲＦ路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少ＲＦ能量泄漏到层叠板内其他区域的机会。

在物理空间上，像多级放大器这样的线性电路通常足以将多个ＲＦ区之间相互隔离开来，但是双工器、混频器和中频放大器／混频器总是有多个ＲＦ／ＩＦ信号相互干扰，因此必须小心地将这一影响减到最小。ＲＦ与ＩＦ走线应尽可能走十字交叉，并尽可能在它们之间隔一块地。正确的ＲＦ路径对整块ＰＣＢ板的性能而言非常重要，这也就是为什么元器件布局通常在蜂窝电话ＰＣＢ板设计中占大部分时间的原因。

在蜂窝电话ＰＣＢ板上，通常可以将低噪音放大器电路放在ＰＣＢ板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到ＲＦ端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把ＲＦ能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在ＰＣＢ板两面都不受ＲＦ干扰的区域来将直通过孔的不利影响减到最小。

有时不太可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在ＲＦ区域内，但金属屏蔽罩也存在问题，例如：自身成本和装配成本都很贵；

外形不规则的金属屏蔽罩在制造时很难保证高精度，长方形或正方形金属屏蔽罩又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和故障定位；由于金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的ＰＣＢ板空间。

尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层ＰＣＢ是地层。ＲＦ信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，

不同层上的地可通过多个过孔连在一起。

尽管有以上的问题，但是金属屏蔽罩非常有效，而且常常还是隔离关键电路的唯一解决方案。

此外，恰当和有效的芯片电源去耦也非常重要。许多集成了线性线路的ＲＦ芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音（见图１）。

最小电容值通常取决于其自谐振频率和低引脚电感，Ｃ４的值就是据此选择的。Ｃ３和Ｃ２的值由于其自身引脚电感的关系而相对较大一些，从而ＲＦ去耦效果要差一些，不过它们较适合于滤除较低频率的噪声信号。电感Ｌ１使ＲＦ信号无法从电源线耦合到芯片中。记住：所有的走线都是一条潜在的既可接收也可发射ＲＦ信号的天线，另外将感应的射频信号与关键线路隔离开也很必要。

这些去耦元件的物理位置通常也很关键，图２表示了一种典型的布局方法。这几个重要元件的布局原则是：Ｃ４要尽可能靠近ＩＣ引脚并接地，Ｃ３必须最靠近Ｃ４，Ｃ２必须最靠近Ｃ３，而且ＩＣ引脚与Ｃ４的连接走线要尽可能短，这几个元件的接地端（尤其是Ｃ４）通常应当通过下一地层与芯片的接地引脚相连。将元件与地层相连的过孔应该尽可能靠近ＰＣＢ板上元件焊盘，最好是使用打在焊盘上的盲孔以将连接线电感减到最小，电感应该靠近Ｃ１。

一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗ＲＦ负载和一个低阻抗直流电源，同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作，因此你可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够空间的话，那么可能会遇到一些麻烦。

记住电感极少并行靠在一起，因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度，或者成直角排列以将其互感减到最小。

电气分区原则大体上与物理分区相同，但还包含一些其它因素。现代蜂窝电话的某些部分采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着蜂窝电话需要运行多种电源，而这给隔离带来了更多的问题。电源通常从连接器引入，并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配。

蜂窝电话里大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来各种各样的问题。高功率放大器的接地相当关键，并经常需要为其设计一个金属屏蔽罩。

在大多数情况下，同样关键的是确保ＲＦ输出远离ＲＦ输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上，它们可能会变得不稳定，并将噪音和互调信号添加到ＲＦ信号上。

如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地，其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心，否则你可能会在不知不觉之中引入一条你不希望发生的耦合通道。图３详细说明了这一接地办法。

有时可以选择走单端或平衡ＲＦ信号线，有关交叉干扰和ＥＭＣ／ＥＭＩ的原则在这里同样适用。平衡ＲＦ信号线如果走线正确的话，可以减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗，实际布线可能会有一些困难。

缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部分，并用于驱动不同的电路，特别是本振可能需要缓冲器来驱动多个混频器。当混频器在ＲＦ频率处到达共模隔离状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。

缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。

还有许多非常敏感的信号和控制线需要特别注意，但它们超出了本文探讨的范围，因此本文仅略作论述，不再进行详细说明。

压控振荡器（ＶＣＯ）可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给ＲＦ信号增加了噪声。总的来说，在这一级以后你再也没有办法从ＲＦ输出信号中将噪声去掉。那么困难在哪里呢？首先，控制线的期望频宽范围可能从ＤＣ直到２ＭＨｚ，而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次，ＶＣＯ控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声，因此必须非常小心处理ＶＣＯ控制线。

要确保ＲＦ走线下层的地是实心的，而且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保ＶＣＯ的电源已得到充分去耦，由于ＶＣＯ的ＲＦ输出往往是一个相对较高的电平，ＶＣＯ输出信号很容易干扰其它电路，因此必须对ＶＣＯ加以特别注意。事实上，ＶＣＯ往往布放在ＲＦ区域的末端，有时它还需要一个金属屏蔽罩。

谐振电路（一个用于发射机，另一个用于接收机）与ＶＣＯ有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置ＶＣＯ工作频率和将语音或数据调制到ＲＦ信号上。

所有ＶＣＯ的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的ＲＦ频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。

自动增益控制（ＡＧＣ）放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有ＡＧＣ放大器。ＡＧＣ放大器通常能有效地滤掉噪声，不过由于蜂窝电话具备处理发射和接收信号强度快速变化的能力，因此要求ＡＧＣ电路有一个相当宽的带宽，而这使某些关键电路上的ＡＧＣ放大器很容易引入噪声。

设计ＡＧＣ线路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离ＲＦ、ＩＦ或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。

在所有ＰＣＢ设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于ＲＦＰＣＢ设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，问题在于如果没有预见和事先仔细的计划，每次你能在这方面所做的事都很少。因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局评估都非常重要，由于疏忽而引起的设计更改将可能导致一个即将完成的设计又必须推倒重来。这一因疏忽而导致的严重后果，无论如何对你的个人事业发展来说不是一件好事。

同样应使ＲＦ线路远离模拟线路和一些很关键的数字信号，所有的ＲＦ走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连。类似面包板的微型过孔构造板在ＲＦ线路开发阶段很有用，如果你选用了构造板，那么你毋须花费任何开销就可随意使用很多过孔，否则在普通ＰＣＢ板上钻孔将会增加开发成本，而这在大批量生产时会增加成本。

如果ＲＦ走线必须穿过信号线，那么尽量在它们之间沿着ＲＦ走线布一层与主地相连的地。如果不可能的话，一定要保证它们是十字交叉的，这可将容性耦合减到最小，同时尽可能在每根ＲＦ走线周围多布一些地，并把它们连到主地。此外，将并行ＲＦ走线之间的距离减到最小可以将感性耦合减到最小。

一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。我曾试过把接地面分成几块来隔离模拟、数字和ＲＦ线路，但我从未对结果感到满意过，因为最终总是有一些高速信号线要穿过这些分开的地，这不是一件好事。

在ＰＣＢ板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量，并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。应当避免在ＰＣＢ各层上生成游离地，因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下，如果你不能把它们连到主地，那么你最好把它们去掉。

本文小结

在拿到一张工程更改单（ＥＣＯ）时，要冷静，不要轻易消除你所有辛辛苦苦才完成的工作。一张ＥＣＯ很轻易使你的工作陷入混乱，不管需要做的修改是多么的微小。当你必须在某个时间段里完成一份工作时，你很容易就会忘记一些关键的东西，更不用说要作出更改了。

不论是不是黑色艺术，遵守一些基本的ＲＦ设计规则和留意一些优秀的设计实例将可帮助你完成ＲＦ设计工作。成功的ＲＦ设计必须仔细注意整个设计过程中每个步骤及每个细节才有可能实现，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的工作进展进行全面持续地评估。

［目录］

ＰＣＢ设计基础知识

ＰＣＢ设计基础知识

印刷电路板（Ｐｒｉｎｔｅｄｃｉｒｃｕｉｔｂｏａｒｄ，ＰＣＢ）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的ＰＣＢ上。除了固定各种小零件外，ＰＣＢ的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，ＰＣＢ上头的线路与零件也越来越密集了。标准的ＰＣＢ长得就像这样。裸板（上头没有零件）也常被称为「印刷线路板ＰｒｉｎｔｅｄＷｉｒｉｎｇＢｏａｒｄ（ＰＷＢ）。

板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线

（ｃｏｎｄｕｃｔｏｒｐａｔｔｅｒｎ）或称布线，并用来提供ＰＣＢ上零件的电路连接。

为了将零件固定在ＰＣＢ上面，我们将它们的接脚直接焊在布线上。在最基本的ＰＣＢ（单面板）上，零件都集中在其中一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，ＰＣＢ的正反面分别被称为零件面（ＣｏｍｐｏｎｅｎｔＳｉｄｅ）与焊接面（ＳｏｌｄｅｒＳｉｄｅ）。

如果ＰＣＢ上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座（Ｓｏｃｋｅｔ）。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ＺＩＦ（ＺｅｒｏＩｎｓｅｒｔｉｏｎＦｏｒｃｅ，零拨插力式）插座，它可以让零件（这里指的是ＣＰＵ）可以轻松插进插座，也可以拆下来。插座旁的固定杆，可以在您插进零件后将其固定。

如果要将两块ＰＣＢ相互连结，一般我们都会用到俗称「金手指」的边接头（ｅｄｇｅｃｏｎｎｅｃｔｏｒ）。金手指上包含了许多裸露的铜垫，这些铜垫事实上也是ＰＣＢ布线的一部份。通常连接时，我们将其中一片ＰＣＢ上的金手指插进另一片ＰＣＢ上合适的插槽上（一般叫做扩充槽Ｓｌｏｔ）。在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借着金手指来与主机板连接的。

ＰＣＢ上的绿色或是棕色，是阻焊漆（ｓｏｌｄｅｒｍａｓｋ）的颜色。这层是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面（ｓｉｌｋｓｃｒｅｅｎ）。通常在这上面会印上文字与符号（大多是白色的），以标示出各零件在板子上的位置。丝网印刷面也被称作图标面

ｌｅｇｅｎｄ）。

单面板（Ｓｉｎｇｌｅ－ＳｉｄｅｄＢｏａｒｄｓ）

我们刚刚提到过，在最基本的ＰＣＢ上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以我们就称这种ＰＣＢ叫作单面板（Ｓｉｎｇｌｅ－ｓｉｄｅｄ）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。

双面板（Ｄｏｕｂｌｅ－ＳｉｄｅｄＢｏａｒｄｓ）

这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔（ｖｉａ）。导孔是在ＰＣＢ上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错（可以绕到另一面），它更适合用在比单面板更复杂的电路上。

多层板（Ｍｕｌｔｉ－ＬａｙｅｒＢｏａｒｄｓ）

为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢（压合）。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是４到８层的结构，不过技术上可以做到近１００层的ＰＣＢ板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为ＰＣＢ中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，也许可以看出来。

我们刚刚提到的导孔（ｖｉａ），如果应用在双面板上，那么一定都是打穿整个板子

不过在多层板当中，如果您只想连接其中一些线路，那么导孔可能会浪费一些其它层的线路空间。埋孔（Ｂｕｒｉｅｄｖｉａｓ）和盲孔（Ｂｌｉｎｄｖｉａｓ）技术可以避免这个问题，因为它们只穿透其中几层。盲孔是将几层内部ＰＣＢ与表面ＰＣＢ连接，不须穿透整个板子。埋孔则只连接内部的ＰＣＢ，所以光是从表面是看不出来的。

在多层板ＰＣＢ中，整层都直接连接上地线与电源。所以我们将各层分类为信号层（Ｓｉｇｎａｌ），电源层（Ｐｏｗｅｒ）或是地线层（Ｇｒｏｕｎｄ）。如果ＰＣＢ上的零件需要不同的电源供应，通常这类ＰＣＢ会有两层以上的电源与电线层。

零件封装技术

插入式封装技术（ＴｈｒｏｕｇｈＨｏｌｅＴｅｃｈｎｏｌｏｇｙ）

将零件安置在板子的一面，并将接脚焊在另一面上，这种技术称为「插入式（ＴｈｒｏｕｇｈＨｏｌｅＴｅｃｈｎｏｌｏｇｙ，ＴＨＴ）」封装。这种零件会需要占用大量的空间，并且要为每只接脚钻一个洞。所以它们的接脚其实占掉两面的空间，而且焊点也比较大。但另一方面，ＴＨＴ零件和ＳＭＴ（ＳｕｒｆａｃｅＭｏｕｎｔｅｄＴｅｃｈｎｏｌｏｇｙ，表面黏着式）零件比起来，与ＰＣＢ连接的构造比较好，关于这点我们稍后再谈。像是排线的插座，和类似的界面都需要能耐压力，所以通常它们都是ＴＨＴ封装。

表面黏贴式封装技术（ＳｕｒｆａｃｅＭｏｕｎｔｅｄＴｅｃｈｎｏｌｏｇｙ）

使用表面黏贴式封装（ＳｕｒｆａｃｅＭｏｕｎｔｅｄＴｅｃｈｎｏｌｏｇｙ，ＳＭＴ）的零件，接脚是焊在与零件同一面。这种技术不用为每个接脚的焊接，而都在ＰＣＢ上钻洞。

表面黏贴式的零件，甚至还能在两面都焊上。

ＳＭＴ也比ＴＨＴ的零件要小。和使用ＴＨＴ零件的ＰＣＢ比起来，使用ＳＭＴ技术的ＰＣＢ板上零件要密集很多。ＳＭＴ封装零件也比ＴＨＴ的要便宜。所以现今的ＰＣＢ上大部分都是ＳＭＴ，自然不足为奇。

因为焊点和零件的接脚非常的小，要用人工焊接实在非常难。不过如果考虑到目前的组装都是全自动的话，这个问题只会出现在修复零件的时候吧。

设计流程

在ＰＣＢ的设计中，其实在正式布线前，还要经过很漫长的步骤，以下就是主要设计的流程：

系统规格

首先要先规划出该电子设备的各项系统规格。包含了系统功能，成本限制，大小，运作情形等等。

系统功能区块图

接下来必须要制作出系统的功能方块图。方块间的关系也必须要标示出来。

将系统分割几个ＰＣＢ

将系统分割数个ＰＣＢ的话，不仅在尺寸上可以缩小，也可以让系统具有升级与交换零件的能力。系统功能方块图就提供了我们分割的依据。像是计算机就可以分成主机板、显示卡、声卡、软盘驱动器和电源等等。

决定使用封装方法，和各ＰＣＢ的大小

当各ＰＣＢ使用的技术和电路数量都决定好了，接下来就是决定板子的大小了。如果设计的过大，那么封装技术就要改变，或是重新作分割的动作。在选择技术时，也要将线路图的品质与速度都考量进去。

绘出所有ＰＣＢ的电路概图

概图中要表示出各零件间的相互连接细节。所有系统中的ＰＣＢ都必须要描出来，现今大多采用ＣＡＤ（计算机辅助设计，ＣｏｍｐｕｔｅｒＡｉｄｅｄＤｅｓｉｇｎ）的方式。下面就是使用ＣｉｒｃｕｉｔＭａｋｅｒＴＭ设计的范例。

ＰＣＢ的电路概图

初步设计的仿真运作

为了确保设计出来的电路图可以正常运作，这必须先用计算机软件来仿真一次。这类软件可以读取设计图，并且用许多方式显示电路运作的情况。这比起实际做出一块样本ＰＣＢ，然后用手动测量要来的有效率多了。

将零件放上ＰＣＢ

零件放置的方式，是根据它们之间如何相连来决定的。它们必须以最有效率的方式与路径相连接。所谓有效率的布线，就是牵线越短并且通过层数越少（这也同时减少导孔的数目）越好，不过在真正布线时，我们会再提到这个问题。下面是总线在ＰＣＢ上布线的样子。为了让各零件都能够拥有完美的配线，放置的位置是很重要的。

测试布线可能性，与高速下的正确运作

现今的部份计算机软件，可以检查各零件摆设的位置是否可以正确连接，或是检查在高速运作下，这样是否可以正确运作。这项步骤称为安排零件，不过我们不会太深入研究这些。如果电路设计有问题，在实地导出线路前，还可以重新安排零件的位置。

导出ＰＣＢ上线路

在概图中的连接，现在将会实地作成布线的样子。这项步骤通常都是全自动的，不过一般来说还是需要手动更改某些部份。下面是２层板的导线模板。红色和蓝色的线条，分别代表ＰＣＢ的零件层与焊接层。白色的文字与四方形代表的是网版印刷面的各项标示。红色的点和圆圈代表钻洞与导孔。最右方我们可以看到ＰＣＢ上的焊接面有金手指。这个ＰＣＢ的最终构图通常称为工作底片（Ａｒｔｗｏｒｋ）。

每一次的设计，都必须要符合一套规定，像是线路间的最小保留空隙，最小线路宽度，和其它类似的实际限制等。这些规定依照电路的速度，传送信号的强弱，电路对耗电与噪声的敏感度，以及材质品质与制造设备等因素而有不同。如果电流强度上升，那导线的粗细也必须要增加。为了减少ＰＣＢ的成本，在减少层数的同时，也必须要注意这些规定是否仍旧符合。如果需要超过２层的构造的话，那么通常会使用到电源层以及地线层，来避免信号层上的传送信号受到影响，并且可以当作信号层的防护罩。

导线后电路测试

为了确定线路在导线后能够正常运作，它必须要通过最后检测。这项检测也可以检查是否有不正确的连接，并且所有联机都照着概图走。

建立制作档案

因为目前有许多设计ＰＣＢ的ＣＡＤ工具，制造厂商必须有符合标准的档案，才能制造板子。标准规格有好几种，不过最常用的是Ｇｅｒｂｅｒｆｉｌｅｓ规格。一组Ｇｅｒｂｅｒｆｉｌｅｓ包括各信号、电源以及地线层的平面图，阻焊层与网板印刷面的平面图，以及钻孔与取放等指定档案。

电磁兼容问题

没有照ＥＭＣ（电磁兼容）规格设计的电子设备，很可能会散发出电磁能量，并且干扰附近的电器。ＥＭＣ对电磁干扰

（ＥＭＩ），电磁场（ＥＭＦ）和射频干扰（ＲＦＩ）等都规定了最大的限制。这项规定可以确保该电器与附近其它电器的正常运作。ＥＭＣ对一项设备，散射或传导到另一设备的能量有严格的限制，并且设计时要减少对外来ＥＭＦ、ＥＭＩ、ＲＦＩ等的磁化率。换言之，这项规定的目的就是要防止电磁能量进入或由装置散发出。这其实是一项很难解决的问题，一般大多会使用电源和地线层，或是将ＰＣＢ放进金属盒子当中以解决这些问题。电源和地线层可以防止信号层受干扰，金属盒的效用也差不多。对这些问题我们就不过于深入了。

电路的最大速度得看如何照ＥＭＣ规定做了。内部的ＥＭＩ，像是导体间的电流耗损，会随着频率上升而增强。如果两者之间的的电流差距过大，那么一定要拉长两者间的距离。这也告诉我们如何避免高压，以及让电路的电流消耗降到最低。布线的延迟率也很重要，所以长度自然越短越好。所以布线良好的小ＰＣＢ，会比大ＰＣＢ更适合在高速下运作。

制造流程

ＰＣＢ的制造过程由玻璃环氧树脂（ＧｌａｓｓＥｐｏｘｙ）或类似材质制成的「基板」开始

影像（成形／导线制作）

制作的第一步是建立出零件间联机的布线。我们采用负片转印（Ｓｕｂｔｒａｃｔｉｖｅｔｒａｎｓｆｅｒ）方式将工作底片表现在金属导体上。这项技巧是将整个表面铺上一层薄薄的铜箔，并且把多余的部份给消除。追加式转印（ＡｄｄｉｔｉｖｅＰａｔｔｅｒｎ

ｔｒａｎｓｆｅｒ）是另一种比较少人使用的方式，这是只在需要的地方敷上铜线的方法，不过我们在这里就不多谈了。

如果制作的是双面板，那么ＰＣＢ的基板两面都会铺上铜箔，如果制作的是多层板，接下来的步骤则会将这些板子黏在一起。

接下来的流程图，介绍了导线如何焊在基板上。

正光阻剂（ｐｏｓｉｔｉｖｅｐｈｏｔｏｒｅｓｉｓｔ）是由感光剂制成的，它在照明下会溶解（负光阻剂则是如果没有经过照明就会分解）。有很多方式可以处理铜表面的光阻剂，不过最普遍的方式，是将它加热，并在含有光阻剂的表面上滚动（称作干膜光阻剂）。它也可以用液态的方式喷在上头，不过干膜式提供比较高的分辨率，也可以制作出比较细的导线。

遮光罩只是一个制造中ＰＣＢ层的模板。在ＰＣＢ板上的光阻剂经过ＵＶ光曝光之前，覆盖在上面的遮光罩可以防止部份区域的光阻剂不被曝光（假设用的是正光阻剂）。这些被光阻剂盖住的地方，将会变成布线。

在光阻剂显影之后，要蚀刻的其它的裸铜部份。蚀刻过程可以将板子浸到蚀刻溶剂中，或是将溶剂喷在板子上。一般用作蚀刻溶剂的有，氯化铁（ＦｅｒｒｉｃＣｈｌｏｒｉｄｅ），碱性氨（ＡｌｋａｌｉｎｅＡｍｍｏｎｉａ），硫酸加过氧化氢（ＳｕｌｆｕｒｉｃＡｃｉｄ＋

ＨｙｄｒｏｇｅｎＰｅｒｏｘｉｄｅ），和氯化铜（ＣｕｐｒｉｃＣｈｌｏｒｉｄｅ）等。蚀刻结束后将剩下的光阻剂去除掉。这称作脱膜（Ｓｔｒｉｐｐｉｎｇ）程序。

钻孔与电镀

如果制作的是多层ＰＣＢ板，并且里头包含埋孔或是盲孔的话，每一层板子在黏合前必须要先钻孔与电镀。如果不经过这个步骤，那么就没办法互相连接了。

在根据钻孔需求由机器设备钻孔之后，孔璧里头必须经过电镀（镀通孔技术，Ｐｌａｔｅｄ－Ｔｈｒｏｕｇｈ－Ｈｏｌｅｔｅｃｈｎｏｌｏｇｙ，

ＰＴＨ）。在孔璧内部作金属处理后，可以让内部的各层线路能够彼此连接。在开始电镀之前，必须先清掉孔内的杂物。这是因为树脂环氧物在加热后会产生一些化学变化，而它会覆盖住内部ＰＣＢ层，所以要先清掉。清除与电镀动作都会在化学制程中完成。

多层ＰＣＢ压合

PCB设计基础教程

PCB设计基础教程 目录 1.高速PCB设计指南之一 2.高速PCB设计指南之二 3.PCB Layout指南(上) 4.PCB Layout指南(下) 5.PCB设计的一般原则 6.PCB设计基础知识 7.PCB设计基本概念 8.pcb设计注意事项 9.PCB设计几点体会 10.PCB LAYOUT技术大全 11.PCB和电子产品设计 12.PCB电路版图设计的常见问题 13.PCB设计中格点的设置 14.新手设计PCB注意事项 15.怎样做一块好的PCB板 16.射频电路PCB设计 17.设计技巧整理 18.用PROTEL99制作印刷电路版的基本流程 19.用PROTEL99SE 布线的基本流程 20.蛇形走线有什么作用 21.封装小知识 22.典型的焊盘直径和最大导线宽度的关系 23.新手上路认识PCB 24.新手上路认识PCB<二> 高速PCB设计指南之一 高速PCB设计指南之一 第一篇 PCB布线

在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： （1）众所周知的是在电源、地线之间加上去耦电容。 （2）尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，（通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm）对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB部进行处理数、模共地的问题，而在板部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 3 信号线布在电（地）层上

PCB设计基础教程

ＰＣＢ设计基础教程 目录 １．高速ＰＣＢ设计指南之一 ２．高速ＰＣＢ设计指南之二 ３．ＰＣＢＬａｙｏｕｔ指南（上） ４．ＰＣＢＬａｙｏｕｔ指南（下） ５．ＰＣＢ设计的一般原则 ６．ＰＣＢ设计基础知识 ７．ＰＣＢ设计基本概念 ８．ｐｃｂ设计注意事项 ９．ＰＣＢ设计几点体会 １０．ＰＣＢＬＡＹＯＵＴ技术大全 １１．ＰＣＢ和电子产品设计 １２．ＰＣＢ电路版图设计的常见问题 １３．ＰＣＢ设计中格点的设置 １４．新手设计ＰＣＢ注意事项 １５．怎样做一块好的ＰＣＢ板 １６．射频电路ＰＣＢ设计 １７．设计技巧整理 １８．用ＰＲＯＴＥＬ９９制作印刷电路版的基本流程 １９．用ＰＲＯＴＥＬ９９ＳＥ布线的基本流程 ２０．蛇形走线有什么作用 ２１．封装小知识 ２２．典型的焊盘直径和最大导线宽度的关系 ２３．新手上路认识ＰＣＢ ２４．新手上路认识ＰＣＢ＜二＞ 高速ＰＣＢ设计指南之一 高速ＰＣＢ设计指南之一 第一篇　ＰＣＢ布线 在ＰＣＢ设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个ＰＣＢ中，以布线的设计过程限定最高，技巧最细、工作量最大。ＰＣＢ布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。 对目前高密度的ＰＣＢ设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，ＰＣＢ板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 １电源、地线的处理 既使在整个ＰＣＢ板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：

PCB课程设计

PCB课程设计报告 课题:8255并行口扩展设计 学院: 核工程与地球物理学院 班级: 学号:2 姓名: 何鹏宇 目录 一、设计题目 (2) 二、设计内容与要求 (2) 三、设计目得意义 (2) 四、系统硬件电路图 (2) 五、程序流程图与源程序......................................... 错误!未定义书签。 六、系统功能分析与说明 (3) 七、设计体会 ............................................................ 错误!未定义书签。

一、设计题目 8255并行口扩展控制系统设计。利用单片机AT89C52控制实现8255得PB口输出数据等于PA口输入数据。 二、设计内容与要求 (1)利用单片机AT89C52与8255A设计一个扩展控制系统设计。 (3)要求使用得元器件数目最少,电路尽可能简单。 (4)电源电压为＋5V。 三、设计目得意义 1、通过8255并行口扩展控制,进一步熟悉与掌握单片机得结构及工作原理,加深 对单片机理论知识得理解; 2、掌握单片机内部功能模块得应用; 3、掌握单片机得接口及相关外围芯片得特性、使用与控制方法; 4、掌握单片机应用系统得构建与使用,为以后设计与实现单片机应用系统打下 良好得基础。 四、系统硬件电路图 (1) 8255并行口扩展控制硬件电路原理图如下: 图1:电路原理图 三大元件:

各元件封装: (2) PCB图如下 : 图2:PCB图五、程序流程图与源程序 5、1 程序流程图 六、系统功能分析与说明 6、1 总体功能实现说明 本次设计单片机采用 8位CMOS微

高速PCB设计新手 入门及进阶教程(上)

https://www.wendangku.net/doc/323809089.html, 高速PCB设计新手入门及进阶教程（上） 高速PCB设计指南之一----PCB布局，布线，高速设计 第一篇PCB布线 在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： （1）、众所周知的是在电源、地线之间加上去耦电容。 （2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，

PCB设计基础知识

PCB设计基础知识 印刷电路板（Printed circuit board，PCB）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的PCB上。除了固定各种小零件外，PCB的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，PCB上头的线路与零件也越来越密集了。标准的PCB长得就像这样。裸板（上头没有零件）也常被称为「印刷线路板Printed Wiring Board（PWB）」。 板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（conductor pattern）或称布线，并用来提供PCB上零件的电路连接。 为了将零件固定在PCB上面，我们将它们的接脚直接焊在布线上。在最基本的PCB（单面板）上，零件都集中在其中一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，PCB 的正反面分别被称为零件面（Component Side）与焊接面（Solder Side）。 如果PCB上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座（Socket）。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ZIF（Zero Insertion Force，零拨插力式）插座，它可以让零件（这里指的是CPU）可以轻松插进插座，也可以拆下来。插座旁的固定杆，可以在您插进零件后将其固定。 如果要将两块PCB相互连结，一般我们都会用到俗称「金手指」的边接头（edge connector）。金手指上包含了许多裸露的铜垫，这些铜垫事实上也是PCB布线的一部份。通常连接时，我们将其中一片PCB上的金手指插进另一片PCB上合适的插槽上（一般叫做扩充槽Slot）。在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借着金手指来与主机板连接的。 PCB上的绿色或是棕色，是阻焊漆（solder mask）的颜色。这层是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面（silk screen）。通常在这上面会印上文字与符号（大多是白色的），以标示出各零件在板子上的位置。丝网印刷面也被称作图标面（legend）。 单面板（Single-Sided Boards） 我们刚刚提到过，在最基本的PCB上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以我们就称这种PCB叫作单面板（Single-sided）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。 双面板（Double-Sided Boards） 这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔（via）。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错（可以绕到另一面），它更适合用在比单面板更复杂的电路上。 多层板（Multi-Layer Boards） 为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢（压合）。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上可以做到近100层的PCB板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为PCB中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，

PCB电路板ADP原理图与PCB设计教程第章

PCB电路板ADP原理图与PCB设计教程 第章

第4章原理图设计 在前面几章讲述了电路设计的基础知识后，现在可以学习具体的原理图设计。本章主要讲述电子元件的布置、调整、布线、绘图以及元件的编辑等，最后将以一个FPGA应用板原理图和一个译码器原理图设计为实例进行讲解。 4.1元件库管理 在向原理图中放置元件之前，必须先将该元件所在的元件库载入系统。如果一次载入过多的元件库，将会占用较多的系统资源，同时也会降低应用程序的执行效率。所以，最好的做法是只载入必要且常用的元件库，其他特殊的元件库在需要时再载入。一般在放置元件时，经常需要在元件库中查找需要放置的元件，所以需要进行元件库的相关操作。 4.1.1浏览元件库 浏览元件库可以执行Design→BrowseLibrary命令，系统将弹出如图4-1所示的元件库管理器。在元件库管理器中，用户可以装载新的元件库、查找元件、放置元件等。 图4-1元件库管理器 (1)查找元件 80

元件库管理器为用户提供了查找元件的工具。即在元件库管理器中，单击Search按钮，系统将弹出如图4-2所示的查找元件库对话框，如果执行T ools→Findponent命令也可弹出该对话框，在该对话框中，可以设定查找对象以及查找范围。可以查找的对象为包含在.Intlib文件中的元件。该对话框的操作及使用方法如下： 图4-2简单查找元件库对话框 1)简单查找。图4-2所示为简单查找对话框，如果要进行高级查找，则单击图4-2所示对话框中的“Advanced”按钮，然后会显示高级查找对话框。 ●Filters操作框。在该操作框中可以输入查找元件的域属性， 如Name等；然后选择操作算子(Operator)，如 Equals(等于)、Contains(包含)、StartsWith(起始)或者 EndsWith(结束)等；在Vlaue(值)编辑框中可以输入或选 择所要查找的属性值。 ●Scope操作框。该操作框用来设置查找的范围。当选中 AvailableLibraries单选按钮时，则在已经装载的元件库中 查找；当选中LibrariesonPath单选按钮时，则在指定的

PCB课程设计

PCB课程设计报告课题：8255并行口扩展设计 学院：核工程与地球物理学院班级：1221201 学号: 201220120126 姓名：何鹏宇

目录 一、设计题目.................................................. 3. 二、设计内容与要求............................................ 3. 三、设计目的意义............................................... 3. 四、系统硬件电路图 ............................................. 3. 五、程序流程图与源程序 (5) 六、系统功能分析与说明 ........................................ 5. 七、设计体会 (10)

设计题目 8255并行口扩展控制系统设计。利用单片机AT89C52控制实现8255的PB 口输出 数据 等于PA 口输入数据。 二、 设计内容与要求 （1）利用单片机 AT89C52与8255A 设计一个扩展控制系统设计。 （3） 要求使用的元器件数目最少，电路尽可能简单。 （4） 电源电压为+ 5V 。 三、 设计目的意义 1、 通过8255并行口扩展控制，进一步熟悉和掌握单片机的结构及工作原理，力卩 深对单片机理论知识的理解； 2、 掌握单片机内部功能模块的应用； 3、 掌握单片机的接口及相关外围芯片的特性、使用与控制方法； 4、 掌握单片机应用系统的构建和使用，为以后设计和实现单片机应用系统打下 良好 的基础。 5、 四、系统硬件电路图 （1） 8255并行口扩展控制硬件电路原理图如下: F ；4■齡 F ： 3 ■- ； Lil iZ^w Ai l m Ki E S~：? a 戻三 心 如 MH 工制乂□:" 一 叱 STAi 口二 a —| Fl lEHt I ：A3：I X!: y 朋: ]A=JM :. *HB3lR> 丁

PCB设计基础

深圳市金百泽电子科技股份有限公司 How far? How fast? PCB设计基础 讲师：日期：

PCB概述 l PCB（Printed Circuit Board）中文名称印刷电路板，又称印制板。l PCB 根据制作材料可分为刚性板和挠性板（FPC，软性板）。 l FPC：是一种具有高可靠性和较高曲挠性的电路板。用于手机、笔记本电脑、PDA、数码相机、LCM等很多产品。 产品特点： *可自由弯曲、折叠、卷绕，可在三维空间随意移动及伸缩。 *散热性能好 *实现轻量化、小型化、薄型化，从而达到元件装置和导线连接一 体化。

PCB发展的趋势 l从单面板发展到双面板、多层板和挠性板，并不断地向高精度、高密度和高可靠性方向发展。不断缩小体积、减小成本、提高性能，使得PCB 在未来的电子产品的发展过程中，仍保持强大的生命力。 l国内外专家对未来PCB 生产制造技术发展趋势的论述基本是一致的，在性能上向高密度、高精度、细孔径、细导线、小间距、高可靠、多层化、高速传输、轻量、薄型方向发展。生产工艺向提高生产率、降低成本、减小污染、适应多品种、小批量生产方向发展。 l PCB 的技术发展水平，一般以PCB 的线宽、孔径、板厚/孔径比为代表。

PCB发展的趋势 印制线路的设计与电子元件、电子产品的发展变化有着密不可分的因果关系 电子产品发展的变迁印制线路板设计的发展变迁 电子管式的电子产品性能低，体积大，各元件之间采用电线进行连接，无需进行设计， 产量低。 晶体管式电子产品性能基本与电子管相同，但体积形状大为减小，仅为电子管的数 十分之一，性能提高，必须进行“单面印制线路板的设计” IC式电子产品数十/百个晶体管成为一个IC，由于IC的出现需要进行“双面印 制线路板的设计” LSI式电子产品数十/百个IC集成为一个LSI，LSI的出现必须“多层印制线路板 的设计” VLSI式电子产品数十/百个IC集成为一个VLSI，需要“高多层，SVH/IVH印制线路 板的设计”