(完整版)半导体工艺试卷及答案
杭州电子科技大学研究生考试卷（B卷）
1、什么是CMOS器件的闩锁效应？描述三种阻止闩锁效应的制造技术。（12分）
答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。
2、为什么要用区熔法生长硅晶体？比较FZ和CZ优缺点。（10分）
答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内
（2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。
（3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英吋（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英吋）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高；
3、什么是LOCOS和STI？为什么在高级IC工艺中，STI取代了LOCOS？（12分）
答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。
（2）取代原因：LOCOS结构影响了有源区长度，为了减小鸟嘴，出现了改进的LOCOS 结构，PBL和PELOX结构。PBL（poly buffer LOCOS多晶衬垫LOCOS）结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。PELOX（poly encapsulated Locol Oxidation多晶镶嵌LOCOS）结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性，故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要，尤其是对于DRAM器件而言；对晶
体管隔离而言，表面积显著减小；超强的闩锁保护能力；对沟道没有侵蚀；与CMP 技术兼容；有源区倾斜角度非常小；线宽减小后仍然可以使用；表面非常平坦，有利于下一步工艺的加工。它的缺点主要是工艺成本更贵，更复杂。但是和它的优点相比，成本的增加是可以接受的。因此，在0.25μm及以下的工艺，都使用STI隔离。故而在更高级的IC工艺中STI取代了LOCOS。
4、描述双大马士革铜布线（图示）。（12分）
答：首先硅片覆盖上光阻，曝光显影后干法刻蚀穿过表面硬阻挡层和层间介质停在最底部的氮化硅阻挡层。接下来通光的光阻被去除，重新铺光阻，曝光显影后形成沟槽的光阻，其中一部分留在通孔中，这部分光阻能够防止下半部分的通孔在沟槽干刻过程中被过分刻蚀。最后，进行铜的沉积，并用化学机械抛光将铜平坦化。具体流程如下图所示：
5、列举光刻工艺流程。（12分）
答：一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。
(1)硅片清洗烘干
方法：湿法清洗＋去离子水冲洗＋脱水烘焙（热板150～2500C,1～2分钟，氮气保护）
目的：a、除去表面的污染物（颗粒、有机物、工艺残余、可动离子）；b、除去水蒸气，是基底表面由亲水性变为憎水性，增强表面的黏附性（对光刻胶或者是HMDS-〉六甲基二硅胺烷）。
(2)涂底
方法：a、气相成底膜的热板涂底。HMDS蒸汽淀积，200～2500C,30秒钟；优点：涂底均匀、避免颗粒污染；b、旋转涂底。缺点：颗粒污染、涂底不均匀、HMDS用量大。
目的：使表面具有疏水性，增强基底表面与光刻胶的黏附性。
（3）旋涂光刻胶
方法：a、静态涂胶（Static）。硅片静止时，滴胶、加速旋转、甩胶、挥发溶剂（原光刻胶的溶剂约占65～85%,旋涂后约占10～20%）；b、动态（Dynamic）。低速旋转（500rpm_rotation per minute）、滴胶、加速旋转（3000rpm）、甩胶、挥发溶剂。决定光刻胶涂胶厚度的关键参数：光刻胶的黏度（Viscosity），黏度越低，光刻胶的厚度越薄；旋转速度，速度越快，厚度越薄；影响光刻胶厚度均运性的参数：旋转加速度，加速越快越均匀；与旋转加速的时间点有关。一般旋涂光刻胶的厚度与曝光的光源波长有关（因为不同级别的曝光波长对应不同的光刻胶种类和分辨率）
（4）软烘
方法：真空热板，85～120℃,30～60秒；
目的：除去溶剂（4～7%）；增强黏附性；释放光刻胶膜内的应力；防止光刻胶玷污设备；（5）对准并曝光
对准方法：a、预对准，通过硅片上的notch或者flat进行激光自动对准；b、通过对准标志（Align Mark），位于切割槽（Scribe Line）上。另外层间对准，即套刻精度（Overlay），保证图形与硅片上已经存在的图形之间的对准。
曝光中最重要的两个参数是：曝光能量（Energy）和焦距（Focus）。如果能量和焦距调整不好，
就不能得到要求的分辨率和大小的图形。表现为图形的关键尺寸超出要求的范围。
曝光方法：a、接触式曝光（Contact Printing）。掩膜板直接与光刻胶层接触。曝光出来的图形与掩膜板上的图形分辨率相当，设备简单。缺点：光刻胶污染掩膜板；掩膜板的磨损，寿命很低（只能使用5～25次）；1970前使用，分辨率〉0.5μm。b、接近式曝光（Proximity Printing）。掩膜板与光刻胶层的略微分开，大约为10～50μm。可以避免与光刻胶直接接触而引起的掩膜板损伤。但是同时引入了衍射效应，降低了分辨率。1970后适用，但是其最大分辨率仅为2～4μm。c、投影式曝光（Projection Printing）。在掩膜板与光刻胶之间使用透镜聚集光实现曝光。一般掩膜板的尺寸会以需要转移图形的4倍制作。优点：提高了分辨率；掩膜板的制作更加容易；掩膜板上的缺陷影响减小。
（6）后烘
方法：热板，110～130C,1分钟。
目的：a、减少驻波效应；b、激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团使之能溶解于显影液。
（7）显影
方法：a、整盒硅片浸没式显影（Batch Development）。缺点：显影液消耗很大；显影的均匀性差；b、连续喷雾显影（Continuous Spray Development）/自动旋转显影（Auto-rotation Development）。一个或多个喷嘴喷洒显影液在硅片表面，同时硅片低速旋转（100～500rpm）。喷嘴喷雾模式和硅片旋转速度是实现硅片间溶解率和均匀性的可重复性的关键调节参数。c、水坑（旋覆浸没）式显影（Puddle Development）。喷覆足够（不能太多，最小化背面湿度）的显影液到硅片表面，并形成水坑形状（显影液的流动保持较低，以减少边缘显影速率的变化）。硅片固定或慢慢旋转。一般采用多次旋覆显影液：第一次涂覆、保持10～30秒、去除；第二次涂覆、保持、去除。然后用去离子水冲洗（去除硅片两面的所有化学品）并旋转甩干。优点：显影液用量少；硅片显影均匀；最小化了温度梯度。
（8）硬烘
方法：热板，100～1300C（略高于玻璃化温度Tg），1～2分钟。目的：a、完全蒸发掉光刻胶里面的溶剂（以免在污染后续的离子注入环境，例如DNQ酚醛树脂光刻胶中的氮会引起光刻胶局部爆裂）；b、坚膜，以提高光刻胶在离子注入或刻蚀中保护下表面的能力；c、进一步增强光刻胶与硅片表面之间的黏附性；d、进一步减少驻波效应（Standing Wave Effect）。
6、列出并阐述刻蚀多晶硅的三个步骤。（10分）
答：刻蚀多晶硅的步骤：1.预刻蚀，用于去除自然氧化层、硬的掩蔽层和表面污染物来获得均匀的刻蚀，这减少了刻蚀中作为微掩蔽层的污染物带来的表面缺陷。2.主刻蚀，用来刻蚀掉大部分的多晶硅膜，并不损伤栅氧化层和获得理想的各向异性的侧壁剖面。3.过刻蚀，用于去除刻蚀残留物和剩余多晶硅，并保证对栅氧化层的高选择比，这避免在多晶硅周围的栅氧化层形成微槽。
7、列举离子注入和扩散的优缺点。（10分）
答：离子注入的优点：各向异性，投射深度与剂量可精确控制；
离子注入的缺点：1.表面损伤，2.需要退火与再扩散。
离子扩散的优点：比较容易获得高浓度与深结深；表面损伤较小。
离子扩散的缺点：各向同性，扩散高温时间长，造成侧向扩散，同时高温时间长对于各步掺杂的相互影响较难控制。
8、什么是CMP？列举CMP的优缺点。（10分）
答：CMP称为多核处理器，是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的
SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。
CMP的优点：1.多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度2.由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计。
CMP的缺点：功耗较大、需要特定平台支持、需要大容量内存跟进、一般的软件最多支持到两线程（双核）、价格高
9、列举并阐述三种以上未来32nm CMOS制造新工艺？（12分）
（1）FinFET，Fin Field-Effect Transistor，即鳍式场效应晶体管，是一种新的互补式金氧半导体晶体管。具有功耗低，面积小的优点。
（2）高性能超薄HfN/HfO2(EOT<1 nm)栅结构MOSFET 器件：利用首次提出
的HfN/HfO2 栅结构与高温后退火工艺相结合的工艺技术, 制备了具有高迁移
率和高可靠性的超薄HfN/HfO2(EOT<1 nm)栅结构的NMOSFET 器件。该技术的关键在于采用具有极高热稳定的HfN/HfO2 栅结构和高k 栅介质高温后退火工艺。器件可靠性和电子沟道迁移率得到显著提高。
（3）局部浸没法：能够解决硅片浸没式和工作台浸没法存在的一些问题，局部浸没法中投影物镜是固定的，最后一个透镜的下表面始终浸在液体中。在步进扫描过程中，硅片的不同部位浸没在液体中。
（4）双重图形：它的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们印制到目标晶圆上。基本步骤是先印制一半的图形，显影后重新旋涂一层光刻胶，再印制另一半的图形，最后利用硬掩膜或选择性刻蚀来完成整个光刻过程。它主要有两大优势：提高光学临近修正的表现，将一次曝光分二次实现，一次曝光横向线条，另一次曝光纵向线条，线条末端收缩问题可得到明显改善；在某种程度上节省成本，因为二次成像技术中掩膜版的制造难度会下降很多。
《半导体物理学》期末考试试卷参考答案(A卷)-往届
赣 南 师 范 学 院 第1页 共2页 2010–2011学年第一学期期末考试参考答案（A 卷） 开课学院：物电学院 课程名称：半导体物理学 考试形式：闭卷，所需时间：120分钟 注意事项：1、教师出题时请勿超出边界虚线； 2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。 一、填空题（共30分，每空1分） 1、 电子 空穴 电子 2、 替位式 间隙式 3、 01 ()1exp() F f E E E k T = -+ 在热平衡状态下，电子在允许的量子态上如何分布 0()F E E k T B f E e --= 前者受泡利不相容原理的限制 4、 电子 空穴 00n p 电子-空穴对 n p = 多数 少数 多数 注入的非平衡多数载 流子浓度比平衡时的多数载流子浓度小得多 少数 注入的非平衡少数载流子浓度比 平衡时的少数载流子浓度大得多 5、 电子在导带和价带之间的直接跃迁，引起电子和空穴的直接复合 电子和空穴通过禁 带的能级（复合中心）进行复合 发射光子 发射声子 将能量给予其它载流子，增加它们的动能 6、 半导体表面非平衡载流子浓度比内部高 扩散 扩散 漂移 漂移 二、选择题（共10分，每题2分） 1、A 2、B 3、D 4、C 5、B 三、计算题（共60分） 一、1、解：（1）因为n p nq pq σμμ=+，又2 i np n =，所以 22i n p i n nq q n n σμμ=+≥= 根据不等式的性质，当且仅当n nq μ＝2 i p n q n μ时，上式取等。 解得：1/2 ( )p i n n n μμ=，即此时电导率σ最小。 相应地，此时21/2 ()i n i p n p n n μ μ== （ 2）对本征Ge ： 13 19 2() 2.510 1.610 (19003800)2.2810(/) i i n p n q S cm σμμ--=+ =????+ =? 在最小电导率条件下： min 1319((2(2.510)(1.610)/n p i n q n q n S cm σμμ--2=+ =2 =???? =2.12?10() （3）当材料的电导率等于本征电导率时，有： 00()n p i n p n q p q n q μ μμμ+=+ 即：2 00 ()i n p i n p n n q q n q n μμμμ+=+ 整理得:2 2 00()0n i n p i p n n n n μμμμ-++= 解得:0n n = 带入数据得：00()2i i n n n n ==舍或
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
半导体工艺及芯片制造技术问题答案(全)
常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）
半导体工艺流程
1清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由 于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即米用无机酸将其氧化去除，最后用超纯水进行清洗，如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为： Si + O2 T SiO2
3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 —2P+3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶 和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后，光刻胶下面的材料要被选择性地去除，使用的方法就
CMOS( 互补金属氧化物半导体)
CMOS 标签:CMOS互补金属氧化物半导体CMOS传感器编辑词条 CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元。它的特点是低功耗。 简介 CMOS 指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。 应用领域 计算机领域 CMOS芯片CMOS常指保存计算机基本启动信息(如日期、时间、启动设置等)的芯片。有时人们会把CMOS和BIOS混称，其实CMOS是主板上的一块可读写的RAM芯片，是用来保存BIOS的硬件配置和用户对某些参数的设定。CMOS可由主板的电池供电，即使系统掉电，信息也不会丢失。CMOS RAM本身只是一块存储器，只有数据保存功能。而对BIOS中各项参数的设定要通过专门的程序。BIOS设置程序一般都被厂商整合在芯片中，在开机时通过特定的按键就可进入BIOS设置程序，方便地对系统进行设置。因此BIOS设置有时也被叫做CMOS设置。 早期的CMOS是一块单独的芯片MC146818A(DIP封装)，共有64个字节存放系统信息。386以后的微机一般将MC146818A芯片集成到其它的IC芯片中(如82C206，P
QFP封装)，586以后主板上更是将CMOS与系统实时时钟和后备电池集成到一块叫做D ALLDA DS1287的芯片中。随着微机的发展、可设置参数的增多，现在的CMOS RAM 一般都有128字节及至256字节的容量。为保持兼容性，各BIOS厂商都将自己的BIOS 中关于CMOS RAM的前64字节内容的设置统一与MC146818A的CMOS RAM格式一致，而在扩展出来的部分加入自己的特殊设置，所以不同厂家的BIOS芯片一般不能互换，即使是能互换的，互换后也要对CMOS信息重新设置以确保系统正常运行。 数码相机领域 CMOS制造工艺也被应用于制作数码影像器材的感光元件（常见的有TTL和CMOS），尤其是片幅规格较大的单反数码相机。虽然在用途上与过去CMOS电路主要作为固件或计算工具的用途非常不同，但基本上它仍然是采取CMOS的工艺，只是将纯粹逻辑运算的功能转变成接收外界光线后转化为电能，再透过芯片上的模-数转换器（ADC）将获得的影像讯号转变为数字信号输出。 CCD和CMOS的区别CCD与CMOS传感器是当前被普遍采用的两种图像传感器，两者都是利用感光二极管(photodiode)进行光电转换，将图像转换为数字数据，而其主要差异是数字数据传送的方式不同。 如图所示，CCD传感器中每一行中每一个象素的电荷数据都会依次传送到下一个象素中，由最底端部分输出，再经由传感器边缘的放大器进行放大输出；而在CMOS传感器中，每个象素都会邻接一个放大器及A/D转换电路，用类似内存电路的方式将数据输出。 造成这种差异的原因在于：CCD的特殊工艺可保证数据在传送时不会失真，因此各个象素的数据可汇聚至边缘再进行放大处理；而CMOS工艺的数据在传送距离较长时会产生噪声，因此，必须先放大，再整合各个象素的数据。 由于数据传送方式不同，因此CCD与CMOS传感器在效能与应用上也有诸多差异，这些差异包括： 1. 灵敏度差异：由于CMOS传感器的每个象素由四个晶体管与一个感光二极管构成(含放大器与A/D转换电路)，使得每个象素的感光区域远小于象素本身的表面积，因此在象素尺寸相同的情况下，CMOS传感器的灵敏度要低于CCD传感器。 2. 成本差异：由于CMOS传感器采用一般半导体电路最常用的CMOS工艺，可以轻易地将周边电路(如AGC、CDS、Timing generator、或DSP等)集成到传感器芯片中，
半导体物理期末试卷(含部分答案
一、填空题 1．纯净半导体Si 中掺错误！未找到引用源。族元素的杂质，当杂质电离时释放 电子 。这种杂质称 施主 杂质；相应的半导体称 N 型半导体。 2．当半导体中载流子浓度的分布不均匀时，载流子将做 扩散 运动；在半导体存在外加电压情况下，载流子将做 漂移 运动。 3．n o p o =n i 2标志着半导体处于 平衡 状态，当半导体掺入的杂质含量改变时，乘积n o p o 改变否？ 不变 ；当温度变化时，n o p o 改变否？ 改变 。 4．非平衡载流子通过 复合作用 而消失， 非平衡载流子的平均生存时间 叫做寿命τ，寿命τ与 复合中心 在 禁带 中的位置密切相关，对于强p 型和 强n 型材料，小注入时寿命τn 为 ，寿命τp 为 . 5． 迁移率 是反映载流子在电场作用下运动难易程度的物理量， 扩散系数 是反映有浓度梯度时载 q n n 0=μ ，称为 爱因斯坦 关系式。 6．半导体中的载流子主要受到两种散射，它们分别是电离杂质散射 和 晶格振动散射 。前者在 电离施主或电离受主形成的库伦势场 下起主要作用，后者在 温度高 下起主要作用。 7．半导体中浅能级杂质的主要作用是 影响半导体中载流子浓度和导电类型 ；深能级杂质所起的主要作用 对载流子进行复合作用 。 8、有3个硅样品，其掺杂情况分别是：甲 含铝1015cm -3 乙. 含硼和磷各1017 cm -3 丙 含镓1017 cm -3 室温下，这些样品的电阻率由高到低的顺序是 乙 甲 丙 。样品的电子迁移率由高到低的顺序是甲丙乙 。费米能级由高到低的顺序是 乙> 甲> 丙 。 9．对n 型半导体，如果以E F 和E C 的相对位置作为衡量简并化与非简并化的标准，那么 T k E E F C 02>- 为非简并条件； T k E E F C 020≤-< 为弱简并条件； 0≤-F C E E 为简并条件。 10．当P-N 结施加反向偏压增大到某一数值时，反向电流密度突然开始迅速增大的现象称为 PN 结击穿 ，其种类为： 雪崩击穿 、和 齐纳击穿（或隧道击穿） 。 11．指出下图各表示的是什么类型半导体？ 12. 以长声学波为主要散射机构时，电子迁移率μn 与温度的 -3/2 次方成正比 13 半导体中载流子的扩散系数决定于其中的 载流子的浓度梯度 。 14 电子在晶体中的共有化运动指的是 电子不再完全局限在某一个原子上，而是可以从晶胞中某一点自由地运动到其他晶胞内的对应点，因而电子可以在整个晶体中运动 。 二、选择题 1根据费米分布函数，电子占据（E F +kT ）能级的几率 B 。 A ．等于空穴占据（E F +kT ）能级的几率 B ．等于空穴占据（E F －kT ）能级的几率 C ．大于电子占据E F 的几率 D ．大于空穴占据 E F 的几率 2有效陷阱中心的位置靠近 D 。 A. 导带底 B.禁带中线 C ．价带顶 D ．费米能级 3对于只含一种杂质的非简并n 型半导体，费米能级E f 随温度上升而 D 。 A. 单调上升 B. 单调下降 C ．经过一极小值趋近E i D ．经过一极大值趋近E i 7若某半导体导带中发现电子的几率为零，则该半导体必定＿D ＿。 A ．不含施主杂质 B ．不含受主杂质 C ．不含任何杂质 D ．处于绝对零度
【半导体研磨 精】半导体晶圆的生产工艺流程介绍
?从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序：它又可细分为： 1）融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长 100-200mm，以消除晶种内的晶粒排列取向差异。 3）晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如 5、6、8、12吋等）。 4）晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）尾部成长（Tail Growth） 1
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3 外径研磨（Su rf ace Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4 切片（Wire Saw Sl ic ing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7 蚀刻（Etching） 1
半导体工艺复习题剖析
填空20’ 简答20’ 判断10’ 综合50’ 第一单元 1.一定温度，杂质在晶体中具有最大平衡浓度，这一平衡浓度就称为什么？ 固溶度 2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24） 有坩埚：直拉法、磁控直拉法 无坩埚：悬浮区熔法 3.外延工艺按方法可分为哪些？（P37） 气相外延、液相外延、固相外延和分子束外延 4.Wafer的中文含义是什么？目前常用的材料有哪两种？ 晶圆；硅和锗 5.自掺杂效应与互扩散效应（P47-48） 左图：自掺杂效应是指高温外延时，高掺杂衬底的杂质反扩散进入气相边界层，又从边界层扩散掺入外延层的现象。自掺杂效应是气相外延的本征效应，不可能完全避免。 自掺杂效应的影响： ○1改变外延层和衬底杂质浓度及分布 ○2对p/n或n/p硅外延，改变pn结位置 右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质互相扩散，引起
衬底与外延层界面附近的杂质浓度缓慢变化的现象。 不是本征效应，是杂质的固相扩散带来（低温减小、消失） 6.什么是外延层？为什么在硅片上使用外延层？ 1)在某种情况下，需要硅片有非常纯的与衬底有相同晶体结构的硅表面，还要保持对杂质类型和浓度的控制，通过外延技术在硅表面沉积一个新的满足上述要求的晶体膜层，该膜层称为外延层。 2)在硅片上使用外延层的原因是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件速度。外延在CMOS 集成电路中变得重要起来，因为随着器件尺寸不断缩小它将闩锁效应降到最低。外延层通常是没有玷污的。 7.常用的半导体材料为何选择硅？ 1）硅的丰裕度。硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。 2）更高的熔化温度允许更宽的工艺容限。硅 1412℃>锗 937℃。 3）更宽的工作温度。用硅制造的半导体件可以用于比锗 更宽的温度范围，增加了半导体的应用范围和可靠性。 4）氧化硅的自然生成。氧化硅是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污；氧化硅具有与硅类似的机械特性，允许高温工艺而不会产生过度的硅片翘曲。 8.液相掺杂浓度计算（P29） 第二单元 1.二氧化硅结构中的氧原子可分为哪几种？（P66） 桥键氧原子和非桥键氧原子 2.SiO 2的掩蔽作用 硅衬底上的SiO2作掩膜要求杂质在SiO2层中的扩散深度X j 小于SiO2本身的厚度X SiO2 2 2j SiO SiO j 'j Si x D x x x D >=2Si SiO D 1D ?>
半导体的生产工艺流程
半导体的生产工艺流程 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型 鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统 中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆 放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(airshower)的程序，将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人 员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。)当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏，一般要求至 17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使 用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔
半导体制造工艺流程
半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺： 根据栅工艺分类 A铝栅工艺 B硅栅工艺
半导体工艺半导体制造工艺试题库1 答案
一、填空题（每空1分，计31分） 1、工艺上用于四氯化硅的提纯方法有 吸附法 和 精馏法 。 2、在晶片表面图形形成过程中，一般通过腐蚀的方法将抗蚀膜图形转移到晶片上，腐蚀的方法有 湿法腐蚀 和 干法腐蚀 。 3、直拉法制备单晶硅的过程是：清洁处理——装炉——加热融化——拉晶，其中拉晶是最主要的工序，拉晶包括 下种 、 缩颈 、放肩、 等径生长 和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程，抛光的主要方式有 化学抛光 、 机械抛光 和 化学机械抛光 。 4、掺杂技术包括有 热扩散 、 离子注入 、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质，通常以 间隙式 （空位式或间隙式）扩散方式在晶片内部扩散，并且这类杂质通常称为 快扩散 （快扩散或慢扩散）杂质。 6、在有限表面源扩散中，其扩散后的杂质浓度分布函数符合 高斯分布函数 ； 而在恒定表面源扩散中，其扩散后的杂质浓度分布函数符合 余误差分布函数 。 7、在离子注入法的掺杂过程中，注入离子在非晶靶中的浓度分布函数满足对称的高斯分布，其浓度最大位于 R P 处。 8、在离子注入后，通常采用退火措施，可以消除由注入所产生的晶格损伤，常用的退火方式有 电子束退火 、 离子束退火 、 激光退火 。 9、根据分凝现象，若K 0＞1，则分凝后杂质集中在 尾部 （头部或尾部）；若K 0＜1，则杂质分凝后集中在 头部 （同上）。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化，称为 掺氯氧化 。 11、在二氧化硅的热氧化方法中，氧化速度最快的是 干氧氧化 方法。 12、氢氧合成氧化设备中，两个重要的保险装置是 氢气流量保险装置 和 温度保险装置 。 13、工艺中常用的测量二氧化硅厚度的方法有 比色法 和 椭圆偏振光法 。 14、固态源硼扩散中常用的硼源是 氮化硼 ，常用的液态磷源是 三氯氧磷 。 15、箱法扩散在工艺中重要用来进行TTL 电路 隐埋层 的锑扩散。 二、选择题（每题2分，单项多项均有，计12分） 1、 在SiO 2网络中，如果掺入了磷元素，能使网络结构变得更（ A ） （A ）疏松 （B ）紧密 （C ）视磷元素剂量而言 2、 在微电子加工环境中，进入洁净区的工作人员必须注意以下事项（A 、B 、C 、D ） （A ） 进入洁净区要先穿戴好专用净化工作服、鞋、帽。 （B ） 进入洁净区前先在风淋室风淋30秒，然后才能进入。 （C ） 每周洗工作服，洗澡、理发、剪指甲，不用化妆品。 （D ） 与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有（A 、B 、C 、D ） （A ）离子源 （B ）质量分析器 （C ）扫描器 （D ）电子蔟射器 4、CVD 淀积法的特点有（A 、C 、D ） （A ）淀积温度比较低 （B ）吸附不会影响淀积速度 （C ）淀积材料可以直接淀积在单晶基片上 （D ）样品本身不参与化学反应 5、 工艺中消除沟道效应的措施有（A 、B 、C 、D ） （A ）增大注入剂量 （B ）增大注入速度 （C ）增加靶温 （D ）通过淀积膜注入 6、液态源硼扩散所选用的硼源有（A 、B 、C ） （A ）硼酸三甲脂 （B ）硼酸三丙脂 （C ）三溴化硼 （D ）三氯氧磷 三、判断（每题1分，计10分） 1、Ⅰ号液是碱性过氧化氢清洗液。 （ R ） 2、筛选器是用来去除杂质离子的设备。 （ R ） 3、石墨基座的清洁处理，首先用王水煮沸，再用去离子水冲洗。 （ R ） 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。 （ R ） 5、以一般能量注入的重离子，在进入靶片中，以电子阻挡为主。 （ F ） 6、硅烷热分解法淀积中，一旦源变成黄色就不能使用。 （ R ） 7、在二氧化硅氧化膜中，可动钠离子含量要求越高越好。 （ F ） 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。 （ R ） 9、氮化硼（BN ）是常用的固态硼杂质扩散源。 （ R ） 10、用四探针法可以测试扩散后的结深。 （ R ） 四、名词解释（每题5分，计20分） 1、杂质分凝 答：杂质在晶体中有一定分布，在固态中和液态中的分布又不一样，在晶体提纯时，利用杂质在晶体固态和液态的分布不一样，进行提纯，将杂质集中在晶体的头部或尾部，达到提纯的 装 订 班级 姓名 学号 成绩 － 学年第 学期 半导 第 学期 半导体制造工艺 半 导体制造工艺
半导体工艺流程
1、清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水；且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即采用无机酸将其氧化去除，最后用超纯水进行清洗，如图1 —6所示。 图1—6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作 为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为：
Si + O2f SiO2 3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 f 2P + 3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 光刻胶 基片------------ ?涂胶后基片 1 1 1 1 ~ 显影后基片V------------- 曝光后基片 6、湿法腐蚀和等离子刻蚀
《半导体器件物理》试卷(一)答案[1](可编辑修改word版)
《半导体器件物理》试卷（一）标准答案及评分细则 一、填空（共32 分，每空 2 分） 1、PN 结电容可分为扩散电容和过渡区电容两种，它们之间的主要区别在于扩 散电容产生于过渡区外的一个扩散长度范围内，其机理为少子的充放电，而过渡区电容产生于空间电荷区，其机理为多子的注入和耗尽。 2、当MOSFET 器件尺寸缩小时会对其阈值电压V T产生影响，具体地，对 于短沟道器件对V T的影响为下降，对于窄沟道器件对V T的影响为上升。 3、在NPN 型BJT 中其集电极电流I C受V BE电压控制，其基极电流I B受V BE 电压控制。 4、硅-绝缘体SOI 器件可用标准的MOS 工艺制备，该类器件显著的优点是 寄生参数小，响应速度快等。 5、PN 结击穿的机制主要有雪崩击穿、齐纳击穿、热击穿等等几种，其中发 生雪崩击穿的条件为V B>6E g/q。 6、当MOSFET 进入饱和区之后，漏电流发生不饱和现象，其中主要的原因 有沟道长度调制效应，漏沟静电反馈效应和空间电荷限制效应。 二、简述（共18 分，每小题6 分） 1、Early 电压V A； 答案： 2、截止频率f T； 答案：截止频率即电流增益下降到 1 时所对应的频率值。
3、耗尽层宽度W。 答案：P 型材料和N 型材料接触后形成PN 结，由于存在浓度差，就会产生空间电荷区，而空间电荷区的宽度就称为耗尽层宽度W。 三、分析（共20 分，每小题10 分） 1、对于PNP 型BJT 工作在正向有源区时载流子的输运情况； 答案：对于PNP 型晶体管,其发射区多数载流子空穴向集电区扩散,形成电流 I EP，其中一部分空穴与基区的电子复合，形成基极电流的I B的主要部分，集 电极接收大部分空穴形成电流I CP，它是I C的主要部分。 2、热平衡时突变PN 结的能带图、电场分布，以及反向偏置后的能带图和相 应的I-V 特性曲线。（每个图2 分） 答案：热平衡时突变PN 结的能带图、电场分布如下所示， 反向偏置后的能带图和相应的I-V 特性曲线如下所示。
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以
0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于
半导体工艺试卷及答案
杭州电子科技大学研究生考试卷（B卷）
1、什么是CMOS器件的闩锁效应？描述三种阻止闩锁效应的制造技术。（12分） 答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。 2、为什么要用区熔法生长硅晶体？比较FZ和CZ优缺点。（10分） 答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内 （2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。 （3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英吋（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英吋）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高； 3、什么是LOCOS和STI？为什么在高级IC工艺中，STI取代了LOCOS？（12分） 答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。 （2）取代原因：LOCOS结构影响了有源区长度，为了减小鸟嘴，出现了改进的LOCOS 结构，PBL和PELOX结构。PBL（poly buffer LOCOS多晶衬垫LOCOS）结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。PELOX（poly encapsulated Locol Oxidation多晶镶嵌LOCOS）结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性，故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要，尤其是对于DRAM器件而言；对晶
晶圆封装测试工序和半导体制造工艺流程
晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。
欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。