文档库 最新最全的文档下载
当前位置:文档库 › 诚信卡制作流程

诚信卡制作流程

诚信卡制作流程

诚信卡制作流程

1、集团各单位制作诚信卡:由各单位人事管理员直接与信息公司IT服务联系。

2、相片:照片名称必须与员工编号相同,照片格式为jpg。(例如员工编号为1000088888,

那么电子照片文件命名为1000088888.jpg)。请提供蓝底1寸电子版照片,并确认所命名的人事编号正确无误,且人事编号后面不能有空格.

3、表格: 请提供excel表格,内容包括员工人事编号、姓名、所在地、所属公司、制卡类

型、制卡版面,其中表格中的姓名和编号后面不能有空格,员工人事编号务必请按从小到大排序,并确认所提供信息正确无误. 参见附件1

4、附件: 请将照片和表格打包成压缩包,通过邮件附件的形式发到“IT服务”。

5、计费: 新制卡为28元/张;卡遗失补办为100元/张; 卡消磁补办为28元/张(需要交回

旧卡);打印封面为15元/张(适用于内部调动后卡版面有变动).

6、领卡: 卡办好后海口地区可来新海航大厦4楼来领取,其他地区采取快递或托航班的方

式,用户按《诚信卡制作订单》付款后方可领卡或寄卡。注:快递为到付方式。

《诚信卡制作订单》请参见“诚信卡缴费流程”。

附件1:

Excel表格模版

注:员工人事编号务必请按从小到大排序

制卡类型为新办卡、遗失补办卡或消磁补办卡、封面(消磁补办卡需交回旧卡)

制卡版面为诚信卡的LOGO字样,例如海航集团、海南航空、海岛建设……等

如新成立公司有新的LOGO、新的诚信卡版面,需给集团办公室审核后方可制作。

教你认识半导体与测试设备

? 第一章.认识半导体和测试设备(1) 本章节包括以下内容, ●晶圆(Wafers)、晶片(Dice)和封装(Packages) ●自动测试设备(ATE)的总体认识

●模拟、数字和存储器测试等系统的介绍 ●负载板(Loadboards)、探测机(Probers)、机械手(Handlers)和温 度控制单元(Temperature units) 一、晶圆、晶片和封装 1947年,第一只晶体管的诞生标志着半导体工业的开始,从那时起,半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式,这就是半导体工业目前正在制造的称之为"超大规模"(VLSI,Very Large Scale Integration)的集成电路,通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片,在这个半导体的基础之上,建立了许多独立的单个的电路;一片晶圆上这种单个的电路被称为die(我前面翻译成"晶片",不一定准确,大家还是称之为die好了),它的复数形式是dice.每个die都是一个完整的电路,和其他的dice没有电路上的联系。 当制造过程完成,每个die都必须经过测试。测试一片晶圆称为"Circuit probing"(即我们常说的CP测试)、"Wafer porbing"或者"Die sort"。在这个过程中,每个die都被测试以确保它能基本满足器件的特征或设计规格书(Specification),通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书,那么它会被测试过程判为失效(fail),通常会用墨点将其标示出来(当然现在也可以通过Maping图来区分)。 在所有的die都被探测(Probed)之后,晶圆被切割成独立的dice,这就是常说的晶圆锯解,所有被标示为失效的die都报废(扔掉)。图2显示的是一个从晶圆上锯解下来没有被标黑点的die,它即将被封装成我们通常看到的芯片形式。

芯片测试的几个术语及解释(CP、FT、WAT)

CP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer的良率。FT是把坏的chip挑出来;检验封装的良率。8 % 现在对于一般的wafer工艺,很多公司多吧CP给省了;减少成本。 CP对整片Wafer的每个Die来测试 而FT则对封装好的Chip来测试。 CPPass才会去封装。然后FT,确保封装后也Pass。 WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定; CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal(if needed),对一些基本器件参数的测试,如vt,Rdson,BVdss,Igss,Idss等,一般测试机台的电压和功率不会很高; FT是packaged chip level的Final Test,主要是对于这个(CP passed)IC或Device芯片应用方面的测试,有些甚至是待机测试; Pass FT还不够,还需要作process qual和product qual CP测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level的Repair address,通过Laser Repair将CP测试中的Repairable die修补回来,这样保证了yield和reliability两方面的提升。 CP是对wafer进行测试,检查fab厂制造的工艺水平

FT是对package进行测试,检查封装厂制造的工艺水平 对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT 测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求) 一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。 CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另1个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT 的测试项比CP少很多。 应该说WAT的测试项目和CP/FT是不同的。CP不是制造(FAB)测的!% Q) `8 而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目是完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die,在CP 时通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。 据我所知盲封的DH很少很少,风险实在太大,不容易受控。

垂直式探针卡项目计划书(项目投资分析)

第一章项目总论 一、项目概况 (一)项目名称 垂直式探针卡项目 (二)项目选址 xxx高新技术产业示范基地 节约土地资源,充分利用空闲地、非耕地或荒地,尽可能不占良田或少占耕地;应充分利用天然地形,选择土地综合利用率高、征地费用少的场址。项目建设区域以城市总体规划为依据,布局相对独立,便于集中开展科研、生产经营和管理活动,并且统筹考虑用地与城市发展的关系,与项目建设地的建成区有较方便的联系。 (三)项目用地规模 项目总用地面积40453.55平方米(折合约60.65亩)。 (四)项目用地控制指标 该工程规划建筑系数63.75%,建筑容积率1.60,建设区域绿化覆盖率5.29%,固定资产投资强度177.66万元/亩。 (五)土建工程指标

项目净用地面积40453.55平方米,建筑物基底占地面积25789.14平 方米,总建筑面积64725.68平方米,其中:规划建设主体工程40148.13 平方米,项目规划绿化面积3421.74平方米。 (六)设备选型方案 项目计划购置设备共计90台(套),设备购置费4403.12万元。 (七)节能分析 1、项目年用电量556462.07千瓦时,折合68.39吨标准煤。 2、项目年总用水量34509.88立方米,折合2.95吨标准煤。 3、“垂直式探针卡项目投资建设项目”,年用电量556462.07千瓦时,年总用水量34509.88立方米,项目年综合总耗能量(当量值)71.34吨标 准煤/年。达产年综合节能量20.12吨标准煤/年,项目总节能率24.50%, 能源利用效果良好。 (八)环境保护 项目符合xxx高新技术产业示范基地发展规划,符合xxx高新技术产 业示范基地产业结构调整规划和国家的产业发展政策;对产生的各类污染 物都采取了切实可行的治理措施,严格控制在国家规定的排放标准内,项 目建设不会对区域生态环境产生明显的影响。 (九)项目总投资及资金构成 项目预计总投资14706.96万元,其中:固定资产投资10775.08万元,占项目总投资的73.27%;流动资金3931.88万元,占项目总投资的26.73%。

垂直式探针卡项目简介(立项备案申请)

垂直式探针卡项目简介 一、基本情况 (一)项目名称 垂直式探针卡项目 (二)项目建设单位 xxx公司 (三)法定代表人 董xx (四)公司简介 公司将“以运营服务业带动制造业,以制造业支持运营服务业”经营 模式,树立起双向融合的新格局,全面系统化扩展经营领域。公司为以适 应本土化需求为导向,高度整合全球供应链。 公司已拥有ISO/TS16949质量管理体系以及ISO14001环境管理体系, 以及ERP生产管理系统,并具有国际先进的自动化生产线及实验测试设备。公司自建成投产以来,每年均快速提升生产规模和经济效益,成为区域经 济发展速度较快、综合管理效益较高的企业之一;项目承办单位技术力量

相当雄厚,拥有一批知识丰富、经营管理经验精湛的专业化员工队伍,为研制、开发、生产项目产品奠定了良好的基础。 公司通过了ISO质量管理体系认证,并严格按照上述管理体系的要求对研发、采购、生产和销售等过程进行管理,同时以客户提出的品质要求为基础,建立了完整的产品质量控制体系,保证产品质量的优质、稳定。 上一年度,xxx投资公司实现营业收入24321.50万元,同比增长 26.81%(5142.16万元)。其中,主营业业务垂直式探针卡生产及销售收入为20707.76万元,占营业总收入的85.14%。 根据初步统计测算,公司实现利润总额5350.67万元,较去年同期相比增长472.34万元,增长率9.68%;实现净利润4013.00万元,较去年同期相比增长629.35万元,增长率18.60%。 (五)项目选址 某某高新技术产业开发区 (六)项目用地规模 项目总用地面积35371.01平方米(折合约53.03亩)。 (七)项目用地控制指标 该工程规划建筑系数69.65%,建筑容积率1.57,建设区域绿化覆盖率7.52%,固定资产投资强度180.15万元/亩。

垂直式探针卡项目投资建设可行性研究报告参考范本模板

垂直式探针卡项目 投资建设可行性研究报告 规划设计 / 投资分析

摘要 该垂直式探针卡项目计划总投资18423.85万元,其中:固定资产投资14198.27万元,占项目总投资的77.06%;流动资金4225.58万元,占项目总投资的22.94%。 达产年营业收入36422.00万元,总成本费用27547.96万元,税金及附加345.46万元,利润总额8874.04万元,利税总额10443.51万元,税后净利润6655.53万元,达产年纳税总额3787.98万元;达产年投资利润率48.17%,投资利税率56.68%,投资回报率36.12%,全部投资回收期 4.27年,提供就业职位664个。 本文件内容所承托的权益全部为项目承办单位所有,本文件仅提供给项目承办单位并按项目承办单位的意愿提供给有关审查机构为投资项目的审批和建设而使用,持有人对文件中的技术信息、商务信息等应做出保密性承诺,未经项目承办单位书面允诺和许可,不得复制、披露或提供给第三方,对发现非合法持有本文件者,项目承办单位有权保留追偿的权利。 概述、投资背景及必要性分析、项目市场研究、项目建设内容分析、项目建设地研究、土建工程设计、工艺技术方案、环保和清洁生产说明、企业卫生、项目风险评价、项目节能评估、项目实施安排方案、投资估算与资金筹措、盈利能力分析、综合评价结论等。

垂直式探针卡项目投资建设可行性研究报告目录 第一章概述 第二章投资背景及必要性分析 第三章项目市场研究 第四章项目建设内容分析 第五章项目建设地研究 第六章土建工程设计 第七章工艺技术方案 第八章环保和清洁生产说明 第九章企业卫生 第十章项目风险评价 第十一章项目节能评估 第十二章项目实施安排方案 第十三章投资估算与资金筹措 第十四章盈利能力分析 第十五章项目招投标方案 第十六章综合评价结论

用于筛选Wafer中不良Die的测试系统和方法与制作流程

本申请涉及一种用于筛选Wafer中不良Die的测试系统、方法、计算机设备及存储介质,其中该系统包括:测试主机、传输卡、多个测试卡以及探针卡;其中,所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试结果;所述传输卡用于给所述多个测试卡供电,所述多个测试卡与所述测试主机是通过传输卡的串口进行通讯;所述测试卡都可以用于测试多个通道,每个通道上的信号以及电源都是通过所述探针卡连接到对应待测试的Wafer。本技术中的测试系统以及方法可以直接应用于自动化平台上,并且能实现多个通道的自动测试,可以有效地提升测试效率。 技术要求 1.一种用于筛选Wafer中不良Die的测试系统,其特征在于,所述系统包括:测试主机、传输卡、多个测试卡以及探针卡; 其中,所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试 结果; 所述传输卡用于给所述多个测试卡供电,所述多个测试卡与所述测试主机是通过传输卡 的串口进行通讯; 所述测试卡都可以用于测试多个通道,每个通道上的信号以及电源都是通过所述探针卡 连接到对应待测试的Wafer。

2.根据权利要求1所述的用于筛选Wafer中不良Die的测试系统,其特征在于,所述传输卡与所述多个测试卡之间的信号以及供电链接需要在所述探针卡上实现,且所述传输卡与所述多个测试卡使用的连接器规格相同。 3.根据权利要求2所述的用于筛选Wafer中不良Die的测试系统,其特征在于,所述测试卡的数量为4张。 4.根据权利要求3所述的用于筛选Wafer中不良Die的测试系统,其特征在于,所述传输卡内设有传输子系统; 其中,所述传输子系统中单片机的GPIO用于控制4个开关的电源; 所述传输子系统中单片机的1个UART通过一个1选4路芯片来控制4个测试卡。 5.根据权利要求4所述的用于筛选Wafer中不良Die的测试系统,其特征在于,所述测试卡内设有测试子系统; 其中,所述测试子系统中信号切换模块用于信号开关切换; 电源开关控制模块用于电源开关的控制以及电流测量; 所述信号切换模块与所述电源开关控制模块均由系统芯片控制。 6.一种应用于如权利要求1-5任一项所述测试系统的用于筛选Wafer中不良Die的测试方法,其特征在于,所述方法包括: 在测试电脑上打开测试软件; 对测试卡和传输卡上电,并加载对应的固件程序; 从服务器下载Wafer Map,检查Wafer Map后安装Wafer和Probe; 读取产品信息检查原厂坏块,并进行电流检测、时间检测以及误码率检测; 擦除所有数据恢复原始状态;

相关文档