数字电路_第三章答案
3组合逻辑电路习题解答 1
自我检测题
［T3.1］组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与电路以前的输入信号 无关 。
［T3.2］在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象称为 竞争冒险 。
［T3.3］8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。
［T3.4］3线—8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
［T3.5］能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 ［T3.6］实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
［T3.7］根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
［T3.8］一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
［T3.9］下列电路中，不属于组合逻辑电路的是 。
（A ）译码器 （B ）全加器 （D ）编码器
［T3.10］译码器74LS138的使321为 时，处于允许状态。 （A ）011 （B ）100 （C ）101 （D ）010
［T3.11］在二进制译码器中，若输入有4位代码，则输出有 个信号。 （A ）2 （B ）4 （C ）8 （D ）16 ［T3.12］组合逻辑电路中的险象是由于 引起的。 （A ）电路未达到最简 （B ）电路有多个输出
（C ）电路中的时延 （D ）逻辑门类型不同
［T3.13］用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
（A ）在输出级加正取样脉冲 （B ）在输入级加正取样脉冲 （C ）在输出级加负取样脉冲 （D ）在输入级加负取样脉冲
［T3.14］比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
（A ）B A F = （B ）0101B B A A F ++=
（D ）0011B A B A F ++=
3组合逻辑电路习题解答 2
习题
［P3.1］分析图P3.1所示组合电路的功能，要求写出逻辑表达式，列出其真值表，并说明电路的逻辑功能。
图P3.1
解：CO=AB+BC+AC
+
=
+
+
+
+
+
）
（
=）
+
（
S+
C
B
AB
BC
ABC
A
AC
A
ABC
B
CO
C
真值表
A B C S CO
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
电路功能：一位全加器，S是相加的和，CO是进位
［P3.2］已知逻辑电路如图P3.2所示，试分析其逻辑功能。
3组合逻辑电路习题解答 3
图P3.2
解：（1）逻辑表达式
ABC P =1
ABC B BP P ==12 ABC A AP P ==13 ABC C CP P ==14
432P P P F =
ABC C ABC A ABC B =
ABC C ABC A ABC B ++= )(C B A ABC ++=
))((C B A C B A ++++=
C AB C B A C B A BC A C B A C B A +++++=
（2）真值表
A B C F A B C F 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 0 1 0
1
1
1
1
1
1
（3）功能
从真值表看出，ABC =000或ABC =111时，F =0，而A 、B 、C 取值不完全相同时，F =1。故这种电路称为“不一致”电路。
［P3.3］某组合逻辑电路如图P3.3所示： （1）写出函数Y 的逻辑表达式； （2）将函数Y 化为最简与-或式； （3）用与非门画出其简化后的电路。 解：AC AB ABC C AB C B A Y +=++=
AC AB AC AB Y ?=+=
1
Y=
B
2
Y=
BC
3
=
=
Y+
AC
Y
B
B
1
4
3组合逻辑电路习题解答 5
C B BC B Y Y Y +=+==325
BC AC C B B AC Y Y Y +=++==))((546 D BC D Y Y +==37
D
BC AC D BC AC D BC BC AC D BC BC AC Y Y Y =++=++=+++==76
B C A D
Y
［P3.6］根据图P3.6所示4选1数据选择器，写出输出Z 的最简与-或表达式。
C
图P3.6 图P3.7
解：C A C A B C AB B A BC A B A Z ++=+++=
［P3.7］由4选1数据选择器和门电路构成的组合逻辑电路如图P3.7所示，试写出其输出E 逻辑函数表达式，并化简。
解：D
C C A
D ABC D C B A CD B A CD B A
E +=+++=
［P3.8］由4选1数据选择器构成的组合逻辑电路如图P3.8所示，请画出在输入信号作用下，L 的输出波形。
3组合逻辑电路习题解答 6
图P3.8
解：4选1数据选择器的逻辑表达式为：
301201101001D A A D A A D A A D A A Y +++=
将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得
ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=
根据表达式可画出波形图：
C A
B L
［P3.9］已知用8选1数据选择器74LS151构成的逻辑电路如图P3.9所示，请写出输出L 的逻辑函数表达式，并将它化成最简与-或表达式。
A
B
图P3.9
解：（1）写出逻辑函数表达式：
3组合逻辑电路习题解答 7
C AB C B A BC A C B A C B A L ++++=
（2）用卡诺图化简
B A
C L +=
［P3.10］图P3.10所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z 与输入M 、N 、P 、Q 之间的逻辑函数式。
图P3.1
解；P MQ N Q M N P Q M N NMQ Z ）（）（+++= MQP N QP M N P Q M N P NMQ +++= QP N P NQ +=
［P3.11］写出图P3.11所示电路的逻辑函数，并化简为最简与-或表达式。
3组合逻辑电路习题解答
8
图P3.11
解：由图（a ）写出逻辑函数并化简，得
C
A AC ABC C
B A
C B A C B A Y Y Y Y Y Y Y Y L +=+++=+++==7
5207520
［P3.12］电路如图P3.12所示，图中①~⑤均为2线—4线译码器。
（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表P3.12-1）；
（2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表P3.12-2）； （3）说明图P3.12的逻辑功能。
表P3.12-1 表P3.12-2 C 、D 应输入的状态
处于工作状态的译码器
C
D ① ② ③ ④
3组合逻辑电路习题解答 9
Y Y Y Y Y Y Y
图P3.12
解：
C 、
D 应输入的状态
处于工作状态的译码器
C D ① 0 0 ② 0 1 ③ 1 0 ④
1
1
逻辑功能：由74LS139构成的4线—16线译码器
［P3.13］试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。要求列出真值表，写出逻辑函数表达式，画出逻辑图（输入变量允许有反变量）。 解：（1）真值表
A B C F A B C F 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 0
1
1
1
1
1
1
（2）ABC C B A C B A C B A ABC C B A C B A C B A F ???=+++=
（3）逻辑图略
［P3.14］已知X ＝X 2X 1X 0代表3位二进制数。设计一个组合电路，当X ≥3时输出Y ＝1，当X ＜3时输出Y ＝0。要求：
3组合逻辑电路习题解答 10
（1）列出真值表；
（2）求Y 的最简与-或表达式； （3）完全用与非门画出电路图。 解：（1）列出真值表
X 2 X 1 X 0 Y
X 2 X 1 X 0
Y 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1
1 0 1 0 0 1 1 0 1 0
1
1
1
1
1
1
1
（2）求最简与-或式
012012X X X X X X F =+=
（3）电路图
X F
X X
［P3.15］4位二进制数E 为E 3E 2E 1E 0，E ≥0，没有符号位。请设计一个组合逻辑电路实现
<≤<≤=其它
或0
1512801E E F
的判别。 解：（1）真值表：
E 3 E 2 E 1 E 0
F E 3 E 2 E 1 E 0 F 0
0 0 0 0 0
0 0 0 0 1 1
0 0 1 1 0 0
0 1 0 1 0 1
1 1 1 1 1 1
1 1 1 1 1 1
0 0 0 0 1 1
0 0 1 1 0 0
0 1 0 1 0 1
0 0 0 0 1 1
3组合逻辑电路习题解答 11
0 0
1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 0
（2）表达式
111111111110
000110
1110110100E 3E 2
E 1E
0F 0
02
1
23E
E E
E E
F
++=
（3）电路图
（4）如果要求用与非门实现，步骤如下：
0123
0123012
3
02
12
3E E E E E E E E E E E E E E E E E F =+=+=++=
逻辑图：
［P3.16］约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。 解：（1）逻辑定义：A 、B 、C 、D 分别代表约翰、简妮、乔和苏。F =1表示去炸鸡店， F =0表示去汉堡店。 （2）真值表
3组合逻辑电路习题解答 12
A B C D F A B C D F 0 0 0 0 0 0 0 0
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0
1
0 0 0 1 1 1 1 1
（3）用卡诺图化简
AB
00CD
011110
00011110
F
F =AB +ACD +BCD
（4）逻辑图
B
C
A F
D
［P3.17］请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：
（1）某一门开关接通，灯即亮，开关断，灯暗；
（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗； （3）当三个门开关都接通时，灯亮。
解：设东门开关为A ，南门开关为B ，西门开关为C 。开关闭合为1，开关断开为0。灯为Z ，等暗为0，灯亮为1。根据题意列真值表如下：
A B C Z A B C Z 0 0 0 0 1 0 0 1 0
1
1
1
1
3组合逻辑电路习题解答13
0 1 0 1 1 1 0 0
0 1 1
1 1
1
1 （2）画出卡诺图如图所示。
（3）根据卡诺图，可得到该逻辑电路的函数表达式：
C
B
A
ABC
C
B
A
C
B
A
C
B
A
Z⊕
⊕
=
+
+
+
=
（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。
［P3.18］设计一个能被2或3整除的逻辑电路，其中被除数A、B、C、D是8421BCD 编码。规定能整除时，输出L为高电平，否则，输出L为低电平。要求用最少的与非门实现。（设0能被任何数整除）
解：（1）真值表
A B C D L A B C D L
0 0 0 0 1 1 0 0 0
1
0 1 0 1 0 0 1
1
0 0 1 0 1 1 0 1 0 ×
0 0 1 1 1 1 0 1 1 ×
0 1 0 0 1 1 1 0 0 ×
0 1 0 1 0 1 1 0 1 ×
0 1 1 0 1 1 1 1 0 ×
0 1 1 1 0 1 1 1 1 ×
（2）用卡诺图图化简
L
D
C
B
A
D
C
B
A
D
C
B
A
L=
+
+
=
+
+
=
（3）逻辑图
［P3.19］如图P3.19所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电
3组合逻辑电路习题解答 14
极被水浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在A 、B 间，为正常状态，亮绿灯G ；水面在B 、C 间或在A 以上为异常状态，点亮黄灯Y ；面在C 以下为危险状态，点亮红灯R 。要求写出设计过程。
图P3.19
解：（1）真值表 A B C G Y R A B C G Y
R
0 0 1 1 0 0 × × × 0 0 1 0
1 0 1 0 1 × × ×
1
× × × 1 1 0 × × × 0 1 1
1
1
1
1
1
（2）卡诺图化简
A 0BC
1
00011110
Y A
0BC
1
0001
11
10
G B
A B A G ==A C B A C B Y ?=+=
A 0BC 1
0001
11
10
R B
C
G
C
R =Y
R
（3）逻辑图
［P3.20］试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数 D C B D C C A F ++=。
3组合逻辑电路习题解答
15
解：D C B D C D D C A D C B D C C A F +++=++=)(
0?+++=+++=CD D C D C A D C AB D C B D C D C A D C A
令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：
B
A A
［P3.21］试用8选1数据选择器74LS151实现逻辑函数L =AB +AC 。 解：
567m m m ABC C B A ABC C AB AC AB L ++=+++=+=
1
［P3.22］用8选1数据选择器74LS151设计一个组合电路。该电路有3个输入A 、B 、C 和一个工作模式控制变量M ，当M =0时，电路实现“意见一致”功能（A ，B ，C 状态一致时输出为1，否则输出为0），而M =1时，电路实现“多数表决”功能，即输出与A ，B ，C 中多数的状态一致。 解：
M A B C F M A B C F
3组合逻辑电路习题解答 16
0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1
1
C
MAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=
电路图
［P3.23］用二个4选1数据选择器实现函数L ，允许使用反相器。 BCE DEF B A E D C B A DE C B A E D C B A E L +++++=
解：BCE DEF B A E D C B A DE C
B A
E D C B A E L +++++= BEC AD
F D AC D C A D
C A E
B
E B E B ++++++=）（ BEC E B AD
F C D A C D A C D A E B E B ++++++=）（
电路图
［P3.24］设计一个8位符号a 7 a 6 a 5 a 4 a 3 a 2 a 1 a 0的奇偶码校验电路，当信号具有奇数个0时，输出F =1，否则F =0。
解：01234567a a a a a a a a F ⊕⊕⊕⊕⊕⊕⊕=
3组合逻辑电路习题解答 17
［P3.25］某一组合电路如图P3.25所示，输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。
图P3.25
解：从逻辑图得到以下表达式： AC D C B C B A F ++=
根据表达式得到卡诺图：
但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点位置增加一个乘积项，得D AB D C A AC D C B C B A F ++++=
当ACD =000时， B F +=，由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，不会产生竞争冒险。因此，D C A 这一项不需要增加，只需要增加D AB 。
电路图为：
3组合逻辑电路习题解答 18
本题也可分析如下：
如果逻辑表达式在某种取值下，出现A A F +=，B B F +=，C C F += 根据逻辑表达式，只有当B =C =0，C =1，才有可能出现A A F +=，因此不可能出现
根据逻辑表达式，只有当A =B =1，D =0，就出现C C F +=。
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
数字电子技术期末考试试卷
09级2011年数字电子技术考试试卷 开课学院：通信工程学院 一、填空题：（每空1分，共14分） 1、数制转换：，。 2、若A/D转换器（包括取样—保持电路）输入模拟电压信号的最高变化频率为10kHZ，则取样频率的下限为（）。 3、正数的补码和它的（）相同，负数的补码可通过将（ ）得到。 4、试列出3种输出端可以并联使用的门电路：（）、（）、（）。 5、（）和（）是构成各种复杂数字系统的基本逻辑单元。 6、（）和（）是衡量A/D转换器和D/A转换器性能优劣的主要标志。 二、化简题：（每小题6分，共12分） （1）、用逻辑函数公式某法证明:
B’CD’+BC’D+ACD+A’BC’D’+A’B’CD+BC’D’+BCD=B’C+BC’+CD。 （2）、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简：。 三、由与非门构成的某表决电路如图1所示，其中ABCD表示4个人，L=1时表示决议通过。（共10分） （1）试分析电路，说明决议通过的情况有几种。 （2）分析ABCD四个人中，谁的权利最大。
图1 四、某逻辑函数的真值表如表1.2所示，试将74HC153扩展为8选1数据选择器，再实现该逻辑函数。74HC153的功能与逻辑符号分别见表1.1和图2。（共15分）
五、已知74LS138的逻辑符号见图3，逻辑功能见表2.试画出用两片74LS138组成4线-16线译码器的接线图，并说明设计原理。（共10分） 图3 表2、74LS138功能表 使能端选择输入端输出端 S1 A2 A1 A0 × 1 0 ×××× ××× 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1
数字电子技术基础试题及答案 (1)
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
数字电子技术试卷及答案(免费版)
第1页（共28页） 第2页（共28页） 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码 时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错 选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111
数字电子技术考试题及答案
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电子技术基础期末考试试卷及答案1[1]
填空题 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方 程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中， 输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。
A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。
(完整版)数字电路自试题3答案
数字电路自测题3答案 一、填空题：（每空1分，共20分） 1．八进制数 (34.2 ) 8 的等值二进制数为 11100.01 ；十进制数 98 的 8421BCD 码为 10011000 。 2．试写出下列图中各门电路的输出分别是什么状态 （高电平、低电平） ？（其中（A ）（B ）为TTL 门电路，而（C ）为CMOS 门电路） （A ） （B ） （C ） Y 1= 02 Y 2= 1 Y 3= 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4． 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。 5．常用逻辑门电路的真值表如右图所示，则 F 1 、F 2 、F 3 分别属于何种常用逻辑门。F 1 同或 ，F 2 与非门 ，F 3 或非 。 6．OC 门的输出端可并联使用，实现__线与____功能；三态门的输出状态有______0________、 1 、 高阻 三种状态。 7．时序逻辑电路的输出不仅和____输入 ___有关，而且还与___电路原来状态____有关。 二、选择题： (选择一个正确答案填入括号内，每题2分，共20分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） A ．m 1 与m 3 B ．m 4 与m 6 C ．m 5 与m 13 D ．m 2 与m 8 2．L=AB+C 的对偶式为：（ B ） A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1
数字电路复习题及答案
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期 《数字电子技术》期末复习题 第一部分题目 一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。 【】2、（325）8 ＞（225）10 【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。 【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16 【】5、8421 BCD码是唯一能表示十进制数的编码。 【】6、十进制数85的8421 BCD码是101101。 【】7、格雷码为无权码，8421 BCD为有权码。 【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 【】9、逻辑变量的取值，１比０大。 【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1 【】12、逻辑运算A+1+0=A 【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。 【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C ++=+ 【】17、逻辑函数表达式的化简结果是唯一的。 【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。 【】19、n个变量组成的最小项总数是2n个。 【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。 【】21、逻辑函数化简过程中的无关项一律按取值为0处理。 【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。【】23、TTL或非门的多余输入端可以接高电平。 【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。【】25、将三输入与非门中的两个输入端都接高电平，就可以实现非门功能。 【】26、基本的逻辑关系有与、或、非三种，其实现单元电路分别为与非门和或非门两种。【】27、CMOS门电路的输入电流大于TTL门电路的输入电流。 【】28、组合逻辑电路的基本组成单元是门电路。 【】29、组合电路没有记忆功能。 【】30、组合电路是一种具有记忆功能的逻辑电路。
通用数字电路与数字电子技术课后答案第七章.doc
第七章 时序逻辑电路 1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。 图P7.1 解： （1）写出各级的W.Z 。 D 1=21Q Q ，D 2=Q 1，Z=Q 2CP ( 2 ) 列分析表 ( 3 ) 状态转换表 （4 图7.A1 本电路是同步模3计数器。 2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。 Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1 Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP 表P7.1 X Q 2 Q 1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1 CP X Q 1 0 Q 2 0 Z CP Q 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z ( a ) 01/0 11/1 10/1 00/0
解：由状态转换表作出波形图 3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00 ）。 ( a ) ( b ) 解：（1）写W.Z 列分析表 J 1 = XQ 2 J 2 = X Z =12Q Q X K 1 = X K 2 =1Q X ( 2 ) 作出状态转换表及状态转换图 X Q 2 Q 1 0 1 00 01 00/1 00/1 10/1 11/1 X Q 2 Q 1 J 2 K 2 J 1 K 1 Q 2n+1 Q 1n+1 Z 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 CP X 图P7.3 CP X Q 1 0 Q 1 0 Z 图P7.A2 0 /1 0 /1 0 /1 1/1 1/1 0/1 01 11 00
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础 试题库及答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同
时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电 路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （） 2、当输入9个信号时，需要3位的二进制代码输出。（） 3、单稳态触发器它有一个稳态和一个暂稳态。（） 4、施密特触发器有两个稳态。（） 5、多谐振荡器有两个稳态。（） 6、D/A转换器是将模拟量转换成数字量。（） 7、A/D转换器是将数字量转换成模拟量。（） 8、主从JK触发器在CP=1期间，存在一次性变化。（） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（） 10、所有的触发器都存在空翻现象。（） 四、化简逻辑函数（每题5分，共10分） 1、 2、Y（A，B，C，）=∑m（0，1，2，3，4，6，8，9，10，11，14） 五、画波形图（每题5分，共10分） 1、 2、 六、设计题（每题10分，共20分）
数字电子技术基础试题及答案
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电路期末考试试卷及答案
2010-2011学年度第一学期 09级电子技术基础（数字部分）期末考试试卷 一、填空题（本大题共15小题，每空1分，总计30分） 1、 (127)10= ( )2= ( ) 8421BCD。 2、5个变量可构成个最小项，全体最小项之和为。 3、基本逻辑运算有、、 3种。 4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。 5、3线—8线译码器74LS138处于译码状态时，当输入A2A1A0=011时，输出= 。 6、对于T触发器，当T= 时，触发器处于保持状态。 7、某计数器的输出波形如图1所示，该计数器是进制计数器。 CP Q 1 Q 2 Q （图1） 8、触发器有个稳定状态，用来寄存和。这种无外加触发信号时能维持原态不变的功能称功能。在外加触发信号作用下，触发器状态。 9、要完成二进制代码转换为十进制数，应选择的电路是：。 10、所谓计数器，是指能和输入脉冲个数的逻辑部件，它是利用触发器的功能来实现的。 11、对于JK触发器，若J=K，则可完成触发器的逻辑功能；若K= J，则可完成触发器的逻辑功能。 12、加法器是用来完成二进制数的加法运算的，它分为和。 13、用表示某些特定含义的代码就称为编码；而把的过程称为，它是编码的逆过程。 14、一个十进制加法计数器需要由个JK触发器组成。 15、3位二进制计数器累计脉冲个数为；4位二进制计数器累计脉冲个数为。 二、单项选择题（本大题共10小题，每小题2分，总计20分） 1、要将方波脉冲的周期扩展16倍，可采用：。 A、16进制计数器 B、十位二进制计数器 2、能实现串行数据变换成并行数据的是：。 A、编码器 B、译码器 C、移位寄存器 D、二进制计数器3、构成4位寄存器应选用个触发器。 A、2 B、4 C、6 D、8 4、对于由3个D触发器组成的单向移位寄存器，3位串行输入数码全部输入寄存器并全部串行输出，则所需要的移位脉冲的数量为。 A、12 B、6 C、3 D、2 5、具有“置0”、“置1”、“保持原状”、“状态翻新”，被称为全功能的触发器的是。 A、D触发器 B、T触发器 C、JK触发器 D、同步RS触发器 6、在触发脉冲作用下，每来一个触发脉冲，触发器的状态就翻转一次的触发器是：。 A、D触发器 B、T，触发器 C、JK触发器 D、同步RS触发器 7、对于基本RS触发器，若S=R=0，则。 A、Q=Q=0 B、Q=Q=1 C、Q=1，Q=0 D、Q=1，Q=0 8、存储8位二进制信息要个触发器。 A、2 B、4 C、6 D、8 9、对于一个共阳极型数码管，若译码器输出送数码管驱动的abcdefg=0000110，则显示的字符为。 A、2 B、3 C、E D、F 10、在下列逻辑电路中，不是组合逻辑电路的是：。 A、译码器 B、运算放大器 C、全加器 D、编码器 三、问答及作图题（本大题共4小题，每小题8分，共32分） 1、触发器的描述方法有哪些？请列举其中四种。 2、异步计数器在结构上有何特点？同步计数器在结构上有何特点？ 3、两个D触发器构成的电路如图二所示，设初态Q0=Q1=1，试画出在5个脉冲作用下Q0、 Q、Q1 、 1 Q端的输出波形。 CP （图二） Q Q Q1 CP 1 Q
数字电路实验报告第七章触发器
数字电路与逻辑设计基础实验 任课教师：陈志坚 实验名称：触发器（实验七） 云南大学信息学院 一、实验目的 ⑴学习触发器逻辑功能的测试方法 ⑵进一步熟悉RS触发器、集成D触发器和JK触发器的逻辑功能及其触发方式二、实验器材 ⑴直流稳压电源、数字逻辑实验箱 ⑵74LS00、74LS74、74LS76 三、实验内容和仿真
1．基本RS触发器 基本RS触发器用与非门74LS00构成，按图7-1接好线。在输入端加上不同的信号，通过发光二极管观察电路输出端的状态。把结果填入自制的表中。 图7-1 基本RS触发器图7-2 D触发器的预置和清零功能 用带预置和清除的双D型触发器74LS74来测试上升沿触发集成D型触发器的逻辑功能。先按图7-2接线，在时钟脉冲的不同电平状态，改变预置端PRE 和清除端CLR的信号，通过发光二极管观察触发器的输出状态。把结果填入自制的表中。然后，按图7-3接线，测试D触发器的逻辑功能。 在D触发器的逻辑功能测试中，先将数据输入端D分别置入“0”或“1”，再用清零端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-1中。 注意：清零和置位之后，清除端CLK和预置端PRE必须置成“1”状态。 图7-3 D触发器逻辑功能测试7-4 JK触发器清除和预置功能的测试
D触发器仿真（1） D触发器仿真（2
1 3．JK触发器 用带预置和清除的双JK触发器74LS76来测试下降沿触发集成JK触发器的逻辑功能。先按图7-4接线，改变预置端PRE和清除端CLR的信号，通过发光二极管观察触发器Q输出端的输出状态。把结果填入自制的表中。然后，按图7-5接线，测试JK触发器的逻辑功能。 图7-5 JK触发器逻辑功能测试
数字电路试卷及答案
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
数字电路试题及答案后面附带1doc
数字电路模拟题（答案附后） 注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。 一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制） （1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ 二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？ 三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。
四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、 五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。 六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、
数字电路期末试卷
2015-2016年第一学年度 汕尾市职业技术学校电子线路期末考试(开卷) 班级___________ 姓名__________ 分数__________ 一选择题（本大题共十道小题，每小题2分） 1、模拟电路中晶体管大多工作于( )。 A．放大状态 B.截止状态 C.击穿状态 D.饱和状态 2、当逻辑函数有n个变量时，共有( )个变量取值组合？ A. n B. 2n C. n2 D. 2n 3、十进制数25用8421BCD码表示为( )。 A、10 101 B、0010 0101 C、100101 D、100101 4、下列逻辑式中，正确的逻辑公式是( )。 A．A+B=A B B. A+B=A B + C. A+B=AB D. A+= 00 5、二输入端的与非门，其输入端为A、B，输出端为Y,则其表达式Y= （）。 A、AB B、AB C、B A+D、A+B 6、逻辑式A+BC=( )。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 7、辑电路如图示，其逻辑式为( )。 A.F=A+BC B、F=A B C ?+ C、F=A B C ++D、F=A·BC
1 1& ≥1 1F A B C 8、一个T触发器，在T=0时，加上时钟脉冲，则触发器（）。 A、保持原态 B、置0 C、置1 D、翻转 9、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是 （）。 A、5 B、6 C、8 D、43 10、下列电路中，不属于组合逻辑电路的是( ) A．译码器B．全加器 C．寄存器 D．编码器 二填空题（本大题共十小题每小题2分） 1、数字信号的特点是在上和上都是断续变化的，其高电平和低电平 常用和来表示。 2、OC门的输出端可并联使用，实现________功能；三态门可用来实现 ______________。 3、(35)10 =（）2 = ( )8421BCD 4、基本逻辑运算有________、________、________3种。 5、在RS、JK、T和D触发器中，_____触发器的逻辑功能最多。 6、组合电路由________________构成，它的输出只取决于_ ________________ 而与原状态无关。