数电习题

第一章习题

一、选择题

1．以下代码中为无权码的为。

A. 8421BCD码

B. 5421BCD码

C.余三码

D.格雷码

2．以下代码中为恒权码的为。

A.8421BCD码

B. 5421BCD码

C.余三码

D.格雷码

3．一位十六进制数可以用位二进制数来表示。

A.１

B.２

C.４

D. 16

4．十进制数25用8421BCD码表示为。

A.10 101

B.0010 0101

C.100101

D.10101

5．在一个8位的存储单元中，能够存储的最大无符号整数是。

A.（256）10

B.（127）10

C.（FF）16

D.（255）10

6．与十进制数（53.5）10等值的数或代码为。

A.(0101 0011.0101)8421BCD

B.(35.8)16

C.(110101.1)2

D.(65.4)8

7．矩形脉冲信号的参数有。

A.周期

B.占空比

C.脉宽

D.扫描期

8．与八进制数(47.3)8等值的数为：

A. (100111.011)2

B.(27.6)16

C.(27.3 )16

D. (100111.11)2

9.常用的B C D码有。

A.奇偶校验码

B.格雷码

C.8421码

D.余三码

10．与模拟电路相比，数字电路主要的优点有。

A.容易设计

B.通用性强

C.保密性好

D.抗干扰能力强

二、判断题（正确打√，错误的打×）

1. 方波的占空比为0.5。（）

2. 8421码1001比0001大。（）

3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）

4．格雷码具有任何相邻码只有一位码元不同的特性。（）

5．八进制数（18）8比十进制数（18）10小。（）

6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）

7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）

8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（）

9．十进制数（9）10比十六进制数（9）16小。（）

10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（）

三、填空题

1.描述脉冲波形的主要参数有、、、、、、。

2.数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。

3.分析数字电路的主要工具是，数字电路又称作。

4. 在数字电路中，常用的计数制除十进制外，还有 、 、 。

5. 常用的BCD 码有 、 、 、 等。常用的可靠性代码有 、 等。

6. （10110010.1011）2=( )8=( )16

7. ( 35.4)8 =（ ）2 =( )10=( )16=( )8421BCD

8. (39.75 )10=（ ）2=( )8=( )16

9. ( 5E .C)16=（ ）2=( )8=( )10= ( )8421BCD

10. ( 0111 1000)8421BCD =（ ）2=( )8=( )10=( )16

四、思考题

１．

在数字系统中为什么要采用二进制？ ２．

格雷码的特点是什么？为什么说它是可靠性代码？ ３．

奇偶校验码的特点是什么？为什么说它是可靠性代码？

习题解答：

一、选择题

1．CD2．AB3．C4．B5．CD6．ABCD7．ABC8．AB9．CD10．BCD

二、判断题1.√ 2.× 3.√ 4.√ 5.×6.√ 7.√ 8.× 9.× 10.√三、填空题

1． 幅度、周期、频率、脉宽、上升时间、下降时间、占空比

2． 时间、幅值、1、0

3． 逻辑代数、逻辑电路

4． 二进制、八进制、十六进制

5． 8421BCD 码、2421BCD 码、5421BCD 码、余三码、格雷码、奇偶校验码

6． 262.54 B2.B

7． 11101.1 29.5 1D.8 (0010 1001.0101)

8． 100111.11 47.6 27.C

9． 1011110.11 136.6 94.75 (1001 0100.0111 0101)

10． 1001110 116 78 4E 四、思考题

1．因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1和0来表示两种不同的状态。2．格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。

3．奇偶校验码可校验二进制信息在传送过程中1的个数为奇数还是偶数，从而发现可能出现的错误。

第二章习题 一、选择题

1. 以下表达式中符合逻辑运算法则的是 。

A.C ·C =C 2

B.1+1=10

C.0<1

D.A +1=1

2. 逻辑变量的取值１和０可以表示： 。

A.开关的闭合、断开

B.电位的高、低

C.真与假

D.电流的有、无

3. 当逻辑函数有n 个变量时，共有 个变量取值组合？

A. n

B. 2n

C. n 2

D. 2n

4. 逻辑函数的表示方法中具有唯一性的是 。

A .真值表 B.表达式 C.逻辑图 D.卡诺图

5.F=A B +BD+CDE+A D= 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++

6.逻辑函数F=)(B A A ⊕⊕= 。

A.B

B.A

C.B A ⊕

D. B A ⊕

7．求一个逻辑函数F 的对偶式，可将F 中的 。

A .“·”换成“+”，“+”换成“·”

B.原变量换成反变量，反变量换成原变量

C.变量不变

D.常数中“0”换成“1”，“1”换成“0”

E.常数不变

8．A+BC= 。A .A +B B.A +C C.（A +B ）（A +C ） D.B +C

9．在何种输入情况下，“与非”运算的结果是逻辑0。

A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1

10．在何种输入情况下，“或非”运算的结果是逻辑0。

A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1

二、判断题（正确打√，错误的打×）

1． 逻辑变量的取值，１比０大。（ ）。

2． 异或函数与同或函数在逻辑上互为反函数。（ ）。

3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。

4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。（ ）

5．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ）

6．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ）

7．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）

8．逻辑函数Y=A B +A B+B C+B C 已是最简与或表达式。（ ）

9．因为逻辑表达式A B +A B +AB=A+B+AB 成立，所以A B +A B= A+B 成立。（ ）

10．对逻辑函数Y=A B +A B+B C+B C 利用代入规则，令A=BC 代入，得Y= BC B +BC B+B C+B C =B C+B C 成立。

（ ）

三、填空题

1. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、 三种。常用的几种导出的逻辑运算为 、 、 、 、 。

2. 逻辑函数的常用表示方法有 、 、 。

3. 逻辑代数中与普通代数相似的定律有 、 、 。摩根定律又称为 。

4. 逻辑代数的三个重要规则是 、 、 。

5．逻辑函数F=A +B+C D 的反函数F = 。

6．逻辑函数F=A （B+C ）·1的对偶函数是 。

7．添加项公式AB+A C+BC=AB+A C 的对偶式为 。

8．逻辑函数F=A B C D +A+B+C+D= 。

9．逻辑函数F=AB B A B A B A +++= 。

10．已知函数的对偶式为B A +BC D C +，则它的原函数为 。

四、思考题1. 逻辑代数与普通代数有何异同？2. 逻辑函数的三种表示方法如何相互转换？

3. 为什么说逻辑等式都可以用真值表证明？

4. 对偶规则有什么用处？

习题解答：一、选择题

1． D

2． ABCD

3． D

4． AD

5． AC

6． A

7． ACD

8． C

9． D

10． BCD

二、判断题1.× 2.√ 3.√ 4.× 5.√6.× 7.√ 8.× 9．× 10．×

三、填空题1．布尔 与 或 非 与非 或非 与或非 同或 异或2．逻辑表达式 真值表 逻辑图3．交换律 分配律 结合律 反演定律4．代入规则 对偶规则 反演规则

5．A B （C+D ）6．A+BC+07．（A+B ）（A +C ）（B+C ）=（A+B ）（A +C ）8．19．0

10．)()(C B D C B A +?+?+

四、思考题

1．都有输入、输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有0和1两种，而普通

代数不限，且运算符号所代表的意义不同。

2．通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易

于列出真值表。

3．因为真值表具有唯一性。

4．可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。

第三章习题

五、选择题

1. 三态门输出高阻状态时， 是正确的说法。

A.用电压表测量指针不动

B.相当于悬空

C.电压不高不低

D.测量电阻指针不动

2. 以下电路中可以实现“线与”功能的有 。

A.与非门

B.三态输出门

C.集电极开路门

D.漏极开路门

3．以下电路中常用于总线应用的有 。

A.T S L 门

B.O C 门

C. 漏极开路门

D.C M O S 与非门

4．逻辑表达式Y =A B 可以用 实现。

A.正或门

B.正非门

C.正与门

D.负或门 5．T T L 电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“1”。

A.悬空

B.通过电阻 2.7k Ω接电源

C.通过电阻 2.7k Ω接地

D.通过电阻510Ω接地

6．对于T T L 与非门闲置输入端的处理，可以 。

A.接电源

B.通过电阻3k Ω接电源

C.接地

D.与有用输入端并联

7．要使T T L 与非门工作在转折区，可使输入端对地外接电阻R I 。

A.＞R O N

B.＜R O F F

C.R O F F ＜R I ＜R O N

D.＞R O F F

8．三极管作为开关使用时，要提高开关速度，可 。

A.降低饱和深度

B.增加饱和深度

C.采用有源泄放回路

D.采用抗饱和三极管

9．C M O S 数字集成电路与T T L 数字集成电路相比突出的优点是 。

A.微功耗

B.高速度

C.高抗干扰能力

D.电源范围宽

10．与C T 4000系列相对应的国际通用标准型号为 。

A.C T 74S 肖特基系列

B. C T 74L S 低功耗肖特基系列

C.C T 74L 低功耗系列

D. C T 74H 高速系列

六、判断题（正确打√，错误的打×）

1．TTL 与非门的多余输入端可以接固定高电平。（ ）

2． 当TTL 与非门的输入端悬空时相当于输入为逻辑1。（ ）

3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）

4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（ ）

5．CMOS 或非门与TTL 或非门的逻辑功能完全相同。（ ）

6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）

7．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。（ ）

8．一般TTL 门电路的输出端可以直接相连，实现线与。（ ）

9．CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。（ ）

10．TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。（ ）

七、填空题

1. 集电极开路门的英文缩写为 门，工作时必须外加 和 。

2．O C 门称为 门，多个O C 门输出端并联到一起可实现 功能。

3．T T L 与非门电压传输特性曲线分为 区、 区、 区、 区。

4．国产T T L 电路 相当于国际S N 54/74L S 系列，其中L S 表示 。

习题解答：

一、选择题

1． ABD

2． CD

3． A

4． CD

5． ABC

6． ABD

7． C

8． ACD

9． ACD

10． B

二、判断题１.√ ２.√ ３.√ ４.√ ５.√６.× 7.√ 8.× 9.√ 10.√三、填空题１．OC 电源 负载 ２．集电极开路门 线与３．饱和区 转折区 线性区 截止区４．CT4000 低功耗肖特基

第四章习题：

八、 选择题1．下列表达式中不存在竞争冒险的有 。

A.Y =B +A B

B.Y =A B +B C

C.Y =A B C +A B

D.Y =(A +B )A D

2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。A.5

B.6

C.10

D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。A.1 B.2

C.4

D.16

4.下列各函数等式中无冒险现象的函数式有 。

A.B A AC C B F ++=

B.B A BC C A F ++=

C.B A B A BC C A F +++=

D.C A B A BC B A AC C B F +++++=

E.B A B A AC C B F +++=

5．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。

A.B =C =1

B.B =C =0

C.A =1，C =0

D.A =0，B =0

6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为

Y = 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01

7.一个8选一数据选择器的数据输入端有 个。

A.1

B.2

C.3

D.4

E.8

8．在下列逻辑电路中，不是组合逻辑电路的有 。

A.译码器

B.编码器

C.全加器

D.寄存器

9．八路数据分配器，其地址输入端有 个。

A.1

B.2

C.3

D.4

E.8

10．组合逻辑电路消除竞争冒险的方法有 。

A. 修改逻辑设计

B.在输出端接入滤波电容

C.后级加缓冲电路

D.屏蔽输入信号的尖峰干扰

11．101键盘的编码器输出 位二进制代码。

A.2

B.6

C.7

D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 。

A.A ST =1，B ST =D ，C ST =0

B. A ST =1，B ST =D ，C ST =D

C.A ST =1，B ST =0，C ST =D

D. A ST =D ，B ST =0，C ST =0

13．以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。

A.二进制译码器

B.数据选择器

C.数值比较器

D.七段显示译码器

14．用四选一数据选择器实现函数Y =0101A A A A +，应使 。

A.D 0=D 2=0，D 1=D 3=1

B.D 0=D 2=1，D 1=D 3=0

C.D 0=D 1=0，D 2=D 3=1

D.D 0=D 1=1，D 2=D 3=0

15．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 。A.用与非

门，Y =765410Y Y Y Y Y Y B.用与门，Y =32Y Y

C.用或门，Y =32Y Y +

D.用或门，Y =7

65410Y Y Y Y Y Y +++++ 九、判断题（正确打√，错误的打×）

1. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）

2. 编码与译码是互逆的过程。（ ）

3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ）

4. 液晶显示器的优点是功耗极小、工作电压低。（ ）

5. 液晶显示器可以在完全黑暗的工作环境中使用。（ ）

6. 半导体数码显示器的工作电流大，约10mA 左右，因此，需要考虑电流驱动能力问题。（ ）

7. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）

8. 数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）

9.用数据选择器可实现时序逻辑电路。（）

10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）

十、填空题

1．半导体数码显示器的内部接法有两种形式：共接法和共接法。2．对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。3．消除竟争冒险的方法有、、等。

习题解答：一、选择1．CD2．B3．C4．D5．ACD6．A7．E8．D9．C10．AB11．C12．ABC13．AB14．A15．AB 二、判断题1．×2.√ 3.√ 4.√5.×6.√ 7.√ 8.√ 9．×10．×三、填空题1．阴阳

2．低电平修改逻辑设计接入滤波电容加选通脉冲

第五章习题：

十一、选择题

1.N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1

B.N

C.N+1

D.2N

2．在下列触发器中，有约束条件的是。

A.主从J K F/F

B.主从D F/F

C.同步R S F/F

D.边沿D F/F

3．一个触发器可记录一位二进制代码，它有个稳态。

A.0

B.1

C.2

D.3

E.4

4．存储8位二进制信息要个触发器。

A.2

B.3

C.4

D.8

5．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。

A.0

B.1

C.Q

D.Q

6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=。

A.0

B.1

C.Q

D.Q

7．对于D触发器，欲使Q n+1=Q n，应使输入D=。

A.0

B.1

C.Q

D.Q

8．对于J K触发器，若J=K，则可完成触发器的逻辑功能。

A.R S

B.D

C.T

D.Tˊ

9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。

A.J=K=0

B.J=Q,K=Q

C.J=Q,K=Q

D.J=Q,K=0

E.J=0,K=Q

10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。

A.J=K=1

B.J=Q,K=Q

C.J=Q,K=Q

D.J=Q,K=1

E.J=1,K=Q

11．欲使J K触发器按Q n+1=0工作，可使J K触发器的输入端。

A.J=K=1

B.J=Q,K=Q

C.J=Q,K=1

D.J=0,K=1

E.J=K=1

12．欲使J K触发器按Q n+1=1工作，可使J K触发器的输入端。

A.J=K=1

B.J=1,K=0

C.J=K=Q

D.J=K=0

E.J=Q,K=0

13．欲使D触发器按Q n+1=Q n工作，应使输入D=。

A.0

B.1

C.Q

D.Q

14．下列触发器中，克服了空翻现象的有。

A.边沿D触发器

B.主从R S触发器

C.同步R S触发器

D.主从J K触发器

15．下列触发器中，没有约束条件的是。

A.基本R S触发器

B.主从R S触发器

C.同步R S触发器

D.边沿D触发器

16．描述触发器的逻辑功能的方法有。

A.状态转换真值表

B.特性方程

C.状态转换图

D.状态转换卡诺图

17．为实现将J K触发器转换为D触发器，应使。

A.J=D,K=D

B.K=D,J=D

C.J=K=D

D.J=K=D

18.边沿式D触发器是一种稳态电路。

A.无

B.单

C.双

D.多

十二、判断题（正确打√，错误的打×）

１．D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。（）

２．R S触发器的约束条件R S=0表示不允许出现R=S=1的输入。（）

３．同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（）

４．主从J K触发器、边沿J K触发器和同步J K触发器的逻辑功能完全相同。（）５．若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（）

６．由两个T T L或非门构成的基本R S触发器，当R=S=0时，触发器的状态为不定。

７．对边沿J K触发器，在C P为高电平期间，当J=K=1时，状态会翻转一次。（）十三、填空题

1．触发器有个稳态，存储8位二进制信息要个触发器。

2．一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=且R=的信号。

Q，定义触发器的1状态为，0状态

3．触发器有两个互补的输出端Q、

为，可见触发器的状态指的是端的状态。

4．一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。

5．在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。

习题解答：

一、选择题

1．B

2．C

3．C

4．D

5．BD

6．AD

7．C

8．C

9．ABDE

10．ACDE

11．BCD

12．BCE

13． D

14．ABD

15． D

16．ABCD

17． A

18． C

二、判断题1.× 2.√ 3.√ 4.√ 5.×6.× 7.×

Q=0Q=0、Q=1Q

三、填空题1．2 82．0 0 3．Q=1、

4．R S=05．空翻主从式边沿式

第六章习题：

十四、选择题

1．同步计数器和异步计数器比较，同步计数器的显著优点是。

A.工作速度高

B.触发器利用率高

C.电路简单

D.不受时钟C P控制。

2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4

B.5

C.9

D.20

3．下列逻辑电路中为时序逻辑电路的是。

A.变量译码器

B.加法器

C.数码寄存器

D.数据选择器

4.N个触发器可以构成最大计数长度（进制数）为的计数器。

A.N

B.2N

C.N2

D.2N

5.N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1

B.N

C.N+1

D.2N

6．五个D触发器构成环形计数器，其计数长度为。

A.5

B.10

C.25

D.32

7．同步时序电路和异步时序电路比较，其差异在于后者。

A.没有触发器

B.没有统一的时钟脉冲控制

C.没有稳定状态

D.输出只与内部状态有关

8．一位8421B C D码计数器至少需要个触发器。

A.3

B.4

C.5

D.10

9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计

数器，最少应使用级触发器。

A.2

B.3

C.4

D.8

10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A.1

B.2

C.4

D.8

11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。

A.2

B.6

C.7

D.8

E.10

12．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。

A.10

B.60

C.525

D.31500

13．某移位寄存器的时钟脉冲频率为100K H Z，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。

A.10μS

B.80μS

C.100μS

D.800m s

14.若用J K 触发器来实现特性方程为AB Q A Q

n 1n +=+，则J K 端的方程为 。 A.J =A B ，K =B A + B.J =A B ，K =B A C.J =B A +，K =A B D.J =B A ，K =A B

15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。

A.3

B.4

C.5

D.10

16．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。A.2

B.3

C.4

D.10

十五、 判断题（正确打√，错误的打×）

1．同步时序电路由组合电路和存储器两部分组成。（ ）

2．组合电路不含有记忆功能的器件。（ ）

3．时序电路不含有记忆功能的器件。（ ）

4．同步时序电路具有统一的时钟CP 控制。（ ）

5．异步时序电路的各级触发器类型不同。（ ）

6．环形计数器在每个时钟脉冲CP 作用时，仅有一位触发器发生状态更新。（ ）

7．环形计数器如果不作自启动修改，则总有孤立状态存在。（ ）

8．计数器的模是指构成计数器的触发器的个数。（ ）

9．计数器的模是指对输入的计数脉冲的个数。（ ）

10．D 触发器的特征方程Q n +1=D ，而与Q n 无关，所以，D 触发器不是时序电路。（ ）

11．在同步时序电路的设计中，若最简状态表中的状态数为2N ，而又是用N 级触发器来实现

其电路，则不需检查电路的自启动性。（ ）

12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）

13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进

制计数器。（ ）

14．利用反馈归零法获得N 进制计数器时，若为异步置零方式，则状态S N 只是短暂的过渡

状态，不能稳定而是立刻变为0状态。（ ）

十六、 填空题

1．寄存器按照功能不同可分为两类： 寄存器和 寄存器。

2．数字电路按照是否有记忆功能通常可分为两类： 、 。

3．由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。

4．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电

路。

习题解答：

四、选择题

1． A

2． D

3． C

4． D

5． B

6． A

7． B

8． B

9．B

10． D

11． D

12． A

13． B

14．AB

15． A

16． C

五、判断题1.√ 2.√ 3.√ 4.√ 5.×6.× 7.√ 8.× 9.× 10.×11.√ 12.× 13.× 14.

√

六、填空题

1．移位数码

2．组合逻辑电路时序逻辑电路

3．4同步异步

第七章习题：

十七、选择题

1．脉冲整形电路有。

A.多谐振荡器

B.单稳态触发器

C.施密特触发器

D.555定时器

2．多谐振荡器可产生。

A.正弦波

B.矩形脉冲

C.三角波

D.锯齿波

3．石英晶体多谐振荡器的突出优点是。

A.速度高

B.电路简单

C.振荡频率稳定

D.输出波形边沿陡峭

4．T T L单定时器型号的最后几位数字为。

A.555

B.556

C.7555

D.7556

5．555定时器可以组成。

A.多谐振荡器

B.单稳态触发器

C.施密特触发器

D.J K触发器

6．用555定时器组成施密特触发器，当输入控制端C O外接10V电压时，回差电压为。

A.3.33V

B.5V

C.6.66V

D.10V

7．以下各电路中，可以产生脉冲定时。

A.多谐振荡器

B.单稳态触发器

C.施密特触发器

D.石英晶体多谐振荡器

十八、判断题（正确打√，错误的打×）

１．施密特触发器可用于将三角波变换成正弦波。（）

２．施密特触发器有两个稳态。（）

３．多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）

４．石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）

５．单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）

６．单稳态触发器的暂稳态维持时间用t W表示，与电路中R C成正比。（）

７．采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽t W。（）

８．施密特触发器的正向阈值电压一定大于负向阈值电压。（）

十九、填空题

1．555定时器的最后数码为555的是产品，为7555的是产品。

2．施密特触发器具有 现象，又称 特性；单稳触发器最重

要的参数为 。

3．常见的脉冲产生电路有 ，常见的脉冲整形电路

有 、 。

4．为了实现高的频率稳定度，常采用 振荡器；单稳态触发器受到外触发时进入 态。

习题解答：一、选择题1．BC2．B3．C4．A5．ABC6．B7．B

二、判断题1．× 2.√ 3.√ 4.× 5.×6.√ 7.× 8.√

三、填空题

1． TTL CMOS

2． 回差 电压滞后 脉宽

3． 多谐振荡器 单稳态触发器 施密特触发器 石英晶体 暂稳态

第八章习题：

二十、 选择题

1．一个无符号8位数字量输入的DAC ，其分辨率为 位。

A.1

B.3

C.4

D.8

2．一个无符号10位数字输入的D A C ，其输出电平的级数为 。

A.4

B.10

C.1024

D.210

3．一个无符号4位权电阻D A C ，最低位处的电阻为40K Ω，则最高位处电阻为 。

A.4K Ω

B.5K Ω

C.10K Ω

D.20K Ω

4．4位倒T 型电阻网络D A C 的电阻网络的电阻取值有 种。

A.1

B.2

C.4

D.8

5．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率

f ax Im 的关系是 。

A. f s ≥f ax Im

B. f s ≤f ax Im

C. f s ≥2f ax Im

D. f s ≤2f ax Im

6．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 。

A.采样

B.量化

C.保持

D.编码

7．用二进制码表示指定离散电平的过程称为 。

A.采样

B.量化

C.保持

D.编码

8．将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。

A.采样

B.量化

C.保持

D.编码

9．若某A D C 取量化单位△=81REF V ，并规定对于输入电压I u ，在0≤

I u ＜81

REF V 时，认为输入的模拟电压为0V ，输出的二进制数为000，则85REF V ≤I u ＜86REF V 时，输出的二进制数为 。 A.001 B.101 C.110 D.111

10．以下四种转换器， 是A /D 转换器且转换速度最高。

A.并联比较型

B.逐次逼近型

C.双积分型

D.施密特触发器

二十一、 判断题（正确打√，错误的打×）

１． 权电阻网络D/A 转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ）

２．D/A转换器的最大输出电压的绝对值可达到基准电压V REF。（）

３．D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）

４．D/A转换器的位数越多，转换精度越高。（）

５．A/D转换器的二进制数的位数越多，量化单位△越小。（）

６．A/D转换过程中，必然会出现量化误差。（）

７．A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（）

８．一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（）

９．双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（）

１０．采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（）

二十二、填空题

1．将模拟信号转换为数字信号，需要经过、、、四个过程。

习题解答：

七、选择题

1．D

2．CD

3．B

4．B

5．C

6．A

7．D

8．B

9．B

10． A

八、判断题1.× 2.× 3.√ 4.√ 5.√6.√ 7.× 8.√ 9.√ 10.√

九、填空题

1．采样保持量化编码

第九章习题：

二十三、选择题

1．一个容量为1K×8的存储器有个存储单元。

A.8

B.8K

C.8000

D.8192

2．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。

A.2

B.4

C.8

D.32

3．寻址容量为16K×8的RAM需要根地址线。

A.4

B.8

C.14

D.16

E.16K

4．若R A M的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有条。

A.8

B.16

C.32

D.256

5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。

A.8×3

B.8K×8

C.256×8

D.256×256

6.采用对称双地址结构寻址的1024×1的存储矩阵有。

A.10行10列

B.5行5列

C.32行32列

D.1024行1024列

7．随机存取存储器具有功能。

A.读/写

B.无读/写

C.只读

D.只写

8．欲将容量为128×1的R A M扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为。

A.1

B.2

C.3

D.8

9．欲将容量为256×1的R A M扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为。

A.4

B.2

C.3

D.8

10．只读存储器R O M在运行时具有功能。

A.读/无写

B.无读/写

C.读/写

D.无读/无写

11．只读存储器R O M中的内容，当电源断掉后又接通，存储器中的内容。

A.全部改变

B.全部为0

C.不可预料

D.保持不变

12．随机存取存储器R A M中的内容，当电源断掉后又接通，存储器中的内容。

A.全部改变

B.全部为1

C.不确定

D.保持不变

13．一个容量为512×1的静态RAM具有。

A.地址线9根，数据线1根

B.地址线1根，数据线9根

C.地址线512根，数据线9根

D.地址线9根，数据线512根

14．用若干R A M实现位扩展时，其方法是将相应地并联在一起。

A.地址线

B.数据线

C.片选信号线

D.读/写线

15．P R O M的与陈列（地址译码器）是。

A.全译码可编程阵列

B.全译码不可编程阵列

C.非全译码可编程阵列

D.非全译码不可编程阵列

二十四、判断题（正确打√，错误的打×）

１．实际中，常以字数和位数的乘积表示存储容量。（）

２．RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（）

３．动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（）

４．用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。（）

５．所有的半导体存储器在运行时都具有读和写的功能。（）

６．ROM和RAM中存入的信息在电源断掉后都不会丢失。（）

７．RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。（）

８．存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（）

９．PROM的或阵列（存储矩阵）是可编程阵列。（）

１０．ROM的每个与项（地址译码器的输出）都一定是最小项。（）

三、填空题

1．存储器的和是反映系统性能的两个重要指标。

习题解答：

十、选择题

1．BD

2．D

3．C

4．C

5．C

6．C

7．A

8．D

9．B

10． A

11． D

12． C

13． A

14．ACD

15． B

十一、判断题1.√ 2.√ 3.√ 4. × 5.×6.× 7.× 8.√ 9.√ 10.√十二、填空题

1．存储容量存取时间

第十章习题：

二十五、选择题

1．PROM和PAL的结构是。

A.P R O M的与阵列固定，不可编程

B.P R O M与阵列、或阵列均不可编程

C.P A L与阵列、或阵列均可编程

D.P A L的与阵列可编程

2．当用专用输出结构的P A L设计时序逻辑电路时，必须还要具备有。

A.触发器

B.晶体管

C.M O S管

D.电容

3．当用异步I/O输出结构的P A L设计逻辑电路时，它们相当于。

A.组合逻辑电路

B.时序逻辑电路

C.存储器

D.数模转换器

4．P L D器件的基本结构组成有。

A.与阵列

B.或阵列

C.输入缓冲电路

D.输出电路

5．P L D器件的主要优点有。

A.便于仿真测试

B.集成密度高

C.可硬件加密

D.可改写

6．G A L的输出电路是。

A.O L M C

B.固定的

C.只可一次编程

D.可重复编程

7．P L D开发系统需要有。

A.计算机

B.编程器

C.开发软件

D.操作系统

8．只可进行一次编程的可编程器件有。

A.P A L

B.G A L

C.P R O M

D.P L D

9．可重复进行编程的可编程器件有。

A.P A L

B.G A L

C.P R O M

D.I S P-P L D

10．I S P-P L D器件开发系统的组成有。

A.计算机

B.编程器

C.开发软件

D.编程电缆

11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。

A.P A L

B.G A L

C.P R O M

D.P L A

二十六、判断题（正确打√，错误的打×）

１．PROM不仅可以读，也可以写（编程），则它的功能与RAM相同。（）

２．PAL的每个与项都一定是最小项。（）

３．PAL和GAL都是与阵列可编程、或阵列固定。（）

４．PAL可重复编程。（）

５．PAL的输出电路是固定的，不可编程，所以它的型号很多。（）

６．GAL的型号虽然很少，但却能取代大多数PAL芯片。（）

７．ABEL语言是一种通用的硬件描述语言（HDL），用于PLD的开发。（）

８．GAL不需专用编程器就可以对它进行反复编程。（）

９．在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程，则它与RAM随机存取存储器的功能相同。（）

１０．P L A是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。（）

习题解答：

十三、选择题

1．AD

2．A

3．A

4．ABCD

5．ABCD

6．AD

7．ABCD

8．AC

9．BD

10．ACD

11． D 十四：判断题1.× 2.× 3.√ 4.× 5. √6.√ 7.√ 8.× 9.× 10.×

电路-邱关源5历年试卷与答案

注意：本试卷共 8 页， 7 道大题，满分为 100 分；考试时间为 100 分钟 一、填空题（共18分，每空3分） 1、根据图1-1所示电路中电压和电流的参考方向，试计算该元件吸收功率 瓦。 5V 图1-1 2、计算图1-2所示电路中端口1-2端的等效电阻eq R = 。 图1-2 3、电路如图1-3所示，应用戴维宁定理将其等效为一个电阻和一个电压源的串联，试计算该串联电路的等效电阻为 Ω。 10 图1-3 4、电路如图1-4所示，开关S 在t=0时动作，计算在t=0+时电压=+)0(C u V 。 u C 图1-4 5、电路如图1-5所示，试写出电压1u = 。

图1-5 6、电路如图1-6所示，当电路发生谐振时，谐振的频率= ω。 图1-6 二、选择题（共33分，每题3分，答案填在答案卡内，填在别处无效） 1、电路如图2-1所示，电路中的= X U。 A．-5V； B. 5V； C. 10V； D. -10V； 图2-1 2、电路如图2-2所示，电路一端口的输入电阻= ab R。 A. 55Ω； B. 11Ω； C. 30Ω； D. 10V； a b 图2-2 A. 55Ω； B. 15A； C. 5A； D. 10A；

图2-3 A. 55Ω； B. 15A ； C. 5A ； D. 3A ； 图2-4 5、电路的图如图2-5所示，树的树枝数为 。 A. 3； B. 4； C. 5； D. 6； 图2-5 6、电路如图2-6所示，当=L R Ω时可获得最大功率。 A. 30； B. 25； C. 150； D. 180 ； 360V R L 图2-6 A. 10； B. ； C. 2； D. 8； L u L 图2-7 8、Z 参数方程是 。 A. ???+=+=2 2212122 121111U Y U Y I U Y U Y I & &&&&&； B. ???-=-=221221I D U C I I B U A U &&&&&&； C. ???+=+=2221212 2 121111U H I H I U H I H U &&&&&&； D. ???+=+=2221212 2 121111I Z I Z U I Z I Z U &&&&&&； 9、单位阶跃函数的像函数是 。 A. 1； B. 1； C. 1 ； D. s ；

北京理工大学数电期末试卷(含答案)

北京理工大学数电期末试卷(含答案)

课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。

A B 0Y 1 Y 0123C 4567 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1+++= 2．CD B BCD A C B A D C AB F 2+++=，约束条件：B ? C ?+A ?CD ?=0 答案略 三、（10分） 已知图T3中（a ）（b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V Ω 1001 Y A B C D R V CC 2 IL V 3 Y IH V 0 （a ） 高电平 V L 代表低电平（b ）cmos ，ABCD （c ）高阻

精选-数电试卷和答案

电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(

数电--数电习题答案

第1章习题答案 1-1．按照集成度分类，试分析以下集成器件属于哪种集成度器件：（1）触发器；（2）中央处理器；（3）大型存储器；（4）单片计算机；（5）多功能专用集成电路；（6）计数器；（7）可编程逻辑器件。 解：（1）小规模；（2）大规模；（3）超大规模；（4）超大规模；（5）甚大规模；（6）中规模；（7）甚大规模。 1-2．将下列十进制数转换为二进制数、八进制数和十六进制数。 （1）45（2）78（3）25.125 （4）34.25 （5）65 （6）126 解：（1）(45)10=(101101)2=(55)8=(2D)16（2） (78)10=(1111000)2=(170)8=(78)16（3） (25.125)10=(11001.001)2=(170.1)8=(78.2)16（4） (34.25)10=(100010.01)2=(42.2)8=(22.4)16（5） (65)10=(1100101)2=(145)8=(65)16（6） (126)10=(1111110)2=(176)8=(7E)16 1-3．将下列十六进制数转换为二进制数和十进制数。解：（1）(49)16=(1001001)2=(73)10（2）(68)16=(1101000)2=(104)10（3）(22.125)16=(1100101)2=(145)10（4）

(54.25)16=(1010100.00100101)2=(84.14453125)10（5）(35)16=(110101)2=(53)10（6）(124)16=(100100100)2=(292)10 1-4．将下列八进制数转换为二进制数和十进制数。 解：（1）(27)8=(010111)2=(23)10（2）(56)8=(101110)2=(46)10（3）(12.34)8=(1010.011100)2=(10.4375)10（4）(74.25)8=(111100.010101)2=(84.328125)10（5）(35)8=(11101)2=(29)10（6）(124)8=(1010100)2=(84)10 1-5．将下列二进制数转换为十六进制数、八进制和十进制数。 解：（1）(1110001)2=(71)16=(161)8=(113)10（2）(10101.001)2=(15.2)16=(25.1)8=(21.125)10（3）(10111.1101)2=(17.D)16=(27.64)8=(23.8125)10（4）(10001)2=(11)16=(21)8=(17)10（5）(1010101)2=(55)16=(125)8=(85)10 1-6．试求出下列8421BCD码对应的十进制数。 解：（1）(111001)8421BCD=(39)10（2）(1001.0010)8421BCD=(9.2)10（3）(10111.1000)8421BCD=(17.8)10（4）(100001)8421BCD=(21)10（5）(1010101.00100111)8421BCD=(55.27)10 1-7．试求出下列5421BCD码对应的十进制数。 解：（1）(111001)5421BCD=(36)10（2）(1000.0011)5421BCD=(5.3)10（3）(10100.1100)5421BCD=(14.9)10（4）

北京理工大学数电期末试卷(含答案)

课程编号：ELC06011 理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要 4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。

A B 0Y 1 Y C 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1++ += 2．CD B BCD A C B A D C AB F 2+++=，约束条件：B ? C ?+A ?CD ?=0 答案略 三、（10分） 已知图T3中（a ） （b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V 1 Y A B C D 2 V 3 Y V 0 （a ） 高电平 V L 代表低电平（b ）cmos ，ABCD （c ）高阻 4 Y A B 5 Y IH V （d ） CMOS 高阻 （e ）高电平 图T3 四、（10分）

(完整版)华南理工大学数字电子技术试卷(含答案)

诚信应考,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字电子技术》试卷A 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上(或答题纸上)； 3．考试形式: 闭卷； 。 题号一二三四总分 得分 评卷人 一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案 10 题号 123456789 答案 1 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与 或表达式 3. 已知函数的反演式为，其 原函数为（）。 A． B ． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的： （A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器

C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输 出电流为I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： _______________________________________________________________; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5.组合逻辑电路是指电路的输出仅由当前的_____________决定。 6.5个地址输入端译码器，其译码输出信号最多应有_____________个。 7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8.基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输入到移位寄存器,试问: (1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? (2) 该电路的逻辑功能?（12分）

数电往年考题

09年 5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。 B & TG A C C Ω k 10P G 图1.2 6. 当TTL 门电路的输入端悬空时，应视为 （高电平，低电平，不定）。此时，如用万用表测量其输入端电压，读数约为 （0V ，1.4V ，3.6V ）。 六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。 图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。 A B C 图7 八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。 （1） 改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为 74LS138符号图； （2） 改用8选一数据选择器实现，图8 （c ）为8选一数据选择器逻辑符号。 P 图8（a ）

图8（b ） 08年 4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。 5．由TTL 与非门组成的电路如图1-2所示。设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。 A B C 图1-2 6．对CMOS 或非门电路，判断下面结论对错： （1）输入端悬空可能造成逻辑出错； （对） （2）输入端对地接大电阻（如510 k Ω）相当于接高电平1； （错） （3）输入端对地接小电阻（如510 Ω）相当于接低电平0； （对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ; G G G 1 2A

安徽建筑大学数电期末考试(试卷A)

安 徽 建 筑 大学 试 卷（ A 卷） 第 1 页 共 6 页 （ 2014—2015学年第2 学期 ） 适用年级专业：电气、自动化、测控专业 注 ：学 生 不 得 在 草 稿 纸 上 答 题，答 题 不 得 超 出 框

（ ）3.下图所示施密特触发器电路中，它的回差电压等于多少 A.2v B.5v C.4v D.3v （ ）4.请判断以下哪个电路不是时序逻辑电路： A.计数器 B.寄存器 C.数据比较器 D.触发器 （ ）5.某电路的输入波形 Ui 和输出波形Uo 如下图所示，则该电路为： A.施密特触发器 B.反相器 C.单稳态触发器 D.JK 触发器 （ ）6.已知逻辑函数 C B C A AB Y '+'+= 与其相等的函数为： A.AB B. C A AB '+ C.C B AB '+ D.C AB + ( )7.下列触发器中上升沿触发的是（ ）。 A.主从RS 触发器； B.JK 触发器； C.T 触发器； D.D 触发器 （ ）8.下列几种A/D 转换器中，转换速度最快的是。 A.并行A/D 转换器 B.计数型A/D 转换器 C.逐次渐进型A/D 转换器 D.双积分A/D 转换器 （ ）9．单稳态触发器的输出脉冲的宽度取决于（ ） A ．触发脉冲的宽度 B ．触发脉冲的幅度 C ．电路本身的电容、电阻的参数 D ．电源电压的数值 （ ）10. 指出下列电路中能够把串行数据变成并行数据的电路是（ ）。 A ．JK 触发器 B ．3/8线译码器 C ．移位寄存器 D ．十进制计数器 三、逻辑函数化简及形式变换：（共15分,每题5分） 1.（代数法化简为最简与或式）CD ACD ABC C A F +++'='1 2.（卡诺图法化简逻辑函数） υ

数电习题及答案

1、3线–8线译码器分析 【习题】分析图P4–5所示电路，写出F1、F2、F3的函数表达式。 图P4–5 （1）3线–8线译码器特性： Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A 0021044210 1121055210 2221066210 3321077210 ==== ==== ==== ====（2）利用3线–8线译码器特性写函数表达式： CBA D A B C D A B C D m m m m m m Y Y Y F + ? + ? ? ? = + + = ? ? = ? ? = 7 4 1 7 4 1 7 4 1 1 2、3线–8线译码器设计 【例4–9】用译码器实现一组多输出函数 F AB BC AC F AB BC ABC F AC BC AC 1 2 3 =++ =++ =++ ? ? ? ? ? （1）将输出函数写成最小项表达式，并进行变换： 7 5 4 1 7 5 4 1 7 5 4 1 1 ) ( ) ( ) ( Y Y Y Y m m m m m m m m ABC C B A C B A C B A C B B A C B A A C C B A AC C B B A F ? ? ? = ? ? ? = + + + = + + + = + + + + + = + + = （2）画实现电路：

3、触发器电路状态转移方程 【习题】 （1）A Q A AQ J n n =+=11 B Q B BQ K n n =+=11 ][][111111↓?+=+=+CP BQ Q A Q K Q J Q n n n n n （2）n Q A D 2⊕= ][][22212↑?+=⊕==+CP Q A Q A Q A D Q n n n n 4、小规模时序逻辑电路分析 【例6–1】参见教材。

(完整版)数电试题及答案

通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1

2013数电试卷A答案

北京工业大学实验学院2013---2014学年第1学期 数字电子技术I （A）卷课程试卷 适用专业：电子信息工程考试方式:（闭卷）考试时间：2013年12月30日 班级学号： _______________ 姓名：成绩___________ ⑵试题请做在规定处；装订的试卷不得随意拆散，自行拆散成绩以零分记 一、选择题（每小题2分，共20 分） （D ）1. N个触发器可以构成最大计数长度为________________ 。 A、N B、2N C、N2 D、2N （C ）2.下列几种门电路中，输出端可实现线与功能的电路是__________________ 。 A、传输门 B、异或门 C、OD门 D、三态门 （A ）3.下列描述不正确的是_______________ 。 A、时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 B、寄存器只能存储小量数据，存储器可存储大量数据。 C、主从JK触发器主触发器具有一次翻转性。 D、将移位寄存器首尾相连可构成环形计数器。 （D ）4.在四变量卡诺图中，逻辑上不相邻的一组最小项为__________________ 。 A、m 1 与m 3 B、m 4 与m 6 C、m 0 与m 8 D、m 2 与m 8 （D ）5.已知逻辑函数Y AB AC BC，与其相等的函数为________________________ 。 A、AB B、AB AC C、AB BC D、AB C （A ）6.电路如下图（（图中为下降沿JK触发器），触发器当前状态Q3Q2Q1为101 ”, 请问时钟作用下，触发器下一状态为______________ 。 A、“110” B、“100”“010” D、“ 000”

数电期末试卷及答案(共4套)

XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：

数电习题及答案

一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程

（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程

1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?

历年高电压技术试题与答案

试题一 气体放电的基本物理过程 一、选择题 1) 流注理论未考虑 的现象。 2) A ．碰撞游离 B ．表面游离 C ．光游离 D ．电荷畸变电场 3) 先导通道的形成是以 的出现为特征。 4) A ．碰撞游离 B ．表面游离 C ．热游离 D ．光游离 5) 电晕放电是一种 。 6) A ．自持放电 B ．非自持放电 C ．电弧放电 D ．均匀场中放电 7) 气体内的各种粒子因高温而动能增加，发生相互碰撞而产生游离的形式称为 。 8) A.碰撞游离 B.光游离 C.热游离 D.表面游离 9) ______型绝缘子具有损坏后“自爆”的特性。 10) A.电工陶瓷 B.钢化玻璃 C.硅橡胶 D.乙丙橡胶 11) 以下哪个不是发生污闪最危险的气象条件 12) A.大雾 B.毛毛雨 C.凝露 D.大雨 13) 污秽等级II 的污湿特征：大气中等污染地区，轻盐碱和炉烟污秽地区，离海岸盐场3km~10km 地区，在污闪季节中潮湿多雾但雨量较少，其线路盐密为 2/cm mg 。 14) A.≤ B.>~ C.>~ D.>~ 15) 以下哪种材料具有憎水性 16) A. 硅橡胶 B.电瓷 C. 玻璃 D 金属 二、填空题 17) 气体放电的主要形式： 、 、 、 、 18) 根据巴申定律，在某一PS 值下，击穿电压存在 值。 19) 在极不均匀电场中，空气湿度增加，空气间隙击穿电压 。 20) 流注理论认为，碰撞游离和 是形成自持放电的主要因素。 21) 工程实际中，常用棒－板或 电极结构研究极不均匀电场下的击穿特性。 22) 气体中带电质子的消失有 、复合、附着效应等几种形式 23) 对支持绝缘子，加均压环能提高闪络电压的原因是 。 24) 沿面放电就是沿着 表面气体中发生的放电。 25) 标准参考大气条件为：温度C t 200 ，压力 0b kPa ，绝对湿度30/11m g h 26) 越易吸湿的固体，沿面闪络电压就越______ 27) 等值盐密法是把绝缘子表面的污秽密度按照其导电性转化为单位面积上________含量 的一种方法

山东大学数电试卷c

试题C 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内， 每小题2分，共20分） 1.将十进制数（18）10转换成八进制数是[ ] ①20 ②22 ③21 ④23 2. 三变量函数 ()BC A C B A F+ = , ,的最小项表示中不含下列哪项[ ] ①m2 ②m5 ③m3 ④m7 3.一片64k×8存储容量的只读存储器（ROM），有[ ] ①64条地址线和8条数据线②64条地址线和16条数据线 ③16条地址线和8条数据线④16条地址线和16条数据线 4.下列关于TTL与非门的输出电阻描述中，正确的是[ ] ①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大④两种状态都没有输出电阻 5.以下各种ADC中，转换速度最慢的是[ ] ①并联比较型②逐次逼进型 ③双积分型④以上各型速度相同 6. 关于PAL器件与或阵列说法正确的是[ ] ①只有与阵列可编程②都是可编程的 ③只有或阵列可编程④都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为[ ] ①无穷大②约100欧姆 ③无穷小④约10欧姆 8.通常DAC中的输出端运算放大器作用是[ ] ①倒相②放大 ③积分④求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ] ①16 ②32 ③162④216 10.一个64选1的数据选择器有（）个选择控制信号输入端。[ ]

① 6 ② 16 ③ 32 ④ 64 二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。） 1．已知一个四变量的逻辑函数的标准最小项表示为 ()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标 准表示=* F ，以及=F ，使用最大项 标准表示=F ，以及 =F 。 2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。 3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。 4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。 5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。 三、 简答题（每小题5分，共10分） 1．用基本公式和定理证明下列等式： ()ABC BC A C AB B C AB ++=+ 2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。 四、 分析题（25分） 1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端 F 的最简与或形式的表达式。（9分） 表4.1 CC4512功能表 2. 如图4.2电路由CMOS 传输门构成。试写出输出端的逻辑表达式。（8分）

数字电子技术基础习题及答案

数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法

历年数电试卷

考试试题纸（A卷） 课程名称数字电子技术基础专业班级 题号一二三四五六七八九十总分 题分16 12 12 12 12 12 12 12 备注: 学生不得在试题纸上答题(含填空题、选择题等客观题) 一、填空题（每空1分，共16分） 1．将十进制数63.75分别转换为二进制、八进制、十六进制和8421BCD码，则有（63.75）D＝（）B＝（）O =（）H＝（）8421BCD。 2．已知某函数F AB BC =+，该函数的反函数F=（），对偶函数'F=（）。 3．函数F AB BC =+在输入变量取值为（）时可能出现竞争与冒险，若将表达式变换为 F=（）则可消除竞争与冒险。 4．相对于CMOS电路，TTL电路的最主要优点是（）。 5．有一八位“R-2R”T型电阻网络DAC，已知REF U=10V，当输入10000000时输出的电压值为（）V。 6．容量为1K×8的ROM存储器需要（）根地址线，（）根数据线，需要由（）片容量为256×4的ROM构成。 7．多谐振荡器、单稳态触发器及施密特触发器分别有（）、（）及（）个稳态。 二、化简（每小题6分，共12分） 1．用代数法化简：F A B ABC A(B AB) =?+++ 2．用卡诺图法化简：Y(A,B,C,D)=(0,2,3,4,6,12)(1,7,8,10,14,15) ∑+∑ m d 三、写输出的逻辑表达式（每小题4分，共12分） 1．2． & & & A B C F1 +V CC 1 1 CS CS A B C F2

74LS290集成二-五-十进制计数器功能表 R 0(1) R 0(2) R 9(1) R 9(2) CP Q A Q B Q C Q D 1 1 0 X X 0 0 0 0 1 1 X 0 X 0 0 0 0 0 0 0 1 X 1 1 0 X X ↓ 计 数 0 X X 0 ↓ 计 数 X 0 0 X ↓ 计 数 X 0 X 0 ↓ 计 数 74LS151八选一数据选择器功能表 G A 2 A 1 A 0 Y 1 X X X 0 0 0 0 0 D 0 0 0 0 1 D 1 0 0 1 0 D 2 0 0 1 1 D 3 0 1 0 0 D 4 0 1 0 1 D 5 0 1 1 0 D 6 0 1 1 1 D 7 CP Q A Q B Q C Q D R 9(1) R 9(2) R 0(1) R 0(2) A 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6D 7 & CP A CP B CP Y G “1” 74LS290 74LS151 Y

数字电路试卷-答案

C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准 适用专业（班级）： 是否可携带（填写计算器、词典等）：计算器 学科部主任： 一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是 【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是 【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 出卷人： 4 . 一个8选一的数据选择器，其地址输入 （选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出 的值是 【C 】

(精选)重庆大学数电试卷合集

重庆大学《数字电子技术（Ⅱ）》课程 试卷 A卷 B卷 2012 ~2013 学年第 2 学期 开课学院：电气工程学院课程号：考试日期： 2013-6 考试方式： 开卷闭卷 其他考试时间： 120 分钟 一、设计题（20分）： 采用同步置数的方式，利用74LS160设计365进制的计数器，各位之间为十进制关系。 解： 二、分析题（20分）： 下图为16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。在CLK信号作用下，输出波形如 图所示。计算ROM中的数据表。 解： 三、设计题（10分）： 用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输 出为0。例如： 输入A 101100111011110 输出Y 000000001000110 解：1）画出原始状态图 2）状态化简 3）状态编码 原始状态图化简以后的状态图 1/0 A/Y 0/0 1/0 0/0

由状态图可得到复合卡诺图图： n AQ Y 1 = n n n n n n Q Q A Q AQ AQ Q 0 110 1011?=+=++ D 触发器的特性方程为1,01 ==+i D Q i n i 得： n n n n Q Q A D AQ AQ D 010101?=+= 5) 检查自启动： 可以自启动。 6）画逻辑图 四、分析题（10分）： 试分析下图时序电路的功能。 解： 1）) () () (2 10120111 0210↓=↓=↓?=+++CP Q Q Q Q Q Q Q CP Q Q Q n n n n n n n n n 2） 画出波形图：(略) 3） 画出状态图 异步五进制加法计数器 1D Q FF 1 C1 & CP A Y 1D Q FF 0 C1 ≥1 11 011 00 1/1 0/0 11+n Q 的卡诺图 n n Q Q 01 00 01 11 10 A 0 0 0 ╳ 0 1 0 1 ╳ 1 n n Q Q 01 00 01 11 10 A 0 0 0 ╳ 0 1 1 ╳ 10+n Q 的卡诺图 二进制状态图 00 01 10 1/0 A/Y 1/0 1/1 0/0 0/0 0/0 复合卡诺图 n n Q Q 01 00 01 11 10 A 0 00 0 00 0 ╳ 00 0 1 01 0 10 0 ╳ 10 1 n n Q Q 0 1 00 01 11 10 A 0 0 0 ╳ 0 1 0 ╳ 1 输出Y 的卡诺图 000 /0 001 010 011 100 111 110 101 /0 /0 /0 /1 /1 /1 /1