实验三 数据通路(总线)实验

实验三数据通路(总线)实验

一、实验目的

（1）将双端口通用寄存器堆和双端口存储器模块联机；

（2）进一步熟悉计算机的数据通路；

（3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；

（4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。

二、实验电路

图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。双端口存储器的指令端口不参与本次实验。通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。

由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。此外，DBUS上还连接着双端口通用寄存器堆。这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。

双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的

MC14580并联构成的寄存器堆类似。RF内含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。

双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到DBUS的输出三态门，是一个低电平有效信号。以上控制信号各自连接一个二进制开关K0—Kl5。

图8(a) 数据通路总体图

图8(b) 数据通路实验电路图

三、实验设备

（1）TEC-4计算机组成原理实验仪一台

（2）双踪示波器一台

（3）直流万用表一只

（4）逻辑测试笔一支

四、实验任务

（1）将实验电路与控制台的有关信号进行线路连接，方法同前面的实验。

（2）用8位数据开关向RF中的四个通用寄存器分别置入以下数据:R0=0FH，R1=F0H，R2=55H，R3=AAH。

给R0置入0FH的步骤是:先用8位数码开关SW0—SW7将0FH置入ER，并且选择WR1=0、WR0=0、WRD=1，再将ER的数据置入RF。给其他通用寄存器置入数据的步骤与此类似。

（3）分别将R0至R3中的数据同时读入到DR2寄存器中和DBUS上，观察其数据是否是存入R0至R3中的数据，并记录数据。其中DBUS上的数据可直接用指示灯显示，DR2中的数据可通过运算器ALU，用直通方式将其送往DBUS。

（4）用8位数码开关SW0—SW7向AR1送入一个地址0FH，然后将R0中的0FH写入双端口RAM。

用同样的方法，依次将R1至R3中的数据写入RAM中的F0H，55H，AAH单元。

（5）分别将RAM中AAH单元的数据写入R0，55H单元的数据写入R1，F0H单元写入R2，0FH 单元写入R3。然后将R3，R2，R1，R0中的数据读出到DBUS上，通过指示灯验证读出的数据是否正确，并记录数据。

（6）进行RF并行输入输出试验。

1．选择RS端口（B端口）对应R0，RD端口（A端口）对应R1，WR端口对应R2，并使WRD=l，观察并行输入输出的结果。选择RS端口对应R2，验证刚才的写入是否生效。记录数据。

2．保持RS端口（B端口）和WR端口同时对应R2，WRD=1，而ER中置入新的数据，观察并行输入输出的结果，RS端口输出的是旧的还是新的数据?

（7）在数据传送过程中，发现了什么故障? 如何克服的?

五、实验步骤与实验结果

（1）接线

IAR_BUS#接VCC，禁止中断地址寄存器IAR向数据总线DBUS送数据。CER接GND，禁止存储器右端口工作。AR1_INC接GND，禁止AR1加1。S2接GND，S1接GND，S0接VCC，使运算器ALU处于直通方式。M2接GND，使DR2选择寄存器堆RF作为数据来源。置DP = 1，DZ = 0，DB = 0，使实验系统开机后处于单拍状态。

K0接SW_BUS#，K1接RS_BUS#，K2接ALU_BUS，K3接CEL#，K4接LRW，K5接LDAR1，K6接LDDR2，K7接LDER，K8接RS0，K9接RS1，K10接RD0，K11接RD1，K12接WR0，K13接WR1，K14接WRD。

合上电源。按CLR#按钮，使实验系统处于初始状态。

（2）向RF中的四个通用寄存器分别置入数据

令K1（RS_BUS#）= 1，K2（ALU_BUS）= 0，K3（CEL#）= 1，K4（LRW）= 1，K5（LDAR1）= 0，K6（LDDR2）= 0，K8（RS0）= 0，K9（RS1）= 0，K10（RD0）= 0，K11（RD1）= 0，K12（WR0）= 0，K13（WR1）= 0，K14（WRD）= 0。

令K0（SW_BUS#）= 0，K7（LDER）= 1。置SW7—SW0为0FH，按一次QD按钮，将0FH写

入暂存寄存器ER。令K7（LDER）= 0，K14（WRD）= 1，K12（WR0）= 0，K13（WR1）= 0，按一次QD按钮，将0FH（在ER中）写入R0寄存器。

令K0（SW_BUS#）= 0，K7（LDER）= 1。置SW7—SW0为F0H，按一次QD按钮，将F0H写入暂存寄存器ER。令K7（LDER）= 0，K14（WRD）= 1，K12（WR0）= 1，K13（WR1）= 0，按一次QD按钮，将F0H（在ER中）写入R1寄存器。

令K0（SW_BUS#）= 0，K7（LDER）= 1。置SW7—SW0为55H，按一次QD按钮，将55H写入暂存寄存器ER。令K7（LDER）= 0，K14（WRD）= 1，K12（WR0）= 0，K13（WR1）= 1，按一次QD按钮，将55H（在ER中）写入R2寄存器。

令K0（SW_BUS#）= 0，K7（LDER）= 1。置SW7—SW0为AAH，按一次QD按钮，将AAH 写入暂存寄存器ER。令K7（LDER）= 0，K14（WRD）= 1，K12（WR0）= 1，K13（WR1）= 1，按一次QD按钮，将AAH（在ER中）写入R3寄存器。

（3）分别将R0至R3中的数据同时读入到DR2寄存器中和DBUS上，观察其数据是否是存入R0至R3中的数据。

1．令K0（SW_BUS#）= 1，K2（ALU_BUS）= 0，K3（CEL#）= 1，K4（LRW）= 1，K5（LDAR1）= 0，K6（LDDR2）= 0，K7（LDER）= 0，K10（RD0）= 0，K11（RD1）= 0，K12（WR0）= 0，K13（WR1）= 0，K14（WRD）= 0。

将开关IR/DBUS至于DBUS位置。令K1（RS_BUS#）= 0，使寄存器堆中的数据送DBUS总线。令K8（RS0）= 0，K9（RS1）= 0，R0中的数据通过B端口送DBUS ，数据指示灯应显示0FH。令K8（RS0）= 1，K9（RS1）= 0，R1中的数据通过B端口送DBUS，数据指示灯应显示F0H。令K8（RS0）= 0，K9（RS1）= 1，R2中的数据通过B端口送DBUS，数据指示灯应显示55H。令K8（RS0）= 1，K9（RS1）= 1，R3中的数据通过B端口送DBUS，数据指示灯应显示AAH。

2．令K0（SW_BUS#）= 1，K1（RS_BUS#）= 1，K3（CEL#）= 1，K4（LRW）= 1，K5（LDAR1）= 0，K7（LDER）= 0，K8（RS0）= 0，K9（RS1）= 0，K12（WR0）= 0，K13（WR1）= 0，K14（WRD）= 0。

将开关IR/DBUS至于DBUS位置。令K2（ALU_BUS）= 1，使运算器ALU的运算结果送DBUS 总线。由于S2接GND，S1接GND，S0接VCC，ALU做直通运算，因此DBUS数据指示灯显示的是DR2寄存器的值。令K10（RD0）= 0，K11（RD1）= 0，K6（LDDR2）= 1，按一次QD按钮，R0中的数据通过A端口送入DR2，DBUS数据指示灯应显示0FH。令K10（RD0）= 1，K11（RD1）= 0，K6（LDDR2）= 1，按一次QD按钮，R1中的数据通过A端口送入DR2，DBUS数据指示灯应显示

F0H。令K6（LDDR2）= 1，K10（RD0）= 0，K11（RD1）= 1，按一次QD按钮，R2中的数据通过A端口送入DR2，DBUS数据指示灯应显示55H。令K10（RD0）= 1，K11（RD1）= 1，K6（LDDR2）= 1，按一次QD按钮，R3中的数据通过A端口送入DR2，DBUS数据指示灯应显示AAH。

（4）将R0、R1、R2、R3中的数据依次送入存储器0FH、F0H、55H、AAH单元。

令K2（ALU_BUS）= 0，K5（LDAR1）= 0，K6（LDDR2）= 0，K7（LDER）= 0，K10（RD0）= 0，K11（RD1）= 0，K12（WR0）= 0，K13（WR1）= 0，K14（WRD）= 0。

置AR1/AR2开关到AR1位置。令K1（RS_BUS#）= 1，K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，置SW7—SW0为0FH，按一次QD按钮，将AR1置为0FH，地址指示灯应显示0FH。令K0（SW_BUS#）= 1，K1（RS_BUS#）= 0，禁止数据开关SW7—SW0送DBUS，允许寄存器堆送数据总线DBUS。令K5（LDAR1）= 0，K8（RS0）= 0，K9（RS1）= 0，K3（CEL#）= 0，K4（LRW）= 0，按一次QD按钮，将R0中的数据写入存储器0FH单元。

置AR1/AR2开关到AR1位置。令K1（RS_BUS#）= 1，K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，置SW7—SW0为F0H，按一次QD按钮，将AR1置为F0H，地址指示灯应显示F0H。

令K0（SW_BUS#）= 1，K1（RS_BUS#）= 0，禁止数据开关SW7—SW0送DBUS，允许寄存器堆送数据总线DBUS。令K5（LDAR1）= 0，K8（RS0）= 1，K9（RS1）= 0，K3（CEL#）= 0，K4（LRW）= 0，按一次QD按钮，将R1中的数据写入存储器F0H单元。

置AR1/AR2开关到AR1位置。令K1（RS_BUS#）= 1，K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，置SW7—SW0为55H，按一次QD按钮，将AR1置为55H，地址指示灯应显示55H。令K0（SW_BUS#）= 1，K1（RS_BUS#）= 0，禁止数据开关SW7—SW0送DBUS，允许寄存器堆送数据总线DBUS。令K5（LDAR1）= 0，K8（RS0）= 0，K9（RS1）= 1，K3（CEL#）= 0，K4（LRW）= 0，按一次QD按钮，将R2中的数据写入存储器55H单元。

置AR1/AR2开关到AR1位置。令K1（RS_BUS#）= 1，K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，置SW7—SW0为AAH，按一次QD按钮，将AR1置为AAH，地址指示灯应显示AAH。令K0（SW_BUS#）= 1，K1（RS_BUS#）= 0，禁止数据开关SW7—SW0送DBUS，允许寄存器堆送数据总线DBUS。令K5（LDAR1）= 0，K8（RS0）= 1，K9（RS1）= 1，K3（CEL#）= 0，

K4（LRW）= 0，按一次QD按钮，将R3中的数据写入存储器AAH单元。

（5）将RAM中AAH、55H、F0H、0FH单元的数据依次写入R0、R1、R2、R3。然后将R3、R2、R1、R0中的数据读出到DBUS上，通过指示灯验证读出的数据是否正确。

1．令K1（RS_BUS#）= 1，K2（ALU_BUS）= 0，K6（LDDR2）= 0，K8（RS0）= 0，K9（RS1）= 0，K10（RD0）= 0，K11（RD1）= 0。

令K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，K14（WRD）= 0，置SW7—SW0为AAH，按一次QD按钮，将AR1置为AAH。令K14（WRD）= 0，K0（SW_BUS#）= 1，K3（CEL#）= 0，K4（LRW）= 1，K5（LDAR1）= 0，K7（LDER）= 1，按一次QD按钮，将存储器AAH单元的内容读出，写入到暂存寄存器ER。令K0（SW_BUS#）= 1，K5（LDAR1）= 0，K7（LDER）= 0，K3（CEL#）= 1，K14（WRD）= 1，K12（WR0）= 0，K13（WR1）= 0，按一次QD按钮，将ER中的数据写入R0。

令K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，K14（WRD）= 0，置SW7—SW0为55H，按一次QD按钮，将AR1置为55H。令K14（WRD）= 0，K0（SW_BUS#）= 1，K3（CEL#）= 0，K4（LRW）= 1，K5（LDAR1）= 0，K7（LDER）= 1，按一次QD按钮，将存储器55H单元的内容读出，写入到暂存寄存器ER。令K0（SW_BUS#）= 1，K5（LDAR1）= 0，K7（LDER）= 0，K3（CEL#）= 1，K14（WRD）= 1，K12（WR0）= 1，K13（WR1）= 0，按一次QD按钮，将ER中的数据写入R1。

令K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，K14（WRD）= 0，置SW7—SW0为F0H，按一次QD按钮，将AR1置为F0H。令K14（WRD）= 0，K0（SW_BUS#）= 1，K3（CEL#）= 0，K4（LRW）= 1，K5（LDAR1）= 0，K7（LDER）= 1，按一次QD按钮，将存储器F0H单元的内容读出，写入到暂存寄存器ER。令K0（SW_BUS#）= 1，K5（LDAR1）= 0，K7（LDER）= 0，K3（CEL#）= 1，K14（WRD）= 1，K12（WR0）= 0，K13（WR1）= 1，按一次QD按钮，将ER中的数据写入R2。

令K0（SW_BUS#）= 0，K5（LDAR1）= 1，K3（CEL#）= 1，K14（WRD）= 0，置SW7—SW0为0FH，按一次QD按钮，将AR1置为0FH。令K14（WRD）= 0，K0（SW_BUS#）= 1，K3（CEL#）= 0，K4（LRW）= 1，K5（LDAR1）= 0，K7（LDER）= 1，按一次QD按钮，将存储器0FH单元的内容读出，写入到暂存寄存器ER。令K0（SW_BUS#）= 1，K5（LDAR1）= 0，K7（LDER）= 0，K3（CEL#）= 1，K14（WRD）= 1，K12（WR0）= 1，K13（WR1）= 1，按一次QD按钮，将ER中的数据写入R3。

2．令K0（SW_BUS#）= 1，K2（ALU_BUS）= 0，K3（CEL#）= 1，K4（LRW）= 1，K5（LDAR1）= 0，K6（LDDR2）= 0，K7（LDER）= 0，K10（RD0）= 0，K11（RD1）= 0，K12（WR0）= 0，K13（WR1）= 0 ，K14（WRD）= 0。

将开关IR/DBUS至于DBUS位置。令K1（RS_BUS#）= 0，K8（RS0）= 0，K9（RS1）= 0，数据指示灯显示R0的值，应为AAH。令K8（RS0）= 1，K9（RS1）= 0，数据指示灯显示R1的值，应为55H。令K8（RS0）= 0，K9（RS1）= 1，数据指示灯显示R2的值，应为F0H。令K8（RS0）= 1，K9（RS1）= 1，数据指示灯显示R3的值，应为0FH。

（6）进行RF并行输入输出试验

1．选择RS端口（B端口）对应R0，RD端口（A端口）对应R1，WR端口对应R2，并使WRD=1，观察并行输入输出的结果。选择RS端口对应R2，验证刚才的写入是否生效。令K3(CEL#)=l，K4(LRW)=l，K5(LDAR1)=0。

将开关IR/DBUS至于DBUS位置。令K0(SW_BUS#)=0，K1(RS_BUS#)=l，K2(ALU_BUS)=0，K6(LDDR2)=0，K7(LDER)=l，Kl4(WRD)=0。将SW7-SW0置为35H，按一次QD按钮，将35H写入暂存寄存器ER。

令K0(SW_BUS#)=l，K1(RS_BUS#)=0，K2(ALU_BUS)=0，K14(WRD)=l，K6(LDDR2)=1。再令K8(RS0)=0，K9(RS1)=0，RS端口选择R0；Kl0(RD0)=l，K11(RD1)=0，RD端口选择R1；Kl2(WR0)=0，K13(WR1)=l，WR端口选择R2按一次QD按钮，这时ER中的数据（35H）写入了R2，同时R1中的数据（55H）写入了DR2，R0中的数据送数据总线DBUS（其实，R0中的数据并不受按QD按钮的影响）。数据指示灯应显示R0中的数据AAH，如果令K1(RS_BUS#)=l，K2(ALU_BUS)=1，数据指示灯应显示DR2的内容（即R1的内容），应为55H。再令K1(RS_BUS#)=0，K2(ALU_BUS)=0，使数据指示灯仍显示RS端口的内容，同时令K8(RS0)=0，K9(RS1)=l，RS端口选择R2，数据指示灯应显示新的R2的值，即35H。

2．保持RS端口（B端口）和WR端口同时对应R2，WRD=l，而ER中置入新的数据，观察并行输入输出的结果，RS端口输出的是旧的还是新的数据?

令K2(ALU_BUS)=0，K3(CEL#)=l，K4(LRW)=l，K5(LDAR1)=0，K6(LDDR2)=0，K1(RD0)=0，K11(RD1)=0。

将开关IR/DBUS至于DBUS位置。令K0(SW_BUS#)=0，K1(RS_BUS#)=l，K7(LDER)=l，K14(WRD)=0。将SW7-SW0置为53H，按一次QD按钮，将53H写入暂存寄存器ER。令K0(SW_BUS#)=l，K1(RS_BUS#)=0，K8(RS0)=0，K9(RS1)=l，RS端口选择R2，数据指示灯显示R2的值,应为35H。令K14(WRD)=l，Kl2(WR0)=0，K13(WR1)=1，WR端口选择R2，允许写操作。当按下QD按钮时，新的值53H从ER写入R2，数据指示灯立即变为53H。

数据库实验3报告

实验三数据更新、视图、权限管理 实验3.1 数据更新 1 实验内容 (1) 使用INSERT INTO语句插入数据，包括插入一个元组或将子查询的结果插入到数据库中两种方式。 (2) 使用SELECT INTO语句，产生一个新表并插入数据。 (3) 使用UPDATE语句可以修改制定表中满足WHERE子句条件的元组，有三种修改的方式：修改某个元组的值；修改多个元组的值；带子查询的修改语句。 (4) 使用DELETE语句删除数据：删除某一个元组的值；删除多个元组的值；带子查询的删除语句。 2 实验步骤 在数据库School上按下列要求进行数据更新 可在SQL代码前加下面两句SQL语句，用于确保当前使用的是School数据库 Use School go (1)使用SQL语句向STUDENTS表中插入元组（编号：12345678 名字：LiMing EMAIL: LM@https://www.wendangku.net/doc/3010743065.html,年级：2002）。 Insert into STUDENTS values('12345678','LiMing','LM@https://www.wendangku.net/doc/3010743065.html,','2002') (2)对每个课程，求学生的选课人数和学生的最高成绩，并把结果存入数据库。使用SELECT INTO和INSERT INTO两种方法实现。 Insert into: create table Courses_maxScore(cid char(20),Count_courses int,maxScore int) insert into Courses_maxScore (cid,Count_courses,maxScore) select cid,count(*)as Count_courses,max(score)as maxScore from CHOICES group by cid select*from Courses_maxScore

实验三 数据通路组成实验(计算机组成与结构)

实验三数据通路组成实验 一实验目的 1.进一步熟悉计算机的数据通路 2.将双端口通用寄存器堆和双端口存储器模块连接,构成新的数据通路 3.掌握数字逻辑电路中的一般规律,以及排除故障的一般原则和方法 4.锻炼分析问题和解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障. 二实验电路 数据通路实验电路图如图所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口(右端口)不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DRl。

由于双端口存储器是三态输出，因而可以直接连接到DBUS上。此外，DBUS还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。 本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的二进制开关的连接。 三、实验设备 1． TEC-5计算机组成原理实验系统1台 2．逻辑测试笔一支(在TEC-5实验台上) 3．双踪示波器一台(公用) 4．万用表一只(公用) 四、实验任务 1.将实验电路与控制台的有关信号进行连接。 2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数 据:R0=OFH,R1=0F0H,R2=55H,R3=0AAH. 3.用8位数据开关向AR送入地址0FH,然后将R0中的数据0FH写入双端口存储器中.用同样的方法,依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元. 4.分别将RAM的0AAH单元数据写入R0,55H单元数据写入R1,0F0H单元数据写入 R2,0FH单元数据写入R3.然后将R0-R3中的数据读出,验证数据的正确性,并记录数据. 五、实验要求 1．做好实验预习，掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。 2．写出实验报告，内容是： （1）实验目的。 （2）写出详细的实验步骤、记录实验数据及校验结果。 （3）其他值得讨论的问题。 六、实验步骤及结果 任务1：接线

数据库实验3答案

实验三：交互式SQL语句的使用 1、实验目的 （1）掌握数据库对象的操作过程，包括创建、修改、删除 （2）熟悉表的各种操作，包括插入、修改、删除、查询 （3）熟练掌握常用SQL语句的基本语法 2、实验平台 使用SQL Server提供的Microsoft SQL Server Management Studio工具，交互式使用SQL语句。 3 实验容及要求 选择如下一个应用背景之一： ●学生选课系统 ●习题3、4、和5中使用的数据库 ●其它你熟悉的应用 （1）建立一个数据库和相关的表、索引、视图等数据库对象，练习对表、索引和视图的各种操作。 （2）要求认真进行实验，记录各实验用例及执行结果。 （3）深入了解各个操作的功能。 实验要求包括如下方面的容： 3.1 数据定义 1．基本表的创建、修改及删除 2．索引的创建 3．视图的创建 3.2 数据操作 完成各类更新操作包括： 1．插入数据

2．修改数据 3. 删除数据 3.3 数据查询操作 完成各类查询操作 1．单表查询 2．分组统计 3. 连接查询 4. 嵌套查询 5. 集合查询 3.4 数据操作 1．创建视图 2．视图查询 参考示例： 建立一个学生选课数据库，练习对表、视图和索引等数据库对象的各种操作。 一、数据定义 创建学生选课数据库ST，包括三个基本表，其中Student表保存学生基本信息，Course表保存课程信息，SC表保存学生选课信息，其结构如下表： 表1. Student表结构 表2. Course表结构

表3. SC表结构 1．创建、修改及删除基本表 （1）创建Student表 CREATE TABLE Student (Sno CHAR(8)PRIMARY KEY, Sname CHAR(8), Ssex CHAR(2)NOT NULL, Sage INT, Sdept CHAR(20) ); （2）创建Course表 CREATE TABLE Course (Cno CHAR(4)PRIMARY KEY, Cname CHAR(40)NOT NULL, Cpno CHAR(4), Ccredit SMALLINT, ); （3）创建SC表 CREATE TABLE SC (Sno CHAR(8)FOREIGN KEY (Sno)REFERENCES Student(Sno), Cno CHAR(4), Grade SMALLINT, ); （4）创建员工表Employee

实验三：数据查询实验

实验三：数据查询实验 一、实验目的 了解在企业管理器或查询分析器中执行数据查询的方法；掌握SQL Server Query Analyzer中简单查询、连接查询、嵌套查询操作方法。 二、实验内容 1、使用企业管理器进行查询（验证性，了解部分） （1）查询数据表的全部数据 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，这时将显示该表的全部数据。 （2）使用SELECT语句查询数据表的数据 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，在打开返回表内容的子窗口中，单击工具栏按钮“显示/隐藏SQL窗格”，把子窗口分为上下两部分，上面部分能输入不同的SQL命令。执行时单击工具栏按钮“运行”即可。 （3）学习和使用QBE查询 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，在打开返回表内容的子窗口中，单击工具栏按钮“显示/隐藏条件窗格”，把子窗口分为上下两部分，上面部分能选择QBE查询条件，执行时单击工具栏按钮“运行”即可。若单击工具栏按钮“显示/隐藏SQL窗格”，则在SQL窗格中会显示自动生成的对应SQL语句。 2、使用查询分析器进行查询（验证性） （1）查询Student表中所有学生的学号、姓名和性别。 SELECT Sno, Sname, Ssex FROM Student （2）可以用“*”来选取数据表的全部列 例如：查询Student表中所有学生的基本情况。 SELECT * FROM Student （3）在查询结果中增加计算列，还可修改数据列的显示名称。 例如：查询Student表中所有学生的学号、姓名、性别和出生年份。 SELECT Sno 学号, Sname 姓名, Ssex 性别, Year(GetDate()) - Sage 出生年份 FROM Student （4）使用WHERE子句，可以选择满足条件的部分记录 例如：查询成绩在85～90分之间的学生情况。

非常简单CPU数据通路设计实验报告

非常简单CPU数据通路设计 【实验目的】 1.掌握CPU的设计步骤 2.学会芯片的运用及其功能 【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计 【实验内容】 绘制非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器（自行设计） 6位计数器（自行设计） 8位寄存器（可选择74系列宏函数74273） 8位计数器（由两个74161构成） 2位寄存器（由D触发器构成，自行设计） 6三态缓冲器（自行设计，可由74244内部逻辑修改而成） 8三态缓冲器（选择74系列宏函数74244，或作修改） alu模块（自行设计，限于时间，其内部逻辑不作要求） 2、选择器件，加入数据通路顶层图 8位累加器AC：选择8位计数器 6位地址寄存器AR：reg6 6位的程序计数器PC：cou6 8位的数据寄存器DR：选择8位寄存器 2位的指令寄存器IR：选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的 缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、（选做）编译之后，给出微操作AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说 明及顶层的“非常简单CPU”数据通路图。 实验报告 一、实验步骤 基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下： （1）、AC累加器原理图如下：

实验三 数据保护

实验三数据保护 一、实验目的和要求 1.掌握简单数据库备份与还原； 2.掌握SQL的用户、角色和权限控制； 3.掌握SQL的完整性约束 二、实验内容 1、数据库还原 操作步骤： ①在“对象资源管理器”中右键单击“数据库”节点并在弹出菜单中选择“还原数据库” ②在“还原数据库”窗口中设置数据库的名称。 ③下一步，指定还原的源。此处，选择“源设备”。

2、创建登录用户 a)使用对象资源管理器创建通过SQL Server身份验证模式的登录，其中登录名为 Login01，密码为passwd01，默认数据库为CAP，其他保持默认值。 提示：进入对象资源管理器，展开“服务器”→“安全性”→“登录名”，右击“登录名” 项，在弹出的菜单中选择“新建登录名”选项。

b)使用系统存储过程sp_addlogin创建登录，其登录名称为Login03密码为passwd03， 默认数据库为CAP。在SQL编辑器窗口中输入和执行语句，并在对象资源管理器 中显示结果。 EXEC sp_addlogin'login03','passwd03','CAP' c)使用对象资源管理器删除登录用户Login01和Login02。 提示：进入对象资源管理器，展开“服务器”→“安全性”→“登录名”，右击欲删除的 登录帐号，在出现的快捷菜单中单击“删除” d)使用系统存储过程sp_droplogin从SQL Server中删除登录用户Login03。在SQL 编辑器窗口中输入和执行语句，并在对象资源管理器中显示结果。 EXEC sp_droplogin'login03' 3、创建和管理数据库用户 e)创建登录名为u01、密码为passwd01、默认数据库为CAP并能连接到CAP数据 库的用户。 EXEC sp_addlogin'u01','passwd01','CAP' USE CAP EXEC sp_grantdbaccess'u01','u01' f)创建一个新用户U02。

数据通路实验报告

非常简单CPU数据通路设计实验报告非常简单CPU数据通路设计【实验目的】 1. 掌握CPU的设计步骤 2. 学会芯片的运用及其功能 【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计 【实验内容】 非常简单CPU的寄存器:一个8位累加器AC，一个6位的地址寄存器绘制 AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器 (自行设计) 6位计数器 (自行设计) 8位寄存器 (可选择74系列宏函数74273) 8位计数器 (由两个74161构成) 2位寄存器 (由D触发器构成，自行设计) 6三态缓冲器 (自行设计，可由74244内部逻辑修改而成) 8三态缓冲器 (选择74系列宏函数74244，或作修改) alu模块 (自行设计，限于时间，其内部逻辑不作要求) 2、选择器件，加入数据通路顶层图 8位累加器AC:选择8位计数器 6位地址寄存器AR:reg6 6位的程序计数器PC:cou6

8位的数据寄存器DR:选择8位寄存器 2位的指令寄存器IR:选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的 缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、(选做)编译之后，给出微操作 AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说 明及顶层的“非常简单CPU”数据通路图。 实验报告 一、实验步骤 基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下: (1)、AC累加器原理图如下:

同济大学数据库实验5答案

create proc procA as select* from student exec proca create proc procB @_year char(4) as select* from student where year(birthday )=@_year declare @_year char(4) set @_year ='1994' exec procB@_year create proc procf @_Snum char(30) as select s.snum ,avg(score)as平均成绩,count(https://www.wendangku.net/doc/3010743065.html,um)as选秀门数,sum(1-score/60)as不及格门数 from student s,course c,sc,sections st where s.snum =sc.snum and sc.secnum =st.secnum and https://www.wendangku.net/doc/3010743065.html,um =https://www.wendangku.net/doc/3010743065.html,um and S.Snum =@_Snum group by S.Snum DECLARE @_SUNM char(30) set @_SUNM ='s001' exec procf@_sunm CREATE PROC Procd @_snum char(4),@_avg int out,@_selected_course int out,@_failed_course int out AS SELECT @_avg=AVG(score),@_selected_course=COUNT(cnum),@_failed_course=sum(1-score/60) FROM sc JOIN sections ON sc.secnum =sections.secnum WHERE snum=@_snum

实验三 用户数据资料

实验三用户数据 一、目的 学习完本节，你将能掌握： 1．如何放号 2．如何进行号码分析 3．如何修改用户属性 4．如何进行用户线改号和用户号改线 二、准备工作 5．完成了系统的物理配置 6．掌握了号码分析在交换机系统中的作用 ZXJ10交换机的一个重要功能就是网络寻址，电话网中用户网络的地址就是电话号码。号码分析主要用来确定某个号码流对应网络寻址和业务处理方式。 ZXJ10交换机系统提供7种号码分析器：新业务号码分析器、CENTREX号码分析器、专网分析器、特服号码分析器、本地网号码分析器、国内长途业务号码分析器和国际长途业务号码分析器。 对于某一指定的号码分析选择子，号码按固定的顺序经过选择子规定的各种分析器。各种分析器严格按照顺序进行号码分析。 7．已做好数据备份。方法如下： 选择数据管理/数据备份/数据备份，进入数据备份与恢复页面，可进行备份与恢复。平常用得比较多的备份方式是“生成备份数据库的SQL文件”，即将数据库中的表备份成数据库文件*.SQL，存放在硬盘上的指定目录下：和“从SQL文件中恢复备份的数据库”，是“生成备份数据库的SQL文件”的逆过程，即将硬盘上某个目录下的数据库备份文件*.SQL倒回到数据库里，覆盖数据库中原有的表。 三、步骤 1．号码管理 选择数据管理/基本数据管理/号码管理/号码管理菜单，在号码管理截面中首先进入局号和百号组子页面。 1）增加局号 选择“网络类型”，一般为公众电信网；点击增加局号钮，进入增加局号窗口， 键入“局号索引”，一般从1开始编号； “局号（PQR）”，即局码，如可设为666；和 “号码长度”，一般为7或8，表示本局号码流长为7位或8位。 “描述”没有实际意义，为方便记忆。 点击确定钮，回到号码管理界面。则“局号属性”框中显示出刚刚创建的局号属性。 2）分配百号 点击分配百号钮，进入分配百号组窗口，选择刚才创建的“局号”666和“模块号”2，则左侧“可以分配的百号组：”框中列示出该局号可分配的若干百号组。以转移键将其中的一个百号组如00转移到右侧“可以释放的百号组：”框中。点击返回钮回到号码管理界面。选中“局号属性：”中的一项，则对应的百号组信息在“百号组：”框中列示出来。 注意此时该百号组的“使用情况”为空闲。 3）放号 在号码管理界面中进入用户号码子页面，点击放号钮，进入号码分配窗口。在“号码范围：”域选择“局号”如666，“百号”如00，则“可用的号码：”框中列示出该6660000

计算机组成原理实验-数据通路实验

Guangzhou Colle-ge of South China University of Technology 计算机组成原理课程实验报告 9.5数据通路实验 姓名：曾国江______________________ 学号：____________________________ 系别：计算机工程学院 班级：网络工程1班 指导老师：_________________________ 完成时间：_________________________ 评语： 得分:

一、实验类型 本实验类型为验证型+分析型+设计型 二、实验目的 1?进一步熟悉计算机的数据通路 2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路. 3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法. 4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障? 三、实验设备 1、TEC-5实验系统一台 2、双踪示波器一台 3、逻辑测试笔一支 、实验电路 DBUS7 DBUSO 左端口 > 1JWK273) H3F2HTQ Cn*4 Al JU <181 CnN 戍蜩口通用寄"器那RF CispLSI10165 -一耐'1 2 ARM — T2 —- 双堵口存储器 IDT7132

数据通路实验电路图如图9.7 所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口（右端口）不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DRl 。由于双端口存储器是三态输出，因而可以直接连接到DBUS 上。此外，DBUS 还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM 中读出的数据也可以放到通用寄存器堆中保存。本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的开关K0~K15 的连接。 五、实验任务 1、将实验电路与控制台的有关信号进行连接。 2、用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：RO=OFH, R1=0F0H， R2=55H，R3=0AAH。 3、用8位数据开关向AR送入地址OFH,然后将R0中的数据OFH写入双端口存储器中. 用同样的方法依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元. 4、分别将RAM 的0AAH 单元数据写入R0,55H 单元数据写入R1,0F0H 单元数据写入R2,0FH单元数据写入R3然后将R0-R3中的数据读出，验证数据的正确性，并记录数据? 六、实验要求 1、做好实验预习,掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。 2、写出实验报告,内容是： （1）实验目的。 （2）写出详细的实验步骤、记录实验数据及校验结果。 （3）其他值得讨论的问题。

sql 数据库 实验3答案

实验三：创建及管理数据表 1、创建表 依据数据表的结构创建相对应的数据表，表结构如下所示； 学生信息表（student ） CREATE (sno char (9) PRIMARY KEY , sname char (8) NOT NULL, ssex char (2), sage int , sdept varchar (20) ) 课程信息表（course ） CREATE (cno char (4) PRIMARY KEY , cname varchar (20) NOT NULL, cpno char (4), ccredit int ) 选课信息表（sc ）

CREATE TABLE sc (sno char(9), cno char(4), grade int, Constraint PK_sno PRIMARY KEY(sno,cno)) 2.修改表结构 1）在表student中增加新字段“班级名称（sclass）”字符类型为varchar(10)； use student ALTER TABLE student Add sclass nvarchar(10) 2）在表student中删除字段“班级名称（sclass）”； use student ALTER TABLE student Drop column sclass 3）修改表student中字段名为“sname”的字段长度由原来的6改为8； use student ALTER TABLE student ALTER COLUMN sname char(8) 4）修改表student中ssex字段默认值为‘男’； use student ALTER TABLE student add default'男'for ssex 5）修改表course中cname字段为强制唯一性字段； use student ALTER TABLE course Add constraint ix_course unique (cname) 6）修改表sc中grade字段的值域为0-100； use student ALTER TABLE sc Add constraint CK_grade CHECK(grade between 0 and 100) 7）删除数据表course的唯一性约束； use student ALTER TABLE course drop ix_course

实验三 数据通路(总线)实验

实验三数据通路(总线)实验 一、实验目的 （1）将双端口通用寄存器堆和双端口存储器模块联机； （2）进一步熟悉计算机的数据通路； （3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法； （4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。 二、实验电路 图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。双端口存储器的指令端口不参与本次实验。通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。 由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。此外，DBUS上还连接着双端口通用寄存器堆。这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。 双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的 MC14580并联构成的寄存器堆类似。RF内含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。 双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到DBUS的输出三态门，是一个低电平有效信号。以上控制信号各自连接一个二进制开关K0—Kl5。

计算机组成原理实验

计算机组成原理上机实验指导

一、实验准备和实验注意事项 1．本课程实验使用专门的TDN-CM++计算机组成原理教学实验设备，使用前后均应仔细检查主机板，防止导线、元件等物品落入装置导致线路短路、元件损坏。 2．完成本实验的方法是先找到实验板上相应的丝印字及其对应的引出排针，将排针用电缆线连接起来，连接时要注意电缆线的方向，不能反向连接；如果实验装置中引出排针上已表明两针相连，表明两根引出线部已经连接起来，此时可以只使用一根线连接。 3．为了弄清计算机各部件的工作原理，前面几个实验的控制信号由开关单元“SWITCH UNIT”模拟输入；只有在模型机实验中才真正由控制器对指令译码产生控制信号。在每个实验开始时需将所有的开关置为初始状态“1”。 4．本实验装置的发光二极管的指示灯亮时表示信号为“0”，灯灭时表示信号为“1”。 5．实验接线图中带有圆圈的连线为实验中要接的线。 6．电源关闭后，不能立即重新开启，关闭与重启之间至少应有30秒间隔。 7．电源线应放置在机专用线盒中。 8．保证设备的整洁。

二、实验设备的数据通路结构 利用本实验装置构造的模型机的数据通路结构框图如下图。其中各单元部已经连接好，单元之间可能已经连接好，其它一些单元之间的连线需要根据实验目的用排线连接。 图0-2 模型机数据通路结构框图

实验一运算器实验：算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构； 2．掌握运算器的工作原理； 3．掌握简单运算器的数据传送通路。 4．验证运算功能发生器(74LSl81)的组合功能。 二．实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 三．实验原理 实验中所用的运算器数据通路如图1-l所示。其中两片74LSl81以串行方式构成8位字长的ALU，ALU的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-B控制，控制运算器运算的结果能否送往总线，低电平有效。 为实现双操作数的运算，ALU的两个数据输入端分别由二个锁存器DR1、DR2(由74LS273实现)锁存数据。要将数据总线上的数据锁存到DR1、DR2中，锁存器的控制端LDDR1和LDDR2必须为高电平，同时由T4脉冲到来。 数据开关(“INPUT DEVICE”)用来给出参与运算的数据，经过三态门(74LS245)后送入数据总线，三态门由SW-B控制，低电平有效。数据显示灯(“BUS UNIT”)已和数据总线相连，用来显示数据总线上的容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W／R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 ALU运算所需的电平控制信号S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B均由“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDRl、LDDR2为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。

mysql数据库实验答案

实验一创建、修改数据库和表结构 1、用create建立教学数据库的五个基本表： （1）学生表（学号，姓名，性别，年龄），student((Sno， sname，ssex，sage) ； （2）课程表（课程号，课程名，学分），Course (Cno, Cname, credit) ； （3）选课表（学号，课程号，成绩），SC (Sno,, Cno, grade ) ； (4) 教师表（教师号，姓名，性别，出生年月，系部，职称，地址）， T(Tno，Tname，ssex，birthday，dept，title，address) ； (5) 工资表（教师号，基本工资，职务工资，合计），Salary(Tno，jbgz，zwgz，hj)； Create Database Student default character set utf8 default COLLATE utf8_bin;

Use Student; Create Table Student( SNo c har(20) primary key, SName char(20) , SSex char(4) default '男', SAge int ) ENGINE=InnoDB; Create Table Course( CNo c har(20) primary key, CName char(20) NOT NULL,

CRedit f loat ) ENGINE=InnoDB; Create Table SC( SNo c har(20) NOT NULL, CNo c har(20) NOT NULL, Grade float, Primary Key(SNo, CNo), Foreign Key(SNo) References Student(SNo) On Delete Cascade, Foreign Key(CNo) References Course(CNo) )ENGINE=InnoD B;

数据通路实验报告

实验3 存储器实验 预习实验报告 疑问： 1、数据通路是干嘛的？ 2、数据通路如何实现其功能？ 3、实验书上的存储器部分总线开关接在高电平上，是不是错了？ 实验报告 一、波形图： 参数设置： Endtime:2.0us Gridsize:100.0ns 信号设置： clk：时钟信号，设置周期为100ns占空比为50%。 bus_sel: sw|r4|r5|alu|pc_bus的组合，分别代表的是总线（sw_bus）开关,将 存储器r4的数据显示到总线上，将存储器r5的数据显示到总线上， 将alu的运算结果显示到总线上，将pc的数据打入AR中二进制 输入，低电平有效。 alu_sel:m|cn|s[3..0]的组合，代表运算器的运算符号选择，二进制输入，高 电平有效。 ld_reg:lddr1|lddr2|ldr4|ldr5|ld_ar的组合，分别表示将总线数据载入寄存器 r1,r2,r4, r5或AR中，二进制输入，高电平有效。 pc_sel: pc_clr|ld|en的组合，分别代表地址计数器PC的清零（pc_clr）、装 载（pc_ld）和计数使能信号（pc_en），二进制输入，低电平有效。we_rd:信号we和rd的组合，分别代表对ram的读(we)与写(rd)的操作， 二进制输入，高电平有效 k：k [7]~ k [0]，数据输入端信号，十六进制输入。 d: d[7]~d[0]，数据输出中间信号，十六进制双向信号。 d~result: d [7] result ~d[0] result，最终的数据输出信号，十六进制输出。ar: ar[7]~ ar[0]，地址寄存器AR的输出结果，十六进制输出。 pc: pc [7]~ pc [0]，地址计数器PC的输出结果，十六进制输出。 仿真波形

数据库_实验三答案

实验3 SQL语言 一、实验目的 1、掌握SQL中运算符和表达式的使用。 2、掌握实用SQL语言查询数据库。 二、实验要求 1、所有的实验过程请严格按照实验容的步骤进行。 2、对关键步骤截屏并复制到实验报告的相应位置。 三、实验设备、环境 设备：计算机 环境：WINDOWS XP、SQL SERVER 2000中文版 四、实验原理、方法 上机操作 五、实验容 准备工作：还原学生成绩管理数据库； 注意：写SQL语句时，注意学生成绩管理数据库中表名称和字段名称的对应。 1、使用SQL查询分析器，对学生成绩管理数据库完成如下查询操作： 1）简单查询 （1）求数学系学生的学号和。 （2）求选修了课程的学生学号。

（3）求选修C1课程的学生学号和成绩，并要求对查询结果按成绩的降序排列，如果成绩相同则按学号的升序排列。 （4）求选修课程0001且成绩在80～90之间的学生学号和成绩，并将成绩乘以系数0.8输出。 （5）求数学系或计算机应用系姓王的学生的信息。 （6）求缺少了成绩的学生的学号和课程号。

2）连接查询 （1）查询每个学生的情况以及他(她)所选修的课程。 （2）求学生的学号、、选修的课程名及成绩。 （3）求选修0001课程且成绩为90分以上的学生学号、及成绩。

3）嵌套查询 （1）求选修了0003的学生学号和。 （2）求0001课程的成绩高于王军的学生的学号和成绩。

（3）求其他系中比计算机系某一学生年龄小的学生。 4）使用分组和函数查询 （1）求学生的总人数。 （2）求选修了课程的学生人数。

（3）求课程和选修0001的人数。 （4）求选修课超过3门课的学生学号。

实验三 交互式SQL：数据查询

实验三交互式SQL（二）：数据查询 【实验目的】 1．掌握SELECT语句的基本语法。 2．掌握集合函数的作用及使用方法。 3．熟悉普通连接、外连接和自身连接的概念。 4．能够熟练使用连接查询从多个表中查询数据。 5．能够熟练地使用子查询查询数据。 【实验学时】 2学时 【实验内容】 以下题目均在STUxxxx（学生管理）数据库中完成。 一、简单查询 1.查询年龄最小的前3个同学的姓名、专业和年龄 2.查询XS表中所有同学的学号、姓名和总学分，结果中各列的标题分别指定为num，name 和mark。 3.查询XS表中的学生数据来自哪些专业（使用DISTINCT子句消除结果集中的重复行）。 4.查询XS表中专业为“计算机”的同学的情况。 5.查询XS表中1992年出生的学生姓名和专业情况。 6.查询XS表中姓“张”或“王”或“李”且单名的学生的情况。 7.查询XS表中专业为“计算机”且总学分尚未确定的学生情况。 8.从XS表中查询学生的基本信息，要求按照总学分从高到低排序，学分相同时，按学号 由低到高排序。。 二、数据汇总 1.求选修了“101”课程的学生的平均成绩。 2.求选修了“102”课程的学生的最高分和最低分。 3.求学号为“4102101”学生的总成绩。 4.求专业为“计算机”的学生的总人数。 5.求选修了“101”课程的学生的人数。 6.求选修了任意一门课程的学生的人数。 7.统计各个专业的学生数。（按专业分组） 8.统计各个专业的男女生人数。格式如下： 专业性别人数 ……………… 9.查找平均成绩在80分以上的学生的学号和平均成绩。 10.查找选修的课程中超过2门成绩在80分以上的学生的学号和成绩高于80分的门数。 格式如下：

3. 实验三 数据通路组成实验

实验三数据通路组成实验 一、实验目的 1.进一步熟悉计算机的数据通路。 2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路。 3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法。 4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并 排除故障。 二、实验电路 图3.3 数据通路实验电路图 数据通路实验电路图如图3.3所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口(右端口)不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DR1。 由于双端口存储器是三态输出，因而可以直接连接到DBUS上。此外，DBUS还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。 本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的二进制开关的连接。 三、实验设备 1.TEC-5计算机组成原理实验系统1台

2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、故障的分析与排除 数字电路中难免要出现这样或那样的故障。有了故障迅速加以诊断并排除，使电路能正常运行，这是实际工作中经常遇到的事。因此，学会分析电路故障，提高排除故障的能力，是很有必要的。 就数字电路的故障性质而言，大体有两大类：一类是设计中的错误或不当造成的故障；另一类是元件损坏或性能不良造成的。 1.设计错误造成的故障 常见的设计错误有逻辑设计错误和布线错误。 对于布线错误，只要能仔细的进行检查就可以排除。要较快的判断出布线错误的位置，可以通过对某个预知特性点的观察检测出来。例如，该点的信号不是预期的特性，则可以往前一级查找。常见的布线错误是漏线和布错线。漏线的情况往往是输入端未连线或浮空。浮空输入可用三状态逻辑测试笔或电压表检测出来。 对于设计错误，需要在设计中加以留心和克服。首先要遵循的一个原则是：为使系统可靠的工作，从系统的初始状态开始，应该把线路置于信号的稳定电平上，而不是置于信号的前沿或后沿；其次没有出口的悬空状态是不允许存在的；另外设计中应当避免静态和动态的竞争冒险；最后，为便于维修，设计中应考虑把系统设计成具有单步工作的能力。 常见的设计错误包括对于中小规模集成电路中不用的输入端的接法。对一个不用的输入端常忘了接，因而输入端相当于接了有效的逻辑“1”电平。建议将所有不用的“与”门输入端统一接到一个逻辑“1”电平上，将所有不用的“或”门输入端统一接到一个逻辑“0”电平上。计数器不计数和寄存器不寄存信息的问题常常就是由不用的输入端进来的干扰信号引起的。 2.元件损坏造成的故障 一个数字系统，即使逻辑设计和布线都正确无误，但如果使用的元件损坏或性能不良，也会造成系统的故障。这种故障只要更换元件，就能恢复正常运行。除了元件损坏或性能不良之外，数字系统的故障还可能由于虚焊、噪声等原因造成。许多最初是间歇性故障，但最终还是会变成固定性故障。这种故障不是固定的逻辑高电平，就是固定的逻辑低电平，所以通常称之为“逻辑故障”。 实验逻辑测试笔和逻辑脉冲笔（逻辑脉冲产生器）可以方便地查找数字电路中的逻辑故障。一种方法是先使用逻辑测试笔检测关键信号（如时钟、启动、移位、复位等）丢失的地方，这样就把故障隔离到一个小范围内。有了故障的大概范围以后，去掉内部时钟脉冲，改用逻辑脉冲笔向特定的电路节点施加激励信号，观察输出端的状态。有了提供激励的逻辑脉冲笔和响应激励的逻辑测试笔，可以很容易地检查被怀疑的器件的真值表，从而探查出故障地点。 另一种寻找故障的方法，是预先隔离故障。进行的方法如下：从电路始端送入脉冲，在终端检测响应。如果信号未能正确送达，就对每一串电路用同样的方法检查。反复进行，就能将故障点隔离出来。 五、实验任务 1.将实验电路与控制台的有关信号进行连接。 2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：R0＝0FH、 R1＝0F0H、R2＝55H、R3＝0AAH。 3.用8位数据开关向AR送入地址0FH，然后将R0中的数据0FH写入双端口存储器

实验三数据管理

实验三地理信息系统数据管理 一、实验目的 掌握数据组织、管理与维护方法，理解数据库连接技术，辨析MapInfo的数据管理模式 二、实验分组 每人一组，独立完成 三、实验内容 文件格式 数据结构 文件组织 表管理 ODBC接口 集成管理实现方式 远程数据库访问 MapInfo的数据管理模式 地理信息系统数据管理模式 四、方案设计（要求） （一）表及其数据组织 1. 阅读材料 地理信息系统将数据按逻辑模型组织，并编码为文件。 MapInfo中数据库称为表（标准表），表又分数据表和栅格表两大类。数据表又分为包含图形信息对象的数据表和不包含图形信息对象的数据表，包含图形信息对象的数据表涵盖空间数据与属性数据。数据表由行（元组、记录）记录对象，列（字段）是要素的属性分类。栅格表与数据表不同，它没有记录、字段、索引等表结构，它只是一种可以在地图窗口中可以显示的对象。 MapInfo通过表的形式将数据与地图有机地结合在一起。打开或输入数据时，将创建一个表，产生一系列文件。一个典型的MapInfo表将主要由*.tab、*.dat、*.map、*.id、*.ind以及*.wks、*.dbf、*.xls等文件格式组成。 *.tab：属性数据结构文件，定义要素属性数据的表结构，包括字段数、字段名称、字段类型和字段宽度，索引字段以及相应图层(layer）的一些关健空间

信息描述。.tab文件实际上是个文本文件。 *.dat：属性数据文件，存放要素的属性数据。在文件头之后为表结构描述，其后首尾相接地记录各要素的属性数据。 *.map：空间数据文件，具体包含了各要素的空间点、线、面数据（类型与坐标）及其样式信息，还描述了与该空间对象对应的属性数据记录在属性数据文件（.dat）中的记录号。 *.id：图形对象文件（*.map）的索引文件。用于把表中的图形对象与数据连接起来。 *.ind：表格文件（*.dat）的索引文件。使得用户能够使用查找命名查找图形对象。 *.wks：LOTUS 1-2-3格式的表格数据文件； *.dbf：dBASE/FoxBASE格式的表格数据文件； *.xls：Microsoft Excel格式的表格数据文件； *.txt：用于存贮SACII格式的表格数据； *.mid：用于表格数据的MapInfo转入／转出； *.mif：用于图形数据的MapInfo转入／转出； *.wor：工作空间文件，用于保存有关在某次MapInfo交互中所使用的表和窗口的信息。 *当打开.tab文件时，即可打开MapInfo表，就是同时打开相关的所有文件。 MapInfo又按图层组织地图，每个图层对应一个可地图化的表。创建一个图层时都要建立一张表。 在地图窗口最上面的是空白透明装饰图层，它总是被显示。 文字注记也是特殊的图层。 MapInfo采用空间实体加空间索引的拓扑数据模型。采用R-Tree将空间实体的最小外接矩形存储在索引表中，并由大到小索引。 分别选择实验二结果的一个点、线、面图形对象（先打开表），双击查看返回的空间索引，截图插入结果1。 思考空间索引的作用写入体会1。