FRAM和RAM自由调配应用报

FRAM和RAM自由调配应用报告【Rev.A】

FRAM(铁电随机存储器)，是TI最新半导体技术在MCU上的应用。具有非失忆性、高速写入、高耐受度、低功耗等优势。它既能够像FLASH一样数据掉电不失忆，也能像RAM一样可以直接在上面运行程序。也就是说FRAM可以当作FLASH、RAM来使用。由于现在很多客户和FAE对FRAM和RAM之间的调配存在很多疑问，TI官网上也没有详细的相关说明文档，所以在这里跟大家探讨一下如何实现FRAM和RAM之间的自由调配。

以下以MSP430FR5739为例来说明FRAM和RAM之间的自由调配。对于FR系列的其他芯片，用户可以参照这个例子来操作。

在IAR平台上，要完成FRAM和RAM之间的自由分配只需要修改.xcl文件和配置IAR即可。

1..xcl文件的存放目录

一般.xcl文件存放在IAR的安装目录下\IAR Systems\Embedded Workbench 6.4 Evaluation\430\config\。

如我电脑上的存放目录为：D:\Program Files\IAR Systems\Embedded Workbench 6.4 Evaluation\430\config\lnk430fr5739.xcl。

注意：不要直接修改IAR安装目录下的.xcl文件，建议复制该文件到自己的工程目录下，然后再修改。

2.修改.xcl文件

以MSP430FR5739为例，它的RAM地址为：1C00~1FFF(共1KB)，FRAM地址为：C200~FFFF(共15.5KB)，具体的内存分配可以看MSP430FR5739数据手册的6.5章节。由于项目开发过程中可能定义的变量比较多，需要的空间超过1KB，RAM明显不够用，现在要把FRAM的1KB空间（C200 ~C5FF）配置成RAM来使用。

操作步骤如下：

——》把lnk430fr5739.xcl从IAR的安装目录下拷贝到自己的工程目录下，并且重命名为

MSP430fr5739.xcl（可以不重命名，这里为了区分开来所以重命名了）；

——》用记事本打开MSP430fr5739.xcl；

——》找到以下这段代码

-Z(DATA)DATA16_I,DATA16_Z,DATA16_N,TLS16_I,DATA16_HEAP+_DATA16_HEAP_SIZE=1C00~1FFF

并且修改成

-Z(DATA)DATA16_I,DATA16_Z,DATA16_N,TLS16_I,DATA16_HEAP+_DATA16_HEAP_SIZE=1C00~1FFF

,C200-C5FF

这样改代表在原来RAM的基础上添加了C200~C5FF这段FRAM空间当作RAM来使用。

——》找到-Z(CONST)DATA16_C,DATA16_ID,DATA16_P,TLS16_ID,DIFUNCT,CHECKSUM=C200~FF7F 并且修改成-Z(CONST)DATA16_C,DATA16_ID,DATA16_P,TLS16_ID,DIFUNCT,CHECKSUM=C600~FF7F 这样修改之后CONST段的存储空间由原来的C200~FF7F变成了C600~FF7F。

——》找到-Z(CODE)CSTART,ISR_CODE,CODE_ID=C200~FF7F

-P(CODE)CODE=C200~FF7F

并且修改成-Z(CODE)CSTART,ISR_CODE,CODE_ID=C600~FF7F

-P(CODE)CODE=C600~FF7F

这样修改之后CODE段的存储空间由原来的C200~FF7F变成了C600~FF7F。

——》.xcl配置文件的修改到这就完成了，接下来还要在IAR工程中配置一下，选择修改之后的MSP430fr5739.xcl作为该工程的内存配置文件。

3.配置IAR

——》用IAR打开工程->右键->Options->Linker->勾选Override default->把

$TOOLKIT_DIR$\CONFIG\lnk430FR5739.xcl修改成$PROJ_DIR$\CONFIG\MSP430FR5739.xcl->点击

OK。

配置完之后重新编译一下工程，你会发现在工程栏中的Output多了一个MSP430FR5739.xcl 文件，这样即可完成所有配置。

.xcl中DATA，CODE等段的其他定义与说明详见《MSP430IAR C/C++Compiler Reference Guide》与《IAR Linker and Library Tools Reference Guide》这两个文档。

PS：大家细心点找，相信大家都能找到我说的代码段。

经过以上MSP430FR5739.xcl修改和IAR配置之后，RAM的空间范围由原来的1C00~1FFF变成了(1C00~1FFF)+(2C00-C5FF)=2KB，也就是相当于把FRAM的1KB当作RAM来使用了；此时的FRAM地址是C600~FFFF，实现了FRAM和RAM之间的自由调配。

如果需要把FRAM的其他空间配置成RAM使用，可以把你所想配置成RAM的空间地址代替以上的2C00~C5FF即可。

4.MPU配置说明

Q：为什么FRAM与RAM之间的调配会涉及到MPU呢？

A：RAM是随机存储器，要想把FRAM空间配置成RAM来使用就必须要保证所要配置的FRAM 空间具备有读、写、执行这三种权限，否则不能配置成RAM来使用。而FRAM的读、写、执行权限是通过芯片内置的MPU模块来设置的。

MPU是Micro Processor Unit的英文缩写，中文意思是内存保护单元。用于Main Memory和Information Memory访问权限的设置，防止这些memory被偶然写入。MPU可以把Main memory (MSP430FR5739的是C200h~FFFFh)分成三段，也可以单独对Information memory(1800h~18FFh)进行权限设置。也就是说MPU可以独立地对四段内存的访问权限进行设置，分别是3段Main memory加1段Information memory。一下我简单介绍一下分段和权限的设置过程，具体段的分法大家可以看msp430FR5739User’s Guide的6.2章节。

4.1Main memory分段

上电复位之后，MPU模块默认所有的段都具备读、写、执行权限。也就是说上电复位之后如果用户代码中没有配置过MPU模块，就不会对FRAM与RAM之间的调配产生任何影响，一旦某个段被设置成写保护、读保护、执行保护，意味着这个段不能被调配成RAM使用了，除非重新把它的保护功能取消掉。详细的权限设置大家可以看msp430FR5739User’s Guide的6.3章节。

以下我以MSP430FR5739为例，用IRA平台下的一段代码来说明一下MPU的配置过程：

MPUCTL0=MPUPW;//输入MPU密码，以便访问MPU的相关寄存器

MPUSEG=0x0803;//把Main memory分成三段B1=0xC600;B2=0xD000

MPUSAM&=~MPUSEG1WE;//段1写保护

MPUSAM|=MPUSEG1VS;//非法访问段1时产生PUC

MPUCTL0=MPUPW+MPUENA;//Enable MPU protection

说明：1)访问MPU的寄存器之前必须先输入MPU密码，也就是给MPUCTL0这个寄存器的[15:8]这八位写入0X0A5h。

2)MPUSEG是设置Main memory成三段的寄存器，其低4位是设置B1的，高4位是设置B2的。如上其低4位为04，高4位为08，找到User’s Guide中的Table6-1,MUSBx[4:0]=04h对应的是B1=C800h，MUSBx[4:0]=08h对应的是B2=0XD000h。由以下的Figure6-2可知，B1是段1的末地址也是段2的起始,B2是段2的末地址也是段3的起始地址。

3)如果所调配的FRAM内存已经被设置成写保护，如以上代码段中的段1(0xC200~0xC600)已经被设置成写保护，会出现以下异常现象:

●非法访问段1时程序会进入非可屏蔽中断或者直接PUC；

●产生中断的时候SR寄存器没法压栈，因为所压栈的地址（从0xC600开始往下压）已经被写保护了，这个时候程序会跑飞。

●在调配FRAM成RAM的时候，不管所调配的内存是否已经读、写保护，IAR编译器都不会报错的，没有报错并不代表没有问题，所以这点大家要注意一下。

这过程中.xcl文件主要修改的地方如下红色标注：

-Z(DATA)DATA16_I,DATA16_Z,DATA16_N,TLS16_I,DATA16_HEAP+_DATA16_HEAP_SIZE=1C00-1FFF, C200-C5FF

-Z(CONST)DATA16_C,DATA16_ID,DATA16_P,TLS16_ID,DIFUNCT,CHECKSUM=C600-FF7F

-Z(CODE)CSTART,ISR_CODE,CODE_ID=C600-FF7F

-P(CODE)CODE=C600-FF7F

4.2段的访问权限设置

各段的访问权限设置是通过MPUSAM这个寄存器来设置的，通过这个寄存器我们可以单独设置已经分好的4段FRAM内存（Information memory是一个独立的段，不需要另外去划分）的访问权限。各段的权限配置可以按照下表Table6-2来设置。详细的权限设置请看User’s Guide的6.3MPUAccessManagementSettings章节。

注意：在FRAM与RAM调配中，如果用户所调配的FRAM空间所在的段受到读、写保护，必须先把该段的读、写保护取消掉。

5.说明

压缩包中的MSP430FR5739.xcl、MSP430FR5739_MPU.c是相关的调试代码和修改后的配置文件，大家调试的时候可以参考一下这两个文件。如有疑问或者错误之处随时联系我。

部门：SS

撰写人：韦荣銮

联系方式：808561

组成原理

第三章复习 一、名词解释： 1.RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。 2.ROM：只读存储器，一种只能读取数据不能写入数据的存储器。 3.SRAM：静态随机访问存储器，采用双稳态电路存储信息。 4.DRAM：动态随机访问存储器，利用电容电荷存储信息。 5.EDO DRAM：增强数据输出动态随机访问存储，采用快速页面访问模式并增加了一个数据锁存器以提高数据传输速率。 6.PROM：可编程的ROM，可以被用户编程一次。 7.EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。 8.EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。 9.SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。 10.快闪存储器：一种非挥发性存储器，与EEPROM类似，能够用电子的方法擦除其中的内容。 11.相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中查找数据。 12.多体交叉存储器：由多个相互独立、容量相同的存储体构成的存储器，每个存储体独立工作，读写操作重叠进行。 13.访存局部性：CPU的一种存取特性，对存储空间的90%的访问局限于存储空间的10%的区域中，而另外10%的访问则分布在90%的区域中。 14.直接映象：cache的一种地址映象方式，一个主存块只能映象到cache中的唯一一个指定块。 15.全相联映象：cache的一种地址映象方式，一个主存块可映象到任何cache块。 16.组相联映象：cache的一种地址映象方式，将存储空间分成若干组，各组之间用直接映象，组内各块之间用全相联映象。 17.全写法（写直达法）：cache命中时的一种更新策略，写操作时将数据既写入cache又写入主存，但块变更时不需要将调出的块写回主存。 18.写回法：cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替换出去时才写回主存。 19.层次化存储体系：把各种不同存储容量、不同访问速度、不同成本的存储器件按层次构成多层的存储器，并通过软硬件的管理将其组成统一的整体，使所存储的程序和数据按层次分布在各种存储器件中。 20.访问时间：从启动访问存储器操作到操作完成的时间。 21.访问周期时间：从一次访问存储的操作到操作完成后可启动下一次操作的时间。 22.带宽：存储器在连续访问时的数据吞吐率。 成若干页。 23.固件：固化在硬件中的固定不变的常用软件。 二、选择填空题：典型例题分析

一文了解随机存取和非随机存取的区别

一文了解随机存取和非随机存取的区别 随机存取和非随机存取的区别1、随机存取就是直接存取，可以通过下标直接访问的那种数据结构，与存储位置无关，例如数组。非随机存取就是顺序存取了，不能通过下标访问了，只能按照存储顺序存取，与存储位置有关，例如链表。 2、顺序存取就是存取第N个数据时，必须先访问前（N-1）个数据（list），随机存取就是存取第N个数据时，不需要访问前（N-1）个数据，直接就可以对第N个数据操作（array）。 随机存取和非随机存取的结构1、顺序存储结构 在计算机中用一组地址连续的存储单元依次存储线性表的各个数据元素，称作线性表的顺序存储结构。 顺序存储结构是存储结构类型中的一种，该结构是把逻辑上相邻的节点存储在物理位置上相邻的存储单元中，结点之间的逻辑关系由存储单元的邻接关系来体现。由此得到的存储结构为顺序存储结构，通常顺序存储结构是借助于计算机程序设计语言（例如c/c++）的数组来描述的。 顺序存储结构的主要优点是节省存储空间，因为分配给数据的存储单元全用存放结点的数据（不考虑c/c++语言中数组需指定大小的情况），结点之间的逻辑关系没有占用额外的存储空间。采用这种方法时，可实现对结点的随机存取，即每一个结点对应一个序号，由该序号可以直接计算出来结点的存储地址。但顺序存储方法的主要缺点是不便于修改，对结点的插入、删除运算时，可能要移动一系列的结点。 2、随机存储结构 在计算机中用一组任意的存储单元存储线性表的数据元素（这组存储单元可以是连续的，也可以是不连续的）。 它不要求逻辑上相邻的元素在物理位置上也相邻。因此它没有顺序存储结构所具有的弱点，但也同时失去了顺序表可随机存取的优点。 链式存储结构特点

MICRON DDR系列动态随机存取存储器

MICRON DDR系列动态随机存取存储器 找Memory、FPGA、二三极管、连接器、模块、光耦、电容电阻、单片机、处理器、晶振、传感器、 滤波器上深圳市美光存储技术 MT29F8G16ADADAH4:D2015+63-PinVFBGA20000 MT29F2G01ABAGDWB-IT:G2019+8-UDFN20000 MT29F4G16ABADAH4:D2018+BGA20000 MT29F4G08ABBDAHC-IT:D2019+BGA20000 MT29F4G08ABADAH4-IT:D2019+BGA20000 MT29F64G08CBEDBJ4-12:D2015+BGA20000 MT29F16G08ABCBBH1-12IT:B2015+BGA20000 MT29F128G08CBEBBH6-12M:B2015+BGA20000 MT29F32G08AECBBH1-12IT:B2015+BGA20000 MT29F128G08CBEABH6-12M:A2015+BGA20000 MT29F128G08CBECBH6-12:C2015+BGA20000 MT29F128G08CBECBH6-12M:C2015+BGA20000 MT29F256G08CMCBBH2-10IT:B2015+BGA20000 MT29F256G08AUCABH3-10ITZ:A2015+BGA20000 MT29F1T08CUCABH8-6R:A2015+BGA20000 MT29F512G08CUCABH3-10Z:A2017+BGA20000 MT29F4G08ABADAH4:D2018+BGA20000 MT29F4G08ABBDAH4-IT:D2018+BGA20000 MT29F1G08ABADAH4:D2018+BGA20000 MT29F16G08CBACAL72A3WC12015+BGA20000 MT29F32G08CBADAL83A3WC12015+Die20000 MT29F2G08ABAEAH4-IT:E2019+FBGA20000 MT29F1G08ABAEAH4-IT:E2017+FBGA20000 MT29F32G08AECCBH1-10ITZ:C2015+FBGA20000 MT29F2G08ABAEAH4:E2019+FBGA20000 MT29F2G08ABAGAH4-IT:G2018+FBGA20000 MT29F4G08ABBEAH4-IT:E2019+FBGA20000 MT29F256G08CBCBBJ4-5M:B2015+FBGA20000 MT29F8G08ABACAWP-IT:C2019+TSOP20000 MT29F2G08ABAGAWP-IT:G2018+TSOP20000 MT29F2G08ABAEAWP-IT:E2019+TSOP20000 MT29F16G08CBACAWP:C2018+TSOP20000 MT29F8G08ABACAWP:C2018+TSOP20000 MT29F8G08ABABAWP:B2018+TSOP20000 MT29F8G08ABABAWP-IT:B2018+TSOP20000 MT29F2G08ABAEAWP-E:E2015+TSOP20000 MT29F2G16ABAEAWP:E2017+TSOP20000 MT29F2G08ABAEAWP:E2020+TSOP20000 MT29F2G08ABAEAWP-IT:E2020+TSOP20000 MT29F64G08AJABAWP:B2015+TSOP20000 MT29F64G08CBEDBL84C3WC12015+TSOP20000 MT29F4G08ABAEAWP:E2017+TSOP20000 MT29F4G08ABADAWP:D2019+TSOP20000 MT29F4G08ABAEAWP-IT:E2017+TSOP20000 MT29F32G08CBADBWPR:D2019+TSOP20000 MT29F32G08AFACAWP-Z:C2015+TSOP20000

RAM(随机存取存储器)

随机存取存储器RAM（随机存取存储器） RAM -random access memory 随机存储器 存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。 1、随机存储器特点 ①随机存取 所谓“随机存取”，指的是当存储器中的消息被读取或写入时，所需要的时间与这段信息所在的位置无关。相对的，读取或写入顺序访问（Sequential Access）存储设备中的信息时，其所需要的时间与位置就会有关系（如磁带）。 ②易失性 当电源关闭时RAM不能保留数据。如果需要保存数据，就必须把它们写入一个长期的存储设备中（例如硬盘）。RAM和ROM相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM不会。 ③高访问速度 现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，取存延迟也和其他涉及机械运作的存储设备相比，也显得微不足道。

④需要刷新 现代的随机存取存储器依赖电容器存储数据。电容器充满电后代表1(二进制)，未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失了的电荷。需要刷新正好解释了随机存取存储器的易失性。 ⑤对静电敏感 正如其他精细的集成电路，随机存取存储器对环境的静电荷非常敏感。静电会干扰存储器内电容器的电荷，引致数据流失，甚至烧坏电路。故此触碰随机存取存储器前，应先用手触摸金属接地。 2、RAM ROM 内存的区别 rom -read only memory 只读存储器 ①简单地说，在计算机中，RAM 、ROM都是数据存储器。RAM 是随机存取存储器，它的特点是易挥发性，即掉电失忆。ROM 通常指固化存储器(一次写入，反复读取)，它的特点与RAM 相反。ROM又分一次性固化、光擦除和电擦除重写两种类型。 ②什么是内存呢？ 在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种

组成原理试卷

组成原理试题 名词解释题： 1．主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。 2．CPU：中央处理器，是计算机的核心部件，由运算器和控制器构成。 3．运算器：计算机中完成运算功能的部件，由ALU和寄存器构成。 4．ALU：算术逻辑运算单元，负责执行各种算术运算和逻辑运算。 14．存储器：计算机中存储程序和数据的部件，分为内存和外存。 15．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线．地址总线和控制总线。 23．主存：一般采用半导体存储器件实现，速度较高．成本高且当电源断开时存储器的内容会丢失。 24．辅存：一般通过输入输出部件连接到主存储器的外围设备，成本低，存储时间长。 1．RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。 2．ROM：只读存储器，一种只能读取数据不能写入数据的存储器。 3．SRAM：静态随机访问存储器，采用双稳态电路存储信息。 4．DRAM：动态随机访问存储器，利用电容电荷存储信息。 6．PROM：可编程的ROM，可以被用户编程一次。 7．EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。 8．EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。 9．SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。 10．快闪存储器：一种非挥发性存储器，与EEPROM类似，能够用电子的方法擦除其中的内容。 21．RISC：精简指令系统计算机，即指令系统中的指令数量少，且指令功能相对简单。 22．CISC：复杂指令系统计算机，即指令系统中的指令数量多，且指令功能相对较强。 23．堆栈：数据的写入写出不需要地址，按先进后出的顺序读取数据的存储区。 1．指令周期：从一条指令的启动到下一条指令的启动的间隔时间。 2．机器周期：指令执行中每一步操作所需的时间。 8．微操作：在微程序控制器中，执行部件接受微指令后所进行的操作。 9．微地址：微每时令在控制存储器中的存储地址。 12、总线周期：是主设备占用总线的时间。 21、串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输） 22、并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号） 25、总线：一组可由多个部件分时共享的信息传输线。 二、填空题： 18．构成中央处理器的两大部件是运算器和控制器。 2.一般说，由于各指令功能的不同，它们的指令周期有长有短，不一定相同。 19．在微程序控制器中，控制存储器由只读存储器构成，用于存放微程序。 三、选择题： 1.采用直接寻址方式，则操作数在（A）中。 A．主存B．寄存器C．直接存取存储器D．光盘 9．有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择动态RAM。 高速缓冲存储器 Cache 一般采取（A）。 A．随机存取方式B．顺序存取方式C．半顺序存取方式D．只读不写方式 2.存储器的随机访问方式是指（D）。 A．可随意访问存储器 B．按随机文件访问存储器 C．可对存储器进行读出与写入 D．可按地址访问存储器任一编址单元，其访问时间相同且与地址无关

零总线翻转静态随机存取存储器(ZBT)简介

ZBT是Zero Bus Turnaround SRAM的缩写，即“零总线翻转静态随机存取存储器”。属于SRAM的一种，SRAM的类型有很多种，如下图所示： 1).ASRAM是普通异步静态随机存取存储器，该器件内部无参考时钟，读写时序比较简单，只要将控制信号选中指定地址和数据线即可读取或写入数据； 2).SSRAM是同步静态随机存取存储器，与ASRAM相比，内部多了一个参考时钟； 3).DPSRAM即Double Port SRAM，双口SRAM的意思； 4).Synchronous Burst SSRAM即同步突发SSRAM，读写速率比异步SRAM 快，主要有Flow-Through(直通方式)和Pipeline(流水线方式)两种操作方式； 5).DDR SRAM即双数据速率SRAM； 6).QDR SRAM即四倍数据速率SRAM，前面已经专题介绍过了； 7).ZBT SRAM即零总线翻转SRAM，也是本文的重点介绍内容。 记得之前在介绍RAM器件的时候介绍过，RAM器件在读/写操作间进行状态转换的时候，需要一些空闲指令周期NOP(No Operation)来进行过渡，普通SRAM

进行读操作时，数据滞后两个时钟周期，而写操作是即时的，从写操作状态切换到读操作状态需要等待两个时钟周期。 如果在某些需要频繁进行读/写操作切换的系统中使用普通SRAM的话，总线利用效率将会变得非常低。 为此，IDT公司联合推出ZBT SRAM，该器件通过简单的接口控制逻辑消除了读写操作转换的等待时间，在读写操作状态转换过程中无需等待，直接切换，总线利用率可达100%，非常适合读写操作频繁切换的场合。普通SRAM和ZBT SRAM读写状态切换对比图下图所示： ZBT SRAM根据所带有的接口的不同，可分为两种即pipelined ZBT SRAM 和flow -through ZBT SRAM，在pipelined ZBT SRAM中，读命令发出两个时钟周期之后，可得到读取的数据，写命令发出两个时钟周期之后，可以写数据；在flow - through ZBT SRAM中读命令发出一个时钟周期之后，可得到读取的数据，写命令发出一个时钟周期之后，可以写数据。他们都支持TTL和COMS I/O口标准。其总线操作过程如下图所示。

计算机组成原理第四章课后习题及答案_唐朔飞

第4章存储器 1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。 答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以直接进行随机读写，访问速度较高。 辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。 Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。 RAM：半导体随机存取存储器，主要用作计算机中的主存。 SRAM：静态半导体随机存取存储器。 DRAM：动态半导体随机存取存储器。 ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。 PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。 EPROM：紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 EEPROM：电擦写可编程只读存储器。 CDROM：只读型光盘。 Flash Memory：闪速存储器。或称快擦型存储器。 2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。 答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。 按速度由高至低排序为：寄存器、Cache、主存、硬盘； 按容量由小至大排序为：寄存器、Cache、主存、硬盘；

按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。 3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。 Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 4. 说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒 注意：字长32位，不是16位。（注：1ns=10-9s）

随机存储器

随机存取存储器 随机存取存储器 RAM（随机存取存储器）RAM -random access memory 随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。 目录

随机存取 所谓“随机存取”，指的是当存储器中的消息被读取或写入时，所需要的时间与这段信息所在的位置无关。相对的，读取或写入顺序访问（Sequential Access）存储设备中的信息时，其所需要的时间与位置就会有关系（如磁带）。 易失性

当电源关闭时RAM不能保留数据。如果需要 保存数据，就必须把它们写入 静态随机存取存储器 一个长期的存储设备中（例如硬盘）。RAM和ROM 相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM不会。 高访问速度 现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，取存延迟也和其他涉及机械运作的存储设备相比，也显得微不足道。 需要刷新

现代的随机存取存储器依赖电容器存储数据。电容器充满电后代表1(二进制)，未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失了的电荷。需要刷新正好解释了随机存取存储器的易失性。 对静电敏感 正如其他精细的集成电路，随机存取存储器对环境的静电荷非常敏感。静电会干扰存储器内电容器的电荷，引致数据流失，甚至烧坏电路。故此触碰随机存取存储器前，应先用手触摸金属接地。 随机存储器

第四章 存储器

第四章存储器 （一）选择题 1.和辅存相比，主存的特点是 A.容量小，速度快，成本高 B.容量小，速度快，成本低 C.容量大，速度快，成本高 2.某计算机字长是16位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 64K B. 32 KB C. 32K 3.某计算机字长是16位，它的存储容量是1 MB，按字编址，它的寻址范围是 A. 512K B. 1 M C.512 KB 4.某计算机字长是32位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 16 KB B. 16K C. 32K 5.某计算机字长是32位，它的存储容量是256 KB，按字编址，它的寻址范围是 A. 128 K B. 64K C. 64 KB 6.某一RAM芯片，其容量为512 x8位，除电源和接地端外，该芯片引出线的最少数目 是 A. 21 B. 17 C. 19 7.若主存每个存储单元存放16位二进制代码，则 A.其地址线为16根 B.其地址线数与16无关 C.其地址线数与16有关 8. EPROM是指 A.只读存储器 B.可编程的只读存储器 C.可擦洗可编程的只读存储器 9.可编程的只读存储器 A.不一定是可改写的 B.一定是可改写的 C.一定是不可改写的 10下述说法中是正确的。 A. EPROM是可改写的，因而也是随机存储器的一种。 B. EPROM是可改写的但它不能作为随机存储器 C. EPROM只能改写一次，故不能作为随机存储器 11.交叉编址的存储器实质是一种存储器，它能执行独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 12.主存和CPU之间增加高速缓冲存储器的目的是 A.解决CPU和主存之间的速度匹配问题 B.扩大主存容量 C.既扩大主存容量，又提高存取速度

存储器分类以及原理

SRAM ：静态RAM，不用刷新，速度可以非常快，像CPU内部的cache，都是静态RAM，缺点是一个内存单元需要的晶体管数量多，因而价格昂贵，容量不大。 DRAM：动态RAM，需要刷新，容量大。 SDRAM ：同步动态RAM，需要刷新，速度较快，容量大。 DDR SDRAM：双通道同步动态RAM，需要刷新，速度快，容量大。 具体解释一： 什么是DRAM DRAM 的英文全称是'Dynamic RAM'，翻译成中文就是'动态随机存储器'。DRAM用于通常的数据存取。我们常说内存有多大，主要是指DRAM的容量。 什么是SRAM SRAM 的英文全称是'Static RAM'，翻译成中文就是'静态随机存储器'。SRAM主要用于制造Cache。 什么是SDRAM SDRAM 的英文全称是'Synchronous DRAM'，翻译成中文就是'扩充数据输出内存'，它比一般DRAM和EDO RAM速度都快，它已经逐渐成为PC机的标准内存配置。 什么是Cache Cache 的英文原意是'储藏'，它一般使用SRAM制造，它与CPU之间交换数据的速度高于DRAM，所以被称作'高速缓冲存储器'，简称为'高速缓存'。由于CPU的信息处理速度常常超过其它部件的信息传递速度，所以使用一般的DRAM来作为信息存储器常常使CPU处于等待状态，造成资源的浪费。Cache就是为了解决这个问题而诞生的。在操作系统启动以后，CPU就把DRAM中经常被调用的一些系统信息暂时储存在Cache里面，以后当CPU需要调用这些信息时，首先到Cache里去找，如果找到了，就直接从Cache里读取，这样利用Cache的高速性能就可以节省很多时间。大多数CPU在自身中集成了一定量的Cache，一般被称作'一级缓存'或'内置Cache'。这部分存储器与CPU的信息交换速度是最快的，但容量较小。大多数主板上也集成了Cache，一般被称作'二级缓存'或'外置Cache'，比内置Cache容量大些，一般可达到256K，现在有的主板已经使用了512K～2M的高速缓存。在最新的Pentium二代CPU 内部，已经集成了一级缓存和二级缓存，那时主板上的Cache就只能叫作'三级缓存'了。 什么是闪存 闪存目前主板上的BIOS大多使用Flash Memory制造，翻译成中文就是'闪动的存储器'，通常把它称作'快闪存储器'，简称'闪存'。这种存储器可以直接通过调节主板上的电压来对BIOS进行升级操作。 解释为什么dram要刷新，sram不需要： 这个是由于ram的设计类型决定的，dram用了一个t和一个rc电路，导致电容毁漏电和缓慢放电。所以需要经常的刷新来保持数据 具体解释二： DRAM，动态随机存取存储器，需要不断的刷新，才能保存数据。而且是行列地址复用的，许多都有页模式。

《计算机组成原理3》

《计算机组成原理》串讲资料（三） 第三章 存储系统 一、名词解释： 历年真题： （2001年）2.DRAM：动态随机访问存储器，利用电容电荷存储信息。 （2001年）6.逻辑地址：程序员编程所用的地址以及CPU通过指令访问主存时所产生的地址。 （2001年）10.随机存取方式：可按地址访问存储器任一编址单元，其访问时间相同且与地址无关。 六年以来就考了这3个名称解释，而且近4年都没有考，所以第三章的名称解释不是考试的重点，这里给大家列出了名词解释大家要熟悉一下，这都是本章的基本概念，有利于做选择题及填空题。 1.RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。 2.ROM：只读存储器，一种只能读取数据不能写入数据的存储器。 3.SRAM：静态随机访问存储器，采用双稳态电路存储信息。 4.DRAM：动态随机访问存储器，利用电容电荷存储信息。 5.EDO DRAM：增强数据输出动态随机访问存储，采用快速页面访问模式并增加了一个数据锁存器以提高数据传输速率。 6.PROM：可编程的ROM，可以被用户编程一次。 7.EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。 8.EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。 9.SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。 10.快闪存储器：一种非挥发性存储器，与EEPROM类似，能够用电子的方法擦除其中的内容。 11.相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中查找数据。 12.多体交叉存储器：由多个相互独立、容量相同的存储体构成的存储器，每个存储体独立工作，读写操作重叠进行。

SDRAM同步动态随机存储器

SDRAM同步动态随机存储器 SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。 SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.(显卡上的DDR已经发展到DDR5) 第一代SDRAM采用单端（Single-Ended）时钟信号,第二代、第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。 SDR SDRAM的时钟频率就是数据存储的频率，第一代内存用时钟频率命名，如pc100，pc133则表明时钟信号为100或133MHz，数据读写速率也为100或133MHz。 之后的第二，三，四代DDR（Double Data Rate）内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作频率是333/2=166MHz，2700表示带宽为2.7G。 DDR的读写频率从DDR200到DDR400，DDR2从DDR2-400到DDR2-800，DDR3从DDR3-800到DDR3-1600。 很多人将SDRAM错误的理解为第一代也就是SDR SDRAM，并且作为名词解释，皆属误导。 SDR不等于SDRAM。 Pin:模组或芯片与外部电路电路连接用的金属引脚，而模组的pin就是常说的“金手指”。 SIMM：Single In-line Memory Module,单列内存模组。内存模组就是我们常说的内存条，所谓单列是指模组电路板与主板插槽的接口只有一列引脚（虽然两侧都有金手指）。 DIMM：Double In-line Memory Module，双列内存模组。是我们常见的模组类型，所谓双列是指模组电路板与主板插槽的接口有两列引脚，模组电路板两侧的金手指对应一列引脚。 RIMM：registered DIMM，带寄存器的双线内存模块，这种内存槽只能插DDR或Rambus 内存。 SO-DIMM:笔记本常用的内存模组。 工作电压： SDR：3.3V DDR：2.5V DDR2：1.8V DDR3：1.5V SDRAM内存条的金手指通常是168线，而DDR SDRAM内存条的金手指通常是184线的。 几代产品金手指的缺口数及缺口位置也不同有效防止反插与错插，SDRAM有两个缺口，DDR只有一个缺口。

只读存储器工作原理

只读存储器工作原理 只读存储器（ROM），亦称为固件，是一种在生产时用特定数据进行过编程的集成电路。ROM芯片不仅用于电脑，还出现在大多数其他电子设备中。在本文中，您会了解到几种不同的ROM，还有它们各自的工作原理。本文是探讨计算机存储器的系列文章之一，该系列还包括下列文章： 让我们从分辨几种不同类型的ROM开始来展开我们的讨论。 ROM有五种基本类型： ?ROM ?PROM ?EPROM ?EEPROM ?闪存 ?这些芯片中存储的数据具有非易失性——即断电时不会丢失数据。 ?这些芯片中存储的数据具有不可变更性，或是需要特定的操作才能变更数据（这与读写数据都很方便的RAM不同）。 这就意味着，切断芯片的电源不会丢失任何信息。 工作中的ROM 类似于RAM，ROM芯片（见图1）也包含由记忆行与记忆列组成的栅格。但在记忆行与记忆列相交处，ROM芯片与RAM芯片有根本性的区别。RAM使用晶体管打开或关闭通往位于交点处的电容器的访问电路，而ROM则使用二极管来控制线路，当二极管取1值时，线路导通。当它取0值时，线路就完全切断。

图1：使用闪存的BIOS，闪存是ROM的一种类型。 一般来说，二极管允许电流单向流通，并且有一个阈值电压，亦称正向导通电压，这一电压决定了导通二极管所需电流的大小。在硅半导体器件（例如处理器和存储器芯片等）中，正向导通电压约为0.6伏。利用二极管这些独特属性，ROM芯片能够生成一个高于正向导通电压的电势，然后这一电势沿着选定的记忆列传导到一个选定的接地（零电势）记忆行上，这样芯片就与存储单元建立了连接。如果在该存储单元处有一个二极管，电流会被导向大地（零电势），并且在二进制系统下，这一存储单元被认为是“通路”（取1值）。存储单元取0值的情况比较简单，此时相交处的二极管不能连通记忆行与记忆列。因而记忆列上的电势不能传导到记忆行上。 不难理解，ROM芯片的工作方式要求生产时写入芯片的数据必须完好无损。一般ROM芯片不能重复编程或重复写入。如果数据有误或需要更新，您只能把旧的ROM 扔掉，然后从新来过。创建ROM芯片的原始模板是一项艰苦的工作，通常要经历一个屡败屡试的过程。但ROM芯片仍然是利大于弊。只要完成了模板的设计，单个芯片的实际成本相当低廉，只有几美分。它们的能耗极低，使用起来非常可靠，并且用于小型电子设备时，它们多数情况下都内含控制设备所需的全部程序。唱歌鱼使用的小型芯片就是一个很好的例子。该芯片大小略同于您的手指甲，写入了几首时长30秒的歌曲片段，并且内含能控制电动机并使其与音乐保持同步的程序代码。 可编程只读存储器(PROM) 如果完全从零开始，生产少量的ROM将会是一件既耗时又耗财的工作。主要针对这一点，开发商发明了一种新型ROM，称为可编程只读存储器（PROM）。空白的PROM 价格低廉，只要你拥有一种称为编程器的特殊工具，就能将代码写入其中。 PROM芯片（见图2）同普通ROM一样，由记忆行与记忆列相交而成的栅格组成。区别在于，PROM芯片中记忆行与记忆列的每一个交点都是靠熔丝将它们连接起来。电势会沿记忆列导向接地的记忆行，电流会流经存储单元处的熔丝，这表示存储单元取1值。由于全部的存储单元都有熔丝，因而PROM芯片所有存储单元的初始（空白）状态都是1值。若想将单元值变为0，必须使用编程器向存储单元发送一