基于AD9516的宽带高动态数字中频系统采样时钟设计与应用

基于AD9516的宽带高动态数字中频系统采样时钟设计与应用

随着3G 牌照的发放,在3G 网络建设的初期,直放站是移动通信网络优化的重要设备,而直放站核心部分数字中频技术在现代通信系统中具良好的应用前景。但数字中频系统主要部分ADC、DAC对采样时钟的要求很高,其在很大程度上决定了系统的整体性能。本文就该数字中频方案所要求的采样时钟,设计了基于AD9516 的时钟合成方案。与同类方案如某款芯片加外置VCO 比较,该方案在设计灵活性、芯片功能特性、电路简单、成本低等方面均有很大的优势。文中介绍了AD9516 芯片特性,着重说明了其在本方案中的具体应用,以及此处MCU 如何以FPGA 为桥梁与AD9516 芯片进行数据配置,还分析了时钟相位噪声与抖动对SNR 的影响,最后对制作出来的PCB 板进行了时钟相噪与抖动以及系统SNR 的测试,结果证明该方案有很好的应用价值。

1 数字中频系统整体硬件框图介绍

本数字中频系统射频模拟输入信号中心频率为162 MHz ,10 MHz 带宽的CDMA2000 信号,系统上下链路前后端均有衰减器对信号进行动态增益控制,该衰减器工作由FPGA 程序实行在线操作实现。硬件电路设计时系统要求选用高性能的ADC、FPGA、DAC 芯片,整个PCB 板由上下两路射频电路,时钟部分,MCU 部分,以及电源组成,电路板上各个芯片的数据读写由ARM 单片机LPC2103 通过FPGA 控制。

具体电路框图及各部分芯片选用:

图1 整体硬件电路设计框图

由于ADC、DAC 芯片都为高精度的数模转换芯片,对时钟的相噪和抖动有很高的要求,故必须选择性能优异的时钟合成芯片。根据所定的信号处理方案,时钟合成单元需提供三路时钟输出作为上下两路的ADC、DAC 的采样时钟。其中上下路ADC芯片为11 bit 、140 MSimple/ s 采样速率的AD80141 各一片,需两路125 MHz 时钟;DAC 芯片为双通道16 bit 、最高可达500 MSimple/ s 采样速率的DAC5687 ,上下路共用一片,故只需一路500MHz 时钟。

2 频率合成单元设计

基于上述要求,综合考虑提出一种新的基于AD9516 工作于内部VCO 模式的采样时钟合成方案,该方案无论从芯片功能、系统要求、设计的灵活性,还是同类方案成本方面都能很好的满足项目要求。并且在整体中频系统PCB 板布局布线时,会尽量考虑时钟线的信号完整性,优化时钟信号质量,测试结果证明所定方案完全符合要求。

2.1 AD9516 芯片简介

频率合成单元采用AD 公司的AD9516 芯片,它是一款集低相位噪声时钟发生和低抖动14通道时钟分配功能于一体的时钟合成器,其结构图:

图2 AD9516 结构图

其内部集成1 个整数N 分频的频率合成器,能输出所需的任何同步时钟;2 个参考输入端,方便选择是单端或者差分参考输入;1 个片上压控振荡器(VCO) ,使得VCO 集成与芯片内部,既节约了成本又使得电路设计简单方便; 3 对高至116GHz 的LVPECL 时钟输出和2 对高至800 MHz 的LVDS时钟输出,LVDS 时钟输出可为200 MHz 的两通道CMOS 输出,拥有灵活的时钟设计选择特性;另外还有可调延迟线和14 个时钟驱动器等。

AD9516 可设置3 种工作模式, 包括外部VCO、外部CL K 以及内部VCO ,本系统设计采用内部VCO ;通过REN_SEL 的不同接法,将参考输入频率工作模式确定为单端输入;L F 与CP 管脚通过外部环形滤波为VCO 提供反馈电压; LD 与STA TUS 管脚用来查询芯片是否锁定。

AD9516 的输出管脚选择是用户自己定义的,从结构图可知OU T0 和OU T1 、OU T2 和OU T3 、OU T4 和OU T5 这三对可以直接输出LVPECL 电平,且每对输出时钟是一样的。由于

AD80141 和DAC5687 均可直接使用LVPECL 电平信号,考虑布局需要选择OUT0 与OUT0B、OUT1 与OUT1B、OUT 与OUT2B 三组,分别向ADC、DAC 提供两路125 MHz 与一路500 MHz 的LVPECL 电平采样时钟。而FPGA 工作所需要的时钟频率由ADC 与DAC 芯片采样时产生的随入时钟提供,以达到FPGA与ADC 与DAC 之间数据传输与处理同步。

考虑到时钟线传输距离以及AD80141 和DAC5687 均能直接使用差分信号,布线时决定采用差分走线。为了尽可能避免系统中衰减器高动态增益控制线之间的串扰,PCB 板定为8 层板结构。根据所选的板层结构,布线时经信号完整性仿真[2 ] 尽量优化信号质量,且采用100Ω 差分走线,两端进行100Ω 电阻匹配,差分时钟线走线时尽可能短且不打过孔,走PCB 表层,并加隔离带。

2.2 AD9516 与MCU通信方式

AD9516 的寄存器数据配置是由单片机通过SPI 接口完成的,而MCU 模块是整个系统进行协调控制的中枢,它控制PCB 上各个芯片的数据配置及工作。由于系统芯片控制管脚很多, 单片机L PC2103 的全部32 个P 口直接与所有芯片连线控制,管脚不足,故此系统中AD9516 不能与单片机直接通信。对此采用FPGA 普通I/ O 口的对单片机进行管脚扩展,将单片机中配置各个芯片的引脚进行复用,即将FPGA 作为中介桥梁。

实现方法为:将单片机上两个普通I/ O 口(X0 、X1) 外加一组普通I/ O 口(W0 至W5) 连接到FP2GA 普通I/ O 口上,单片机编程时设定X0 、X1 脚用作选通开关功能,W0 至W5 脚用作数据读写等功能,而AD80141 (上下路) 、DAC5687 、AD9516 等芯片所需的数据脚及控制脚均连接到FPGA 普通I/ O口上。这样FPGA 内部就能用一组状态机程序通过X0 = 0 或1 、X1 = 0 或1 的四种不同组合分别将W0 至W5 这一组引脚分别选通连接至各个芯片,对他们进行数据读写及各种控制,实现有限引脚最多应用。这样通过MCU 设置X0 = 1 、X1 = 1 的组合可实现单片机通过FPGA 与AD9516 进行数据通信。具体示意图:

图3 单片机整体配置方式

2.3 AD9516 内部主要寄存器配置AD9516 的加载模式为串口同步加载,串行控制端允许对AD9516 所有寄存器的配置进行读/ 写,AD9516 串行控制可以配置为单一的双I/ O 引脚(SDIO) 或两个单向引脚( SDIO/ SDO) 模式,默认模式下,AD9516 为双端模式。本系统选择双端配置模式,串行接口为简单的SPI 接口,所用到的控制线为:数据读写线SDIO、加载时钟线SCL K、串行接口片选线CSB ,具体配置时序可见相关芯片资料。

AD9516 时钟输出涉及到的分频寄存器有: 用于PLL 产生稳定VCO 的R ,A 和B 寄存器、时钟输出分频寄存器、每对输出端口分频寄存器。PLL 的R、A 和B 这3 个寄存器需相互配合设置,VCO 才能工作在所需的频率范围内,否则将导致不能锁存锁相模块。其关系见式(1) : 其中P 为比例因子可选2 、4 、6 、8 、16 或32 ,这里选择16 较为合适。

时钟输出分频器可以设置为2 至6 中的任意整数,输出端口的每个分频器可选用1 至32 中的任意整数作为分频参数。设计时可以利用AD 公司官网上下载的辅助开发工具“AD9516_17_18 EvaluationSof tware”进行R、A、B 和各分频器的设置选择。

各除数值设计如下:由于外部参考晶振提供的参考频率f REF 为10 MHz ,故R 选1 满足要求;根据式(1) 以及需要输出125 MHz 和500 MHz 频率,A 选6 ,B 选9 ,使得VCO 工作于115GHz ;外加VCO 分频器设为3 ,输出端口寄存器DIVIDER0 取4 ,DI2VIDER1 取1 。将上述数据转化为十六进制数通过单片机写入AD9516 对应寄存器,即可最终得到OU T0 与OU T1 输出125 MHz , OU T2 输出500 MHz 的时钟频率。

3 时钟的性能测试

3.1 时钟抖动与相位噪声计算方法简介

此系统中前端最重要的是ADC 的采样,其性能对信号的后续处理有着重要的影响。除了本身的量化噪声及热噪声等噪声外,最主要的就是时钟的抖动对其采样产生的噪声了。

一般时钟抖动对信噪比( SNR) 的影响可用式(2) 来确定:

其中f 为模拟输入频率, t 为时钟抖动率。可以看出在确定模拟输入频率的情况下,时钟抖动值对SNR 有着决定性的影响。而时钟总的周期抖动是各种抖动平方和的平方根函数,见式(3) :

其中: tfloor 为热噪声引起的抖动, 为主要值, tphase 与Σtspurious 分别为相位噪声引起的抖动和杂散成分引起的抖动和, 在一般情况下后两项相对tfloor 来说较小可忽略。故tfloor简化为计算式(4) :

其中为f 0 载波频率, L 是在一定频率偏移处的相位噪声。

3.2 时钟测试结果

该方案PCB 板绘制制作出来后,经过程序将各芯片的配置数据由单片机通过FPGA 写进各自寄存器,并对电路板时钟部分以及其他各部分进行了仔细的调试,最终得到时钟频率的相噪和抖动测试数据。

相位噪声即短期频率稳定度,一般是指在系统内各种噪声作用下引起的输出信号相位的随机起伏,他对电路系统有很大的影响,是衡量频率合成器信号纯度的主要依据,这里使用直接频谱分析法对时钟相噪进行测量。测量时通常被指定为偏离载波的某个频率处的 1 Hz 带宽之内噪声功率与载波功率之比。表1 是两个125 MHz 与500 MHz 时钟频率在载波不同偏离处的相位噪声测试结果:

表1 时钟相位噪声测试结果单位:dBc/ Hz

各时钟测试结果通过与Aglient 信号发生器直接产生的频率相比,性能较好。运用其中一组数据500 MHz 在频偏1 MHz 处的单位相位噪声-144dBc/ Hz 作为估计输出信号的热噪声基底,通过式(4) 计算输出信号抖动为:

这个信号抖动值,对照11bit 的模数转换芯片AD80141 的信噪比、输入频率及时钟抖动关系图(图4) ,可见其SNR 在65dB 左右,完全符合项目要求。

图4 SNR、输入频率及时钟抖动关系图

3.3 总体测试结果

采用此时钟方案,系统整体性能也较为理想,调试中将各中心频率为162 MHz 的大小信号输入测试,结果均符合要求。例如:中心频率为162 MHz ,正负频偏各为0164 MHz 的双音信号信号经过此系统处理后,最终信噪比能达到65dB ,符合项目指标需要。双音信号测试结果: 图5 双音信号测试结果

4 结束语

数字中频技术在现代通信系统中应用前景广泛,本文介绍的这种基于AD9516 的数字中频系统采样时钟合成方案,具有性能优异、应用灵活、电路简单、成本低等优势,测试结果表明具有良好的性能,在通信、电子、医疗等需要时钟的领域有广泛应用价值。另外系统中AD80141 芯片由于前端匹配不当会产生信号反射效应,进而影响输入信号质量,故对它的前端线圈匹配是个需要注意的地方,做好该匹配对SNR 还将有进一步提高。

数字时钟课程设计方案设计方案

课程设计题目名称：数字时钟 专业名称：电气工程及其自动化班级： ******** 学号： *******8 学生姓名： ******* 任课教师： *******

《电子技术课程设计》任务书

2．对课程设计成果的要求〔包括图表（或实物）等硬件要求〕：设计电路，安装调试或仿真，分析实验结果，并写出设计说明书,语言流畅简洁，文字不得少于3500字。要求图纸布局合理，符合工程要求，使用Protel软件绘出原理图（SCH）和印制电路板(PCB),器件的选择要有计算依据。 3．主要参考文献：⑴《电子技术课程设计指导》彭介华编，高等教育出版社，1997年10月 ⑵《数字电子技术》康华光编著高等教育出版社， 2001年 要求按国标GB 7714—87《文后参考文献著录规则》书写。 4．课程设计工作进度计划： 序号起迄日期工作内容 初步设想和资料查询，原理图的绘画 1 2015.11.18-2015.12.21 仿真调试，元件参数测定，实物的拼接与测试 2 2015.12.21-2016.1.8 叙写设计报告，总结本次设计，论文提交 3 2016.1.8-2016.1.18 主指导教师日期：年月日

摘要 数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。并且数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。报告围绕此次数字钟的设计进行介绍、总结，包含了设计的步骤，前期的准备，装配的过程。在实装时，采用了74LS90进行计数，用CD4060产生秒脉冲，CD4511进行数码管转换显示，还要考虑电路的校时、校分，每块芯片各设计为几进制等等，最后实现了数字钟设计所要求的各项功能：时钟显示功能；快速校准时间的功能。 关键字：数字时钟校时CD4511

简易数字钟设计(已仿真)

简易数字钟设计 摘 要 本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计， 最后将设计好的模块组合调试，并最终在EWB 下仿真通过。 关键词 数字钟，EWB ，74LS160，总线，三态门，子电路 一、引言：所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。 设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。 二、任务分析：能按时钟功能进行小时、分钟、秒计时，并显示时间及调整时间，能整点报时，定点报时，使用4个数码管，能切换显示。 总体设计 本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案。 方案一、采用异步电路，数据选择器 将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下： 该方案的优点是模块内部简单，基本不需要额外的电路，但缺点也很明显，该方案结构不清晰，模块间关系混乱，模块外还需使用较多门电路，不利于功能扩充，且使用了异步电路，计数在59的时候，高一级马上进位，故本次设计不采用此方案。 方案二、采用同步电路，总线结构 时钟信号分别加到各个模块，各个模块功能相对独立，框图如下： 显示 切换 秒钟 分钟 小时 控制 1Hz 脉冲信号 闹钟

数字钟设计(带仿真和连接图)

- 数字电子技术课程设计报告 题目：数字钟的设计与制作 ： 专业：电气本一班 学号：姓名： 指导教师： 时间： - —

一、设计内容 数字钟设计 … 技术指标： （1）时间以24小时为周期； （2能够显示时,分,秒; （3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; (4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; (5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. ~ 二、设计时间： 第十五、十六周 三、设计要求： （1）画出设计的电路原理图； $ (2) 选择好元器件及给出参数，在原理图中反应出来； （3）并用仿真软件进行模拟电路工作情况； （4）编写课程报告。

！ 摘要 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。 译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 } 为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词数字钟振荡计数校正报时

《数字逻辑》数字时钟课程设计报告资料

《数字逻辑》课程设计报告 题目数字时钟 学院（部）信息工程学院 专业计算机科学与技术 班级计算机一班 学生姓名 学号20132402 6 月29 日至 7 月 3 日共1 周 指导教师（签字）

题目 一．摘要： 钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。诸如定时自动报有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。所现实的意义。本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。 二．关键词： 校时计时报时分频石英晶体振荡器 三．技术要求： 1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能； 2、有计时功能，时钟不会在计时的时候停下。计时范围是0~99秒； 3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟； 4、要在七段显示器（共阴极6片）显示时间； 5、电子钟要准确正常地工作。 四、方案论证与选择： 钟表的是长期使用的器件，误差容易积累由此增大。所以要求分频器产生的秒脉冲要极其准确。而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。石英晶体

电子时钟课程设计_数电课程设计数字电子时钟的实现

电子时钟课程设计_数电课程设计数字电子 时钟的实现 课程设计报告设计题目：数字电子时钟的设计与实现班级： 学号： 姓名： 指导教师： 设计时间： 摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。

本次所要设计的数字电子表可以满足使用者的一些特殊要求，输 出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集 成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、 性能稳定、维护方便等优点。 关键词：数字钟，组合逻辑电路，时序电路，集成电路目 录摘要 (1) 第1章概述 (3) 第2章课程设计任务及要求 (4) 2.1设计任务 (4) 2.2设计要求 (4) 第3章系统设计 (6) 3.1方案论证 (6) 3.2系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1 单元电路工作原理 (8) 3.3.2 元件参数选择···································14 第 4章软件仿真 (15) 4.1仿真电路图 (15) 4.2仿真过程 (16)

高仿真数码管电子钟课程设计报告

高仿真数码管电子钟 目录 高仿真数码管电子钟 (2) 摘要 (2) 1 引言 (3) 1.1 本系统研究的背景和意义 (3) 1.2 本系统主要研究内容 (3) 2 系统总体设计 (4) 2.1 系统设计方案与论证 (4) 2.11 FPGA设计方案 (4) 2.12 NE555时基电路设计方案 (4) 2.13单片机设计方案 (5) 2.14最终设计方案 (5) 2.2 系统总体结构图 (5) 3 系统硬件设计 (7) 3.1 芯片介绍 (7) 3.11 8051单片机简单介绍 (7) 3.12 74LS138 3-8译码器介绍 (9) 3.2 系统硬件原理图 (11) 3.3复位模块 (11) 3.4按键模块 (12) 3.5显示驱动模块 (13) 4 系统软件设计 (13) 4.1 系统软件总体设计 (13) 4.2 中断子程序 (14) 4.3按键扫描子程序 (15) 5 系统调试 (16) 5.1 硬件调试 (16) 5.2 软件调试 (16) 6 结论 (16) 参考文献 (17) 附录 (18)

高仿真数码管电子钟 摘要 电子时钟主要是利用电子技术将时钟电子化、数字化，拥有时钟精确、体积小、界面友好、可拓展性能强等特点，被广泛应用于生活和工作当中。 本文主要为实现一款可正常显示时间、带有h AM/ 24制调整、带有PM h12 / 显示以及时间校准功能的一款基于单片机仿真的多功能电子钟。 本文对当前的电子钟开发手段进行了比较与分析，最终确定了采用单片机技术实现高仿真电子钟的设计。本设计采用51 AT芯片作为核心，采用外部时钟 89C 脉冲定时，用oteus Pr软件自带的电子钟组件实现高度仿真的显示效果。软件部分主要采用简单且流通性强的C51语言编写实现。这种高度仿真的电子钟具有电路简单，读取方便、显示直观、功能多样、时间精度较高、操作简单、编程容易成本低廉等诸多优点。 本次设计主要是用oteus Pr电路软件实现了高仿真数码管电子钟的仿真。稍加改装，增加部分功能所生产出的实际产品即可应用于一般的生活和工作中，从而给人们的生活和生产带来便利，符合电子仪器仪表的发展趋势，具有广阔的市场前景。 关键词：电子钟、单片机、51 AT、C51 89C

数字时钟的设计与仿真

湖北民族学院 课程设计报告 数字时钟设计与仿真 课程：电子线路课程设计 专业：电子信息科学与技术 班级： 0312409 学号： 031240910 学生姓名：谢加龙 指导教师：易金桥 2014年 06月 21日

信息工程学院课程设计任务书 2014-06-21

摘要 基于单片机AT89c51设计而成的简易数字电子时钟，其主要功能皆由对单片机编程即由软件完成，外围硬件电路只包括报时电路、键盘输入电路和显示电路三个模块。具有外围硬件电路简单、运行功能可靠的优点。 关键词：单片机时钟键盘输入显示

目录 1、系统设计要求 (1) 1.1 基本功能 (1) 1.2扩展功能 (1) 2、硬件设计 (2) 2.1系统设计方案选择 (2) 2.2系统原理框图 (2) 2.3各单元的功能描述 (2) 2.4电路连接图 (2) 2.5元器件清单列表 (2) 2.6所用芯片的管脚图 (2) 3、软件设计 (3) 3.1主程序的流程图 (3) 3.2键盘扫描程序流程图 (3) 3.3发声程序流程图 (3) 3.4总程序 (3) 4、调试 (4) 4.1仿真调试 (4) 4.2硬件调试 (4) 5、总结 (5) 参考文献 (6)

1、系统设计要求 1.1 基本功能 （1）、要求准确显示“时”、“分”、“秒”，24 小时制； （2）、具有整点报时功能，在每小时59 分51 秒、53 秒、55 秒、57 秒发出低音，59秒整发出高音； （3）、系统工作符合一般时钟要求。 1.2扩展功能： （1）、具有校时功能，用户可修改“时”、“分”，且互不影响； （2）、可切换12 小时制和24 小时制。

数字电子时钟课程设计

数字电子技术基础课程设计报告 班级：姓名: 学号： 一、设计目的 1掌握专业基础知识的综合能力。 2完成设计电路的原理设计、故障排除。 3逐步建立电子系统的研发、设计能力，为毕业设计打好基础。 4让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。 5进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。 6培养书写综合实验报告的能力。 二、设计仪器 1 LM555CH 2 74LS161N 74LS160N 74LS290 3 74LS00 74LS08 4 电源电阻电容二极管接地等 三数字电子钟的基本功能及用途 现在数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性

能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。 多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。 四设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数

数字电子钟设计说明..

数字电子钟课程设计 一、设计任务与要求 (1)设计一个能显示时、分、秒的数字电子钟，显示时间从00: 00: 00到23: 59: 59; (2)设计的电路包括产生时钟信号，时、分、秒的计时电路和显示电路(3)电 路能实现校正 (5)整点报时 二、单元电路设计与参数计算 1. 振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有 了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 2. 分频器 由于振荡器产生的频率很高，要得到秒脉冲需要分频，本实验采用一片74LS90 和两片74LS160实现，得到需要的秒脉冲信号。

3. 计数器 秒脉冲信号经过计数器，分别得到“秒”个位、十位、“分”个位、十位以及 “时”个位、十位的计时。“秒” “分”计数器为六十进制，小时为二十四进制。 （1）六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完 成一分钟之内秒数目的累加，并达到 60秒时产生一个进位信号。本作品选用一 片74LS161和一片74LS160采取同步置数的方式组成六十进制的计数器。 （2）二十四进制计数 “24翻1”小时计数器按照“ 00— 01—02,, 22—23— 00—01”规律计数。与生 活中计数规律相同。二十四进制计数同样选用74LS161和74LS160计数芯片。但 清零方式采用的是异步清零方式。 MMgM 加 EHagij Z 1 进位信号 脉冲

电子时钟课程设计55026

. 单片机课程设计题目：电子时钟 班级： 姓名： 学号： 指导教师： 设计时间：

.

摘要 针对数字时钟的问题，利用8051单片机，proteus软件，vw(伟福)等软件，运用单片机中定时计数器T0,中断系统以及按键的控制实现了电子时钟的设计。设计的电子时钟通过数码管显示，并能通过按键的设计实现小时与分钟的调整。时间的启动与暂停等等。 关键字：数字时钟；单片机；定时计数器 .

1 引言 时钟，自他发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术不断的发展，人们对时间计量的进度要求越来越高，应用越来越广。怎样让时钟更好地为人类服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。 现金，高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都使用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示器，减小了计时误差，这种表具有时、分、秒显示的功能，还可以进行时、分的校对，片选的灵活性好。 时钟电路在计算机系统中起着非常重要的作用，是保证系统正常工作的基础。在一个单片机应用系统中，时钟有两方面的含义：一是指为保障系统正常工作的基准震荡定时信号，主要由晶振和外围电路组成，晶振频率的大小决定了单片机系统工作的快慢；二是指系统的标准定时时钟，及定时时间，它通常有两种方法实现：一是软件实现，即用单片机内部的可编程定时/计数器来实现，但误差很大，主要用在对时间精度要起不高的场合；二是用专门的时钟芯片实现，在对时间精度要求很高的情况下，通常采用这种方法。本文主要介绍用单片机内部的定时计数器来实现电子时钟的方法，以单片机为核心，辅以必要电路，构成了一个单片机电子时钟。 单片机应用系统由硬件系统和软件系统两部分组成。硬件系统是指单片机以及扩展的存储器、I\O接口、外围扩展的功能芯片以及接口电路。软件系统包括监控程序和各种应用程序。 在单片机应用系统中，单片机是整个系统的核心，对整个系统的信息输入、处理、信息输出进行控制。与单片机配套的有相应的复位电路、时钟电路以及扩展的存储器和I\O接口，使单片机应用系统能够运行。 在一个单片机应用系统中，往往都会输入信息和显示信息，这就涉及键盘和显示器。在单片机应用系统中，一般都根据系统的要求配置相应的键盘和显示器。配置键盘和显示器一般都没有统一的规定，有的系统功能复杂，需输入的信息和显示的信息量大，配置的键盘和显示器功能相对强大，而有些系统输入/输出的信息少，这时可能用几个按键和几个LED指示灯就可以进行处理了。在单片机应用系统在中配置的键盘可以是独立键盘，也可能是矩阵键盘。显示器可以是LED指示灯，也可以是LED数码管，也可 .

数字电路课程设计--数字时钟

数字电路课程设计--数字时钟

《数字时钟》技术报告 概要 数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。 此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 （2）系统框图。

译码器译码器译码器 时计数分计数秒计 校时电路 振荡器分频器 系统方框图 （3）系统组成。 1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。 3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD锁存译码器4511，接受74LS90来的信

数字时钟的Multisim设计与仿真

数字时钟的M u l t i s i m 设计与仿真 Company number：【WTUT-WT88Y-W8BBGB-BWYTT-19998】

数字电子技术课程设计 学院：信息工程学院 班级：电气二班 姓名：刘君宇张迪王应博 学号：

数字时钟的Multisim设计和仿真 一、设计和仿真要求 学习综合数字电子电路的设计、实现 基础调研 应用设计、逻辑设计、电路设计 用Multisim 软件验证电路设计 分析电路功能是否符合预期，进行必要的调试修改 撰写Project 报告，提交Multisim 二、总体设计和电路框图 24 分、校时部分。主要由矩形波产生器、秒计数器、分计数器、时计数器、LED 图1. 数字钟电路框图 七段显示数码管、时间校准电路，闹钟电路构成。 五、结论 由脉冲发生器、秒计数器、分计数器、时计数器、LED显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电路图及思路是正确的，可以实现所要求的基本功能：计时、显示精确到秒、时分秒校时。 下页附设计感想和分工 整点报时设计体会

刘君宇分工：完成电路设计，整点报时，闹钟，扩展功能） 通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。在仿真过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。首先，连接电路图过程中，数码管不能显示，后经图形放大后才发现是电路断路了。其次，布局的时候因元件比较多，整体布局比较困难，因子电路不如原电路直观，最后在不断努力下，终于不用子电路布好整个电路。 调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。在整个设计中，计数器的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和24进制的计数器。 同时，在最后仿真时，预置的频率一开始用的是1hz，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。

基于Multisim的数字时钟设计

东北大学 课程设计报告 课程设计名称:数字电子技术课程设计 专题题目： 指导教师： 学生姓名：学号： 专业：计算机科学与技术班级： 设计日期: 2017 年7 月 3 日~ 2017 年7 月7日

目录 摘要 (3) Abstract (3) 第1章概述 (4) 1.1设计思路 (4) 1.2主要内容 (4) 第2章课程设计任务及要求 (5) 2.1 设计任务 (5) 2.2 设计要求 (5) 第3章系统设计 (6) 3.1 方案论证 (6) 3.2 系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1数字时钟秒脉冲信号的设计 (8) 3.3.2器件分析 (8) 3.3.3 计数器设计 (9) 3.3.4 计时电路设计 (11) 3.3.5 数字时钟电路设计 (12) 3.3.6 校时电路 (12) 3.3.7 整点报时 (13) 3.3.8 闹钟电路 (14) 第4章仿真调试 (16) 4.1时钟显示 (17) 4.1.1 时钟显示完整的00:00:00 (17) 4.1.2 时钟完整显示01:00:00 (17) 4.1.3 时钟完整显示23:59:59 (18) 4.1.4 仿真开关校准“秒”电路 (18) 4.1.5 仿真开关校准“分”电路 (19) 4.1.6 仿真开关校准“时”电路 (19) 4.2 整点报时 (20) 4.2.1 07:59:50—07:59:59报时 (20) 4.3 闹钟电路 (21) 4.3.1 7:59:00闹钟设定 (21) 第5章结论 (22) 第6章利用Multisim14.0仿真软件设计体会 (23) 参考文献 (23) 第7章收获、体会和建议 (24)

(完整版)数字电路课程设计--数字时钟

《数字时钟》技术报告 概要 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图

系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。

5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。 二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。 图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。

数字时钟的multisim设计与仿真.doc

电子电路Multisim设计和仿真 学院： 专业和班级： 姓名： 学号：

数字时钟的Multisim设计和仿真 一、设计和仿真要求 学习综合数字电子电路的设计、实现和调试 1.设计一个24或12小时制的数字时钟。 2. 要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。 3.发挥：增加闹钟功能。 二、总体设计和电路框图 1. 设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 2. 电路框图 图1. 数字钟电路框图 三、子模块具体设计 1. 由555定时器构成的1Hz秒时钟信号发生器。 由下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。

2. 分、秒计时电路及显示部分 在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D 的反馈置数法来实现十进制功能和六进制功能，根据74LS160D 的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR 端便可置0，这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。 显示部分用的是七段数码管和两片译码器74LS48D 。 3. 时计时电路及显示部分 由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法，u1输出端为0011（十进制为3）与u2输出端0010（十进制为2）经过与非门接两片的置数端。 显示部分用的是七段数码管和两片译码器74LS48D 。 图2. 时钟信号发生电路 图3. 分秒计时电路

数字时钟课程设计报告

《电子线路课程设计报告》 系另 1」： 机电与自动化学院 专业班级：电气及自动化技术1001 学生姓名：陈星涯 指导教师：梁宗善 i=r （课程设计时 间： 2012年1月3日——2012年1月13日） 华中科技大学武昌分校 1.课程设计目的................................................. 3页 2.课程设计题目描述和要求....................................... 3页 2.1课程设计题目............................................. 3页

2.2课程设计要求............................................. 3页 3. ......................................................................................................... 比较和选定设计的系统方案.................................................... 4页 3.1数字钟的构成............................................. 4页 4.单元电路设计及工作原理....................................... 5页 4.1时基电路................................................. 5页 a. 多谐振荡器的工作原理................................... 5页 4.2计数器................................................... 7页 a.中规模计数器组件介绍.................................. 7页 b.60 进制计数器 .......................................... 8页 C.12 翻1计数器........................................... 9页 4.3译码器................................................... 10页 4.4显示器................................................... 10页 4.5校时电路................................................. 11页 4.6定时控制电路............................................. 12页 4.7仿广播电台正点报时电路................................... 13页 5.调试过程及分析............................................... 14页 5.1显示器故障排查........................................... 14页 5.2计数器调试及分析......................................... 15页 5.3校时电路的调试........................................... 16页 5.4增加抗干扰电路........................................... 16页 5.5闹时电路的调试........................................... 17页 5.6仿广播电台整点报时电路调试............................... 17页 6.课程设计总结................................................. 17页 7.参考文献..................................................... 19页 8.附件一：电子时钟主体电路电路图............................... 20页 9.附件二：扩展电路电路图....................................... 21页 10.附件三：系统所需元器件清单 ................................ 22页 11.课程设计成绩.............................................. 23页 一、设计任务与目的 数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的

数字时钟的Multisim设计与仿真

电子电路 设计和仿真 Multisim 学院： 专业和班级： 姓名：学号： 数字时钟的Multisim 设计和仿真 一、设计和仿真要求 学习综合数字电子电路的设计、实现和调试 1.设计一个24或12小时制的数字时钟。 2.要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。 3.发挥：增加闹钟功能。 二、总体设计和电路框图 1.设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。2.电路框图

二、子模块具体设计 1.由555定时器构成的1Hz 秒时钟信号发生器。 由下面的电路图产生1Hz 的脉冲信号作为总电路的初输入时钟脉冲 图2.时钟信号发生电路 2. 分、秒计时电路及显示部分 -VC K ? OTT - ? THR ? T￡L1 - O0&I H L : ? r GND ，,, 48kQ R2 48kQ —10uF 士伯 DtiF ....... ■ ■ j - ■ ■ >100Q

在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D 的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的 结构把输出端的0110 （十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法显示部分用的是七段数码管和两片译码器74LS48D 。 图3.分秒计时电路 3.时计时电路及显示部分 由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法， u1输出端为0011 （十进制为3）与u2输出端0010 （十进制为2）经过与非门接两片的置数端。 显示部分用的是七段数码管和两片译码器74LS48D 。

数字时钟课程设计

1 绪论 1.1 课题背景及目的 在日常生活和工作中，我们常常用到定时控制，如扩印过程中的曝光定时等。早期常用的一些时间控制单元都使用模拟电路设计制作的，其定时准确性和重复精度都不是很理想，现在基本上都是基于数字技术的新一代产品，随着数字集成电路性能价格比的不断提高，新一代产品的应用也越来越广泛，大可构成复杂的工业过程控制系统，完成复杂的控制功能。小则可以用于家电控制，甚至可以用于儿童电子玩具。它功能强大，体积小，质量轻，灵活好用，配以适当的接口芯片，可以构造各种各样、功能各异的微电子产品。 随着电子技术的飞速发展，家用电器和办公电子设备逐渐增多，不同的设备都有自己的控制器，使用起来很不方便。根据这种实际情况，设计了一个单片机多功能定时系统，它可以避免多种控制器的混淆，利用一个控制器对多路电器进行控制，同时又可以进行时钟校准和定点打铃。它可以执行不同的时间表（考试时间和日常作息时间）的打铃，可以任意设置时间。这种具有人们所需要的智能化特性的产品减轻了人的劳动，扩大了数字化的范围，为家庭数字化提供了可能。 1.2数字时钟的应用 数字电子钟具有走时准确，一钟多用等特点，在生活中已经得到广泛的应用。虽然现在市场上已有现成的电子钟集成电路芯片出售，价格便宜、使用也方便，但是人们对电子产品的应用要求越来越高，数字钟不但可以显示当前的时间，而且可以显示日期、农历、以及星期等，给人们的生活带来了方便。另外数字钟还具备秒表和闹钟的功能，且闹钟铃声可自选，使一款电子钟具备了多媒体的色彩。 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展

multisim数字钟的设计与仿真

吉首大学 数字时钟的设计与仿真

目录 1.设计要求 2.总电路图及工作原理 3.电路组成介绍 3.1脉冲形成电路 3.2分频电路 3.3 60进制计数器及显示电路3.４ 12进制计数器及显示电路3．5 时间设置电路 4. 电路的测试 5.分析与评价 附录：元器件清单

1.设计要求 本次设计任务是要求用Multisｉm12．0软件设计一个数字时钟电路，即用数字显示出时间结果。设计要求如下: (a)以数字形式显示时、分、秒。 （b）小时计时采用１2进制的计时方式,分、秒采用60进制的计时方式。 (ｃ)要求能够对时钟进行时间设置。 ２. 总电路图及工作原理 数字时钟的总电路图如下所示: 数字时钟工作原理：数字时钟电路由５55振荡发生器、分频器、两个60进制分秒计数器、一个１2进制小时计数器以及6个数字显示器组成。电路工作时由555振荡器产生频率为100０ＨZ的脉冲，经由三个74LS90Ｄ构成的千分频的分频器得到频率为1ＨＺ的脉冲,脉冲输入计数电路(分秒由60进制计数电路计数，小时由１2进制计数电路计数），然后将相应数字显示到数字显示器上即所要显示的时间。另外,时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。

电路的设计流程图如下所示 3．电路组成介绍 3.1 脉冲形成电路 脉冲形成电路为５5５计时器组成的振荡电路。考虑到时钟对精度要求较高,故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。555振荡器的参数确定:T＝0.7（R1+R2)C＝1mｓ,ｆ=１/t＝1KHZ,故可令R1=1kΩ，Ｒ２=1０ＫΩ，C=0．1uＦ。(以上设置在实际仿真的时候速度过慢,故在实际仿真中): 脉冲形成电路如下所示

数字电子时钟课程设计

课程设计(论文) 题目名称数字电子时钟 课程名称电子技术课程设计 学生姓名 学号1241202037 系、专业电气工程系自动化 指导教师李海娜 2014年5月16日

邵阳学院课程设计（论文）任务书 注：1．此表由指导教师填写，经系、教研室审批，指导教师、学生签字后生效； 2．此表1式3份，学生、指导教师、教研室各1份。

指导教师（签字）：学生（签字）：

邵阳学院课程设计（论文）评阅表 学生姓名魏岭学号1241202037 系电气工程系专业班级自动化 题目名称数字电子时钟课程名称电子技术课程设计一、学生自我总结 二、指导教师评定 注：1、本表是学生课程设计（论文）成绩评定的依据，装订在设计说明书（或论文）的“任务书”页后面； 2、表中的“评分项目”及“权重”根据各系的考核细则和评分标准确定。

数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS190(10进制计数器)、4511(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示，构成简单数字时钟 关键词: 数字时钟、计数器、555芯片、分频器

1引言 (1) 2. 系统设计 (2) 2.1 设计要求 (2) 2.2总体设计方案 (2) 3单元电路设计 (5) 3.1多谐振荡器电路.......................................................................... . (5) 3.2分频器电路 (5) 3.3整点报时电路 (5) 3.4.计数器电路 (6) 3.5译码驱动电路 (8) 3.6显示电路 (8) 3.7校时电源电路.............................................................................. .. (9) 4数字电子钟整体电路图 (10) 4.1由Proteus生成的电路图............................................................ .. (11) 4.2由proteus生成的整体仿真图.................................................... . (12) 5心得与体会 (12) 参考文献 (13) 附录一元器件明细表 (14)