ic半导体测试基础(中文版)
本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。
一．测试目的
Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。
测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。
另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。
二．测试方法
Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。
基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。
既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。
串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open 引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。
当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。
图3-1.对地二极管的测试
测试下方连接到地的二极管，用PMU抽取大约-100uA的反向电流；设置电压下限为
-1.5V，低于-1.5V（如-3V）为开路；设置电压上限为-0.2V，高于-0.2V（如-0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚如VDD和VSS.
图3-2.对电源二极管的测试
测试上方连接到电源的二极管，用PMU驱动大约100uA的正向电流；设置电压上限为1.5V，高于1.5V（如3V）为开路；设置电压下限为0.2V，低于0.2V（如0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚如VDD和VSS.
电源类管脚结构和信号类管脚不一样，无法照搬上述测试方法。不过也可以测试其开路情形，如遵循已知的良品的测量值，直接去设置上下限。
第四章.DC参数测试（1）
摘要
本章节我们来说说DC参数测试，大致有以下内容，
?欧姆定律等基础知识
? DC测试的各种方法
?各种DC测试的实现
?各类测试方法的优缺点
基本术语
在大家看DC测试部分之前，有几个术语大家还是应该知道的，如下：Hot Switching 热切换，即我们常说的带电操作，在这里和relay（继电器）有关，指在有电流的情况下断开relay或闭合relay的瞬间就有电流流过（如：闭合前relay两端的电位不等）。热切换会减少relay的使用寿命，甚至直接损坏relay，好的程序应避免使用热切换。Latch-up 闩锁效应，由于在信号、电源或地等管脚上施加了错误的电压，在CMOS 器件内部引起了大电流，造成局部电路受损甚至烧毁，导致器件寿命缩短或潜在失效等灾难性的后果。
Binning
Binning（我很苦恼这玩意汉语怎么说——译者）是一个按照芯片测试结果进行自动分类的过程。在测试程序中，通常有两种Binning的方式——hard binning和soft binning. Hard
binning控制物理硬件实体（如机械手）将测试后的芯片放到实际的位置中去，这些位置
通常放着包装管或者托盘。Soft binning控制软件计数器记录良品的种类和不良品的类型，便于测试中确定芯片的失效类别。Hard binning的数目受到外部自动设备的制约，而Soft binning的数目原则上没有限制。下面是一个Binning的例子：
Bin# 类别
01 100MHz下良品
02 75MHz下良品
10 Open-Short测试不良品
11 整体IDD测试不良品
12 整体功能测试不良品
13 75MHz功能测试不良品
14 功能测试VIL/VIH不良品
15 DC测试VOL/VOH不良品
16 动态/静态IDD测试不良品
17 IIL/IIH漏电流测试不良品
从上面简单的例子中我们可以看到，Hard bin 0，Soft bin 01-02是良品，是我们常说
的GoodBin；而Hard bin 1,Soft bin 10-17是不良品，也就是我们常说的FailedBin。
测试程序必须通过硬件接口提供必要的Binning信息给handler，当handler接收到一
个器件的测试结果，它会去判读其Binning的信息，根据信息将器件放置到相应位置的托
盘或管带中。
第四章.DC参数测试（2）
Program Flow
测试程序流程中的各个测试项之间的关系对DC测试来说是重要的，很多DC测试要求前提条件，如器件的逻辑必须达到规定的逻辑状态要求，因此，在DC测试实施之前，通常功能测试需要被验证无误。如果器件的功能不正确，则后面的DC测试结果是没有意义的。图4-1的测试流程图图解了一个典型的测试流程，我们可以看到Gross Functional Test在DC Test之前实施了，这将保证所有的器件功能都已经完全实现，并且DC测试所有的前提条件都是满足要求的。
我们在制定测试程序中的测试流程时要考虑的因素不少，最重要的是测试流程对生产测试效率的影响。一个好的流程会将基本的测试放在前面，尽可能早的发现可能出现的失效，以提升测试效率，缩短测试时间。其它需要考虑的因素可能有：测试中的信息收集、良品等级区分等，确保你的测试流程满足所有的要求。
图4-1.测试流程
生产测试进行一段时间后，测试工程师应该去看看测试记录，决定是否需要对测试流程进行优化——出现不良品频率较高的测试项应该放到流程的前面去。
Test Summary
测试概要提供了表明测试结果的统计信息，它是为良率分析提供依据的，因此需要尽可能多地包含相关的信息，最少应该包含总测试量、总的良品数、总的不良品数以及相应的每个子分类的不良品数等。在生产测试进行的时候，经常地去看一下Test Summary可以实时地去监控测试状态。图4-2显示的是一个Summary的实例。
但是我们在规格书上看不到“输出电阻”字样，取而代之的是VOL和IOL这些信息。
注：很多情况下我们可以用电阻代替待测器件去验证整个测试相关环节的正确性，它能排除DUT以外的错误，如程序的错误或负载板的问题，是非常有效的调试手段。
图4-3.VOH测试
阻抗计算
VOH测试检验了器件当输出逻辑1时输出管脚输送电流的能力，另一种检验这种能力的途径则是测量逻辑1状态时输出端口的阻抗。如图4-4，施加在等效电路中电阻上的压降为E=4.75-2.4=2.35V，I=5.2mA，则R=E/I=452ohm，那么此输出端口的阻抗低于452ohm时，器件合格。在调试、分析过程中将管脚电路合理替换为等效电路可以帮助我们简化思路，是个不错的方法。
图4-4.等效电路
测试方法
与VOH/IOH一样，VOL/IOL测试也可以通过静态或动态方式实现，这里我们还是先说说静态方法。如图4-5，静态测试时，器件的所有输出管脚被预置到输出逻辑0状态，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着驱动（灌入）IOL电流，测量此时管脚上的电压值并与定义的VOL相比较，如果测量值高于VOL，则判不合格。对于单个PMU的测试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而PPPMU结构的测试机则可以一次完成。
注：1）使用VDDmin作为此测试最差情形；
2）IOL是灌入的电流，对测试机来说它是正电流；
3）测试时需要设置电压钳制。
图4-5.VOL测
试
阻抗计算
VOL测试检验了器件当输出逻辑0时输出管脚吸收电流的能力，另一种检验这种能力的途径则是测量逻辑0状态时输出端口的阻抗。如图4-6，施加在等效电路中电阻上的压降为E=VOL-VSS=0.4V，I=8mA，则R=E/I=50ohm，那么此输出端口的阻抗低于50ohm时，器件合格。
图4-6.等效电路
故障寻找
开始Trouble Shooting前，打开dataloger纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况：
1. VOL电压正常，测试通过；
2. 在正确输出逻辑0条件下，VOL电压测量值高于最大限定，测试不通过；
3. 在错误的输出条件下，如逻辑1，VOL电压测量值远高于最大限定，测试不通过。
这种情况下，datalog中将显示程序中设定的钳制电压值。
当故障（failure）发生时，我们需要观察datalog中的电压测量值以确定故障类型，是上述的第2种情况？还是第3种？
Datalog of:VOL/IOL
Serial/Static test using the PMU
Pin Force/rng Meas/rng Min Max Result
PIN1 12.0mA/20mA 130mV/8V 400mV PASS
PIN2 12.0mA/20mA 421mV/8V 400mV FAIL
PIN3 4.0mA/10mA 125mV/8V 400mV PASS
PIN4 4.0mA/10mA 90mV/8V 400mV PASS
PIN5 8.0mA/10mA 205mV/8V 400mV PASS
PIN6 8.0mA/10mA 5.52V/8V 400mV FAIL
如果只是测量值高于最大限定，则很可能是器件自身的缺陷，如上面datalog中pin2的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗稍大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工作就显得很重要了。
阻抗计算
静态电流测试实际上测量的也是器件VDD和GND之间的阻抗，当VDD电压定义在5.25V、IDD上限定义在22uA，根据欧姆定律我们能得到可接受的最小阻抗，如图4-11，最小的阻抗应该是238.636欧姆。
图4-11.等效电路
故障寻找
静态电流测试的故障寻找和Gross IDD大同小异，datalog中的测试结果也无非三种：
1. 电流在正常范围，测试通过；
2. 电流高于上限，测试不通过；
3. 电流低于下限，测试不通过。
Datalog of: Static IDD Current using the PMUPin Force/rng Meas/rng Min Max Result
VDD1 5.25V/10V 19.20uA/25uA -1uA +22uA PASS
同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket 上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard 再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。
在单颗DUT上重复测试时，静态电流测试的结果应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。
图4-11.等效电路
故障寻找
静态电流测试的故障寻找和Gross IDD大同小异，datalog中的测试结果也无非三种：
1. 电流在正常范围，测试通过；
2. 电流高于上限，测试不通过；
3. 电流低于下限，测试不通过。
Datalog of: Static IDD Current using the
PMUPin Force/rng Meas/rng Min Max Result
VDD1 5.25V/10V 19.20uA/25uA -1uA +22uA PASS
同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket 上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard 再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。
在单颗DUT上重复测试时，静态电流测试的结果应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。
第四章.DC参数测试（8）-IDDQ & Dynamic IDD
IDDQ
IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。IDDQ测试目的是测量逻辑状态验证时的静止（稳定不变）的电流，并与标准静态电流相比较以提升测试覆盖率。
IDDQ测试运行一组静态IDD测试的功能序列，在功能序列内部的各个独立的断点，进行6-12次独立的电流测量。测试序列的目标是，在每个断点验证验证总的IDD电流时，尽
阻抗计算
动态电流测试实际上测量的是器件全速运行时VDD和GND之间的阻抗，当VDD电压定义在5.25V、IDD上限定义在18mA，根据欧姆定律我们能得到可接受的最小阻抗，如图4-13，最小的阻抗应该是292欧姆。
图4-13.等效电路
故障寻找
动态电流测试的故障寻找和Gross IDD也是大同小异，datalog中的测试结果也无非三种：
1. 电流在正常范围，测试通过；
2. 电流高于上限，测试不通过；
3. 电流低于下限，测试不通过。
Datalog of: Dynamic IDD Current using the
DPSPin Force/rng Meas/rng Min Max ResultDPS1 5.25v/10v 12.4ma/25ma -1 ma +18ma PASS同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，和GrossIDD及静态IDD一样，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。
测试动态IDD时，PMU上的时间延迟应该被考虑到，这需要我们做一些试验性的工作以确定这些因素。在一些特殊情况中，甚至需要使用Relay在测量电流前将旁路电容断开以确保测量结果的精确。在单颗DUT上重复测试时，动态电流测试的结果也应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。
具有自动放电功能集成有
电源浪涌期间保护
支持用大容量
更简便的应用设计
图4-14.串行/静态测试（IIL）
与之类似，进行IIH测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver 施加VIL预处理为逻辑0状态；接着通过切换将PMU连接到待测的管脚，驱动高电平输入，测量其电流并与期间规格书中定义的IIH边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复知道所有的输入管脚均完成测试。与IIL不同之处在于，IIH测试要求电
压钳制，测试时要确认VDD、Vin及IIL/IIH limit等的设置正确。
图4-15.串行/静态测试（IIH）
在对某个管脚进行测试时，IIL测试和IIH 测试是交替而独立进行的，先驱动低电平测量电流，再驱动高电平测量电流，然后管脚在下一个管脚测试前恢复为最初的状态。
串行静态测试的优点在于，可以单独地每一个管脚上的电流；另外，因为被测的管脚与其它输入管脚接受的电平不一样，故管脚与管脚之间的漏电流路径都会显现。缺点也是有的，那就是测试时间的增加。
注意，对于一些类型的DUT，将所有输入设置为低或者高也许会引起一些问题，如将器件带入未知状态，这需要事先对待测器件的功能真值表进行确认。还要注意的是，其他双向IO管脚在进行IIL/IIH测试时可能会意外打开，如果这些引脚由测试机驱动，高的IDD 电流可能引起DUT内部供电电压低于输入测试电压，以便输入保护装置吸收多出的电流；如果DUT是CMOS工艺，就算这些双向IO管脚处于悬空状态，依然有高电流产生的可能。解决方法是，在这些管脚上加上输出负载，把它们固定成逻辑1或逻辑0电平，这样即使它们打开了，电流也被负载电路给限制了。阻抗计算
当管脚上施加的是VDD电平，IIL/IIH测试实际上测量的是此管脚到VSS的阻抗；相反，当管脚上施加的是VSS电平，IIL/IIH测试实际上测量的则是此管脚到VDD的阻抗。通过施加电压测量电流，我们可以根据欧姆定律计算出其输入阻抗。器件的规格书定义了输入管脚施加VDDmax电压下允许流入管脚的最大电流，从中我们可以得出器件必需具备的最小输入阻抗。如图4-16情况下，输入阻抗必须大于525Kohm测试才会通过。
图4-16.IIL/IIH阻抗计算
软件测试基础课程—慕课网
软件测试基础教程——慕课网 第一课时：软件测试概要 一、软件测试的定义 软件测试是使用人工或自动的手段来运行或测量软件系统的过程，以检验软件系统是否满足规定的要求，并找出与预期结果之间的差异。 二、软件测试的测试的对象 需求、概要设计、详细设计、运行环境、可运行程序、源代码。（软件测试≠程序测试） 三、软测的五大要素及两大目标 五大要素: 质量(最为核心)，人员(决定因素)，技术(实现手段)【测试技术，方法，测试工具】，资源【测试所需的硬件，网络环境，测试生命周期，测试时间】，流程(测试标准)【测试计划，测试执行，报告】目标：提升测试覆盖率及测试效率 四、软件测试所遵循的原则： 1.测试显示缺陷的存在，但不能证明系统不存在缺陷。 2.穷尽测试是不可能的，应设定及时终止的条件。 3.测试应该尽早进行。
4.缺陷具备群集特性。越是发现问题多的模块，就是我们重点关注的对象。 5.测试的杀虫剂悖论。在测试当中，我们采用同样的测试用例、同样的测试方法，多次、重复的来测试某一个模块，那最后我们就不能够再发现新的缺陷。所以我们的测试用例和测试方法应该不定期的评审和修改，并增加不同的测试方法或测试用例来测试软件或系统的不同部分，从而发现更多的缺陷。 6.测试的二八原则。就是我们应该把80%的时间或资源用在20%的重点模块上，重点测试这款软件中20%的重要模块，来达到我们测试的效率和资源配置最佳的比例。 7.测试活动依赖于测试背景。 第二课时：软件测试阶段、手段、模式 一、软件测试阶段 软件测试按测试阶段来分类：单元测试、集成测试、系统测试、验收测试。 （一）单元测试 是各个阶段测试的基础，是对软件中的最小可测试单元进行检查和验证。单元是人为规定的可测试的最小的模块。（java面向对象语言来说，最小可测试单元是每一个类） 单元测试是对代码进行测试 测试框架：junit针对JAVA nunit针对.net phpunit针对PHP CppUnit针对C++ 原则： 1.尽可能的保证各个测试用例是互相独立的。尽量避免使用依赖的方法。编写一个模拟的方法来取代使用外部依赖。 2.一般由代码的开发人员来实施，用以检验所开发的代码功能符合自己的设计要求。 益处： 1.能尽早发现缺陷。 2.有利于重构。 3.简化集成。 4.文档。简化文档作用 5.用于设计。 限制： 1.不可能覆盖所有的执行路径，所以不可能保证捕捉到所有路径的错误。 2.每一行代码，一般需要3~5行测试代码才能完成单元测试。所以存在投入和产出的一个平衡。 （二）集成测试（偏于技术角度验证）
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
半导体器件综合参数测试
研究生《电子技术综合实验》课程报告 题目：半导体器件综合参数测试 学号 姓名 专业 指导教师 院（系、所） 年月日
一、实验目的： （1）了解、熟悉半导体器件测试仪器，半导体器件的特性，并测得器件的特性参数。掌握半导体管特性图示仪的使用方法，掌握测量晶体管输入输出特性的测量方法。 （2）测量不同材料的霍尔元件在常温下的不同条件下（磁场、霍尔电流）下的霍尔电压，并根据实验结果全面分析、讨论。 二、实验内容： （1）测试3AX31B、3DG6D的放大、饱和、击穿等特性曲线，根据图示曲线计算晶体管的放大倍数； （2）测量霍尔元件不等位电势，测霍尔电压，在电磁铁励磁电流下测霍尔电压。 三、实验仪器： XJ4810图示仪、示波器、三极管、霍尔效应实验装置 四、实验原理： 1.三极管的主要参数： （1）直流放大系数h FE：h FE=（I C-I CEO）/I B≈I C/I B。其中I C为集电极电流，I B为基极电流。 基极开路时I C值，此值反映了三极管热稳定性。 （2）穿透电流I CEO ： （3）交流放大系数β：β=ΔI C/ΔI B （4）反向击穿电压BV CEO：基极开路时，C、E之间击穿电压。 2.图示仪的工作原理： 晶体管特性图示仪主要由阶梯波信号源、集电极扫描电压发生器、工作于X-Y方式的示波器、测试转换开关及一些附属电路组成。晶体管特性图示仪根据器件特性测量的工作原理，将上述单元组合，实现各种测试电路。阶梯波信号源产生阶梯电压或阶梯电流，为被测晶体管提
供偏置；集电极扫描电压发生器用以供给所需的集电极扫描电压，可根据不同的测试要求，改变扫描电压的极性和大小；示波器工作在X-Y状态，用于显示晶体管特性曲线；测试开关可根据不同晶体管不同特性曲线的测试要求改变测试电路。（原理如图1） 上图中，R B、E B构成基极偏置电路。当E B》V BE时，I B=（E B-V BE）/R B基本恒定。晶体管C-E之间加入锯齿波扫描电压，并引入小取样电阻RC，加到示波器上X轴Y轴电压分别为：V X=V CE=V CA+V AC=V CA-I C R C≈V CA V Y=-I C·R C∝-I C I B恒定时，示波器屏幕上可以看到一根。I C-V CE的特征曲线，即晶体管共发射极输出特性曲线。为了显示一组在不同I B的特征曲线簇I CI=φ应该在X轴锯齿波扫描电压每变化一个周期时，使I B也有一个相应的变化。应将E B改为能随X轴的锯齿波扫描电压变化的阶梯电压。每一个阶梯电压能为被测管的基极提供一定的基极电流，这样不同变化的电压V B1、V B2、V B3…就可以对应不同的基极注入电流I B1、I B2、I B3….只要能使没一个阶梯电压所维持的时间等于集电极回路的锯齿波扫描电压周期。如此，绘出I CO=φ（I BO，V CE）曲线与I C1=φ（I B1，V CE）曲线。 3.直流电流放大系数h FE与工作点I,V的关系 h FE是晶体三极管共发射极连接时的放大系数，h FE=I C/I B。以n-p-n晶体管为例，发射区的载流子（电子）流入基区。这些载流子形成电流I E，当流经基区时被基区空穴复合掉一部分，这复合电流形成IB，复合后剩下的电子流入集电区形成电流为IC，则I E=IB+IC。因IC>>IB 所以一般h FE=IC/IB都很大。
模拟电路习题
第一章 半导体器件基础 ⒈ 讨论题与思考题 ⑴ PN 结的伏安特性有何特点？ ⑵ 二极管是非线性元件,它的直流电阻和交流电阻有何区别？用万用表欧姆档测量的二极管电阻属于哪一种？为什么用万用表欧姆档的不同量程测出的二极管阻值也不同？ ⑶ 硅二极管和锗二极管的伏安特性有何异同？ ⑷ 在结构上，三极管是由两个背靠背的PN 结组成的，那么，三极管与两只对接的二极管有什么区别？ ⑸ 三极管是由两个背靠背的PN 结组成的，由很薄的基区联系在一起。那么，三极管的发射极和集电极是否可以调换使用？ ⑹ 场效应管的性能与双极型三极管比较有哪些特点？ ⒉ 作业题 题1.1 在硅本征半导体中掺入施主杂质，其浓度为3 17d cm 10 =N ，分别求出在250K 、300K 、350K 时电子和空穴的浓度。 题 1.2 若硅PN 结的317a cm 10 =N ，3 16d cm 10=N ，求T =300K 时PN 结的内建电位差。 题1.3 流过硅二极管的电流I D =1mA 时，二极管两端压降U D =0.7V ，求电流I D =0.1mA 和10mA 时，二极管两端压降U D 分别为多少？ 题1.4 电路如图题1.4中二极管是理想的，t U u ωsin m i ?=： ① 画出该电路的传输特性； ② 画出输出电压波形。 题图 1.4 题1.5 题图 1.5中二极管是理想的，分别求出题图1.5(a)、(b)中电压U 和电流I 的值。 (a) (b) 题图1.5 题1.6 在图题1.6所示电路中，取5-V软件测试入门教程
软件测试入门教程 软件测试（Software Testing），描述一种用来促进鉴定软件的正确性、完整性、安全性和质量的过程。换句话说，软件测试是一种实际输出与预期输出之间的审核或者比较过程。软件测试的经典定义是：在规定的条件下对程序进行操作，以发现程序错误，衡量软件质量，并对其是否能满足设计要求进行评估的过程。 软件测试是使用人工操作或者软件自动运行的方式来检验它是否满足规定的需求或弄清预期结果与实际结果之间的差别的过程。 它是帮助识别开发完成（中间或最终的版本）的计算机软件（整体或部分）的正确度(correctness) 、完全度(completeness)和质量(quality)的软件过程；是SQA(software quality assurance)的重要子域。 Glenford J.Myers曾对软件测试的目的提出过以下观点：
(1)测试是为了发现程序中的错误而执行程序的过程。 (2)好的测试方案是极可能发现迄今为止尚未发现的错误的测试方案。 (3)成功的测试是发现了至今为止尚未发现的错误的测试。 (4)测试并不仅仅是为了找出错误。通过分析错误产生的原因和错误的发生趋势，可以帮助项目管理者发现当前软件开发过程中的缺陷，以便及时改进。 (5)这种分析也能帮助测试人员设计出有针对性的测试方法，改善测试的效率和有效性。 (6)没有发现错误的测试也是有价值的，完整的测试是评定软件质量的一种方法。 (7)另外，根据测试目的的不同，还有回归测试、压力测试、性能测试等，分别为了检验修改或优化过程是否引发新的问题、软件所能达到处理能力和是否达到预期的处理能力等。 测试原则
最新半导体器件基础测试题
第一章 半导体器件基础测试题（高三） 姓名 班次 分数 一、选择题 1、N 型半导体是在本征半导体中加入下列 ___________ 物质而形成的。 A 、电子； B 、空穴； C 、三价元素； D 、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 A 、掺杂的工艺； B 、杂质的浓度: C 、温度； D 、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 _______________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 4、晶体三极管的截止条件，下列说法正确的是 _____________________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 5、晶体三极管的饱和条件，下列说法正确的是 A 、发射结正偏、集电结反偏； C 、发射结反偏、集电结正偏； 6、理想二极管组成的电路如下图所示，其 A 、一 12V ； B 、一 6V ； C 、+6V ； D 、+12V 。 7、要使普通二极管导通，下列说法正确的是 __________________ 。 A 、运用它的反向特性； B 、锗管使用在反向击穿区； C 、硅管使用反向区域，而锗管使用正向区域； D 、都使用正向区域。 8、对于用万用表测量二极管时，下列做法正确的是 _______________________ A 、 用万用表的R X 100或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; B 、 用万用表的R X 10K 的欧姆，黑棒接正极，红棒接负极，指针偏转； C 、 用万用表的R X 100或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; D 、用万用表的R X 10，黑棒接正极，红棒接负极，指针偏转; 9、电路如下图所示，则 A 、B 两点的电压正确的是 ________________ B 、发射结正偏、集电结正偏; D 、发射结反偏、集电结反偏; AB 两端的电压是 _____________
第1章课后习题参考答案
第一章半导体器件基础 1．试求图所示电路的输出电压Uo，忽略二极管的正向压降和正向电阻。 解： （a）图分析： 1）若D1导通，忽略D1的正向压降和正向电阻，得等效电路如图所示，则U O=1V，U D2=1-4=-3V。即D1导通，D2截止。 2）若D2导通，忽略D2的正向压降和正向电阻，得等效电路如图所示，则U O=4V，在这种情况下，D1两端电压为U D1=4-1=3V，远超过二极管的导通电压，D1将因电流过大而烧毁，所以正常情况下，不因出现这种情况。 综上分析，正确的答案是U O= 1V。 （b）图分析： 1.由于输出端开路，所以D1、D2均受反向电压而截止，等效电路如图所示，所以U O=U I=10V。
2．图所示电路中， E 解： （a）图 当u I＜E时，D截止，u O=E=5V； 当u I≥E时，D导通，u O=u I u O波形如图所示。 u I ωt 5V 10V uo ωt 5V 10V （b）图 当u I＜-E=-5V时,D1导通D2截止，uo=E=5V； 当-E＜u I＜E时，D1导通D2截止，uo=E=5V； 当u I≥E=5V时，uo=u I 所以输出电压u o的波形与（a）图波形相同。 5．在图所示电路中，试求下列几种情况下输出端F的电位UF及各元件(R、DA、DB)中通过的电流：( 1 )UA=UB=0V；( 2 )UA= +3V，UB = 0 V。( 3 ) UA= UB = +3V。二极管的正向压降可忽略不计。 解：（1）U A=U B=0V时，D A、D B都导通，在忽略二极管正向管压降的情况下，有：U F=0V mA k R U I F R 08 .3 9.3 12 12 = = - = 软件测试基础教程 测试的基本概念 测试是软件生存周期中十分重要的一个过程，是产品发布、提交给最终用户前的稳定化阶段。 1、测试的分类： 从测试方法的角度可以分为手工测试和自动化测试。 手工测试：不使用任何测试工具，根据事先设计好的测试用例来运行系统，测试各功能模块。 自动化测试：利用测试工具，通过编写测试脚本和输入测试数据，自动运行测试程序。目前最常用的自动化测试工具是基于GUI的自动化测试工具，基本原理都是录制、回放技术。 从整体的角度可以分为单元测试、集成测试、系统测试、确认测试。 单元测试：是针对软件设计的最小单位—程序模块，进行正确性检验的测试工作。一般包括逻辑检查、结构检查、接口检查、出错处理、代码注释、输入校验、边界值检查。 单元测试的依据是系统的详细设计；一般由项目组开发人员自己完成。 集成测试：在单元测试的基础上，将所有模块按照设计要求组装进行测试。一般包括逻辑关系检查、数据关系检查、业务关系检查、模块间接口检查、外部接口检查。 系统测试：系统测试是在所有单元、集成测试后，对系统的功能及性能的总体测试。 确认测试：模拟用户运行的业务环境，运用黑盒测试方法，验证软件系统是否满足用户需求或软件需求说明书中指明的软件特性（功能、非功能）上的。 从测试原理上分为：白盒测试、黑盒测试和灰盒测试。 白盒测试：是通过程序的源代码进行测试而不使用用户界面。这种类型的测试需要从代码句法发现内部代码在算法，溢出，路径，条件等等中的缺点或者错误，进而加以修正。 黑盒测试：是通过使用整个软件或某种软件功能来严格地测试, 而并没有通过检查程序的源代码或者很清楚地了解该软件的源代码程序具体是怎样设计的。测试人员通过输入他们的数据然后看输出的结果从而了解软件怎样工作。在测试时，把程序看作一个不能打开的黑盆子， 在完全不考虑程序内部结构和内部 特性的情况下，测试者在程序接口进行测试，它只检查程序功能是否按照需求 规格说明书的规定正常使用，程序是否能适当地接收和正确的输出。黑盒测试 方法主要有等价类划分、边界值分析、因—果图、错误推测法。 等价类划分： 是把所有可能的输入数据,即程序的输入域划分成若干部分（子集）,然后从每一个子集中选取少数具有代表性的数据作为测试用例.该方法是一种重要的,常用的黑盒测试用例设计方法. 1) 划分等价类: 等价类是指某个输入域的子集合.在该子集合中,各个输入数据对于揭露程序中的错误都是等效的.并合理地假定:测试某等价类的代表值就等于对这一类其它值的测试.因此, 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械 本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。 一．测试目的 Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。 二．测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。 当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于 半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为： 划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 一、DIP双列直插式封装 1. 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2. 芯片面积与封装面积之间的比值较大，故体积也较大。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式 封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。 采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好 的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊 接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的 区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。 QFP/PFP封装具有以下特点： 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便，可靠性高。 4.芯片面积与封装面积之间的比值较小。 三、PGA插针网格阵列封装 一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和 拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。 1. 插拔操作更方便，可靠性高。 2. 可适应更高的频率。 学校代码： 学号： HENAN INSTITUTE OF ENGINEERING 文献综述 题目仓储温湿度报警系统的设计 学生姓名 专业班级电气工程及其自动化二班 学号 系（部）电气信息工程系 指导教师(职称)蒋威（讲师） 完成时间 2011年 3 月 1日 仓储温湿度报警系统的设计综述 摘要：为保证日常工作的顺利进行，首要问题是加强仓库内温度与湿度的监测 工作，并及时报警提示。本文根据粮仓环境测试的特点，应用现代检测理论，对温室的温度、湿度等环境因子进行自动检测，并实现报警功能，首先介绍了粮仓自动监测系统的发展背景及现状，指出在控制监测方面存在的问题和需要进一步深入探讨、研究的各个方面。 关键词：粮仓、单片机、监测、传感器 目前，关于这类监测系统的研究，国内外公开发表的文献不多，下面是关于 单片机自动监测的一些主要文献： 文献[1] 这本书从应用角度出发，精选了国内外最新流行的智能仪器与数据采集系统中的一些有特色、功能很强的新型集成电路20多类100余种。内容涉及仪用放大器，运算放大器，隔离放大器，变送器，A／D、 D／A变换器， LED、LCD驱动器，看门狗定时器，UP电源监控器，数字电位器，闪烁存储器，实时时钟等器件。所优选的每一种器件除阐述其基本功能、电路特点、性能参数和管脚说明之外，更突出器件的使用方法和应用电路。对智能仪器设计、数据采集、自动控制、数字通信和计算机接口这部分设计具有很高的使用和参考价值。 文献[2] 这本书是"单片机应用技术丛书"中专门介绍单片机应用系统软件 设计的一本著作。书中总结了作者多年来在80C51系列单片机应用系统软件设计 中的实践经验，归纳出一整套应用程序设计的方法和技巧。在内容安排上，不仅 有实现功能要求的应用程序设计步骤、子程序、监控程序及常用功能模块设计方法，还以较大篇幅介绍了提高系统可靠性的抗干扰设计和容错设计技术以及程序测试的正确思想方法。附录中向读者提供了完整的系统程序设计样本和经过多年使用考验的定点运算子程序库与浮点运算子程序库的程序文本、注释及使用方法。对于本次设计主要参考的是应用程序设计步骤、子程序、监控程序及常用功能模块设计方法这一部分的内容。 文献[3] 提出MCS-51系列单片机应用系统的构成和设计方法。详细地阐述 了应用系统的前向通道（传感器通道接口）、后向通道（伺服驱动、控制通道接 口）、人机对话通道和相互通道（单片机应用系统之间的通信接口）的结构设计、 软件测试基础教程 测试是软件生存周期中十分重要的一个过程，是产品发布、提交给最终用户前的稳定化阶段。 一、测试的分类： 从测试方法的角度分为： （1）手工测试：不使用任何测试工具，根据事先设计好的测试用例来运行系统，测试各功能模块。 （2）自动化测试：利用测试工具，通过编写测试脚本和输入测试数据，自动运行测试程序。目前最常用的自动化测试工具是基于GUI的自动化测试工具，基本原理都是录制、回放技术。 > 从整体的角度分为： （1）单元测试：是针对软件设计的最小单位—程序模块，进行正确性检验的测试工作。一般包括逻辑检查、结构检查、接口检查、出错处理、代码注释、输入校验、边界值检查。单元测试的依据是系统的详细设计；一般由项目组开发人员自己 完成。 （2）集成测试：在单元测试的基础上，将所有模块按照设计要求组装进行测试。一般包括逻辑关系检查、数据关系检查、业务关系检查、模块间接口检查、外部接口检查。 （3）系统测试：系统测试是在所有单元、集成测试后，对系统的功能及性能的总体测试。 （4）确认测试：模拟用户运行的业务环境，运用黑盒测试方法，验证软件系统是否满足用户需求或软件需求说明书中指明的软件特性（功能、非功能）上的。 从测试原理上分为： . （1）白盒测试：是通过程序的源代码进行测试而不使用用户界面。这种类型的测试需要从代码句法发现内部代码在算法，溢出，路径，条件等等中的缺点或者错误，进而加以修正。 （2）黑盒测试：是通过使用整个软件或某种软件功能来严格地测试，而并没有通过检查程序的源代码或者很清楚地了解该软件的源代码程序具体是怎样设计的。测试人员通过输入他们的数据然后看输出的结果从而了解软件怎样工作。在测试时， 把程序看作一个不能打开的黑盆子，在完全不考虑程序内部结构和内部特性的情况下，测试者在程序接口进行测试，它 只检查程序功能是否按照需求规格说明书的规定正常使用，程序是否能适当地接收和正确的输出。 黑盒测试方法主要有等价类划分、边界值分析、因—果图、错误推测法。 A、等价类划分：是把所有可能的输入数据，即程序的输入域划分成若干部分（子集），然后从每一个子 集中选取少数具有代表性的数据作为测试用例。该方法是一种重要的，常用的黑盒测试 用例设计方法。 B、边界值分析：长期的测试工作经验告诉我们，大量的错误是发生在输入或输出范围的边界上，而不是 发生在输入输出范围的内部。因此针对各种边界情况设计测试用例，可以查出更多的错 误。 C、错误推测法：基于经验和直觉推测程序中所有可能存在的各种错误，从而有针对性的设计测试用例的 方法。错误推测方法的基本思想：列举出程序中所有可能有的错误和容易发生错误的特 殊情况，根据他们选择测试用例。例如，在单元测试时曾列出的许多在模块中常见的 错误。以前产品测试中曾经发现的错误等，这些就是经验的总结。还有，输入数据 和输出数据为0的情况。输入表格为空格或输入表格只有一行。这些都是容易发生错 误的情况。可选择这些情况下的例子作为测试用例。 晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。 晶圆针测制程 晶圆针测（Chip Probing；CP）之目的在于针对芯片作电性功能上的测试（Test），使IC 在进入构装前先行过滤出电性功能不良的芯片，以避免对不良品增加制造成本。 半导体制程中，针测制程只要换上不同的测试配件，便可与测试制程共享相同的测试机台（Tester）。 所以一般测试厂为提高测试机台的使用率，除了提供最终测试的服务亦接受芯片测试的订单。以下将此针测制程作一描述。 上图为晶圆针测之流程图，其流程包括下面几道作业： （1）晶圆针测并作产品分类（Sorting） 晶圆针测的主要目的是测试晶圆中每一颗晶粒的电气特性，线路的连接，检查其是否为不良品，若 为不良品，则点上一点红墨水，作为识别之用。除此之外，另一个目的是测试产品的良率，依良率 的高低来判断晶圆制造的过程是否有误。良品率高时表示晶圆制造过程一切正常，若良品率过低，表示在晶圆制造的过程中，有某些步骤出现问题，必须尽快通知工程师检查。 （2）雷射修补（Laser Repairing） 雷射修补的目的是修补那些尚可被修复的不良品（有设计备份电路在其中者），提高产品的良品率。 当晶圆针测完成后，拥有备份电路的产品会与其在晶圆针测时所产生的测试结果数据一同送往雷射 修补机中，这些数据包括不良品的位置，线路的配置等。雷射修补机的控制计算机可依这些数据，尝试将晶圆中的不良品修复。 （3）加温烘烤（Baking） 加温烘烤是针测流程中的最后一项作业，加温烘烤的目的有二： （一）将点在晶粒上的红墨水烤干。 （二）清理晶圆表面。经过加温烘烤的产品，只要有需求便可以出货。 半导体测试制程 测试制程乃是于IC构装后测试构装完成的产品之电性功能以保证出厂IC功能上的完整性，并对已测试的产品依其电性功能作分类（即分Bin），作为IC不同等级产品的评价依据；最后并对产品作外观检验（Inspect）作业。 电性功能测试乃针对产品之各种电性参数进行测试以确定产品能正常运作，用于测试之机台将根据产品不同之测试项目而加载不同之测试程序；而外观检验之项目繁多，且视不同之构装型态而有所不同，包含了引脚之各项性质、印字（mark）之清晰度及胶体（mold）是否损伤等项目。而随表面黏着技术的发展，为确保构装成品与基版间的准确定位及完整密合，构装成品接脚之诸项性质之检验由是重要。以下将对测试流程做一介绍 上图为半导体产品测试之流程图，其流程包括下面几道作业： 1.上线备料 上线备料的用意是将预备要上线测试的待测品，从上游厂商送来的包箱内拆封，并一颗颗的放在一 个标准容器（几十颗放一盘，每一盘可以放的数量及其容器规格，依待测品的外形而有不同）内，以利在上测试机台（Tester）时，待测品在分类机（Handler）内可以将待测品定位，而使其内的 自动化机械机构可以自动的上下料。 2.测试机台测试（FT1、FT2、FT3） 待测品在入库后，经过入库检验及上线备料后，再来就是上测 试机台去测试；如前述，测试机台依测试产品的电性功能种类 可以分为逻辑IC测试机、内存IC测试机及混合式IC（即同时包 含逻辑线路及模拟线路）测试机三种，测试机的主要功能在于 发出待测品所需的电性讯号并接受待测品因此讯号后所响应 的电性讯号并作出产品电性测试结果的判断，当然这些在测试 机台内的控制细节，均是由针对此一待测品所写之测试程序 （Test Program）来控制。 第一章半导体器件基础测试题（高三） 姓名班次分数 一、选择题 1、N型半导体是在本征半导体中加入下列____________ 物质而形成的。 A、电子； B、空穴； C、三价元素； D、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 ________________ 。 A、掺杂的工艺； B、杂质的浓度： C、温度； D、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 4、晶体三极管的截止条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 5、晶体三极管的饱和条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 9、电路如下图所示，则A、B两点的电压正确 的是 A、U A=3.5V , U B=3.5V , D 截止； B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; 6、理想二极管组成的电路如下图所示，其AB两端的电压是 A、一12V ; C、+6V ;B、一6V ; D、 7、要使普通二极管导通，下列说法正确的是 A、运用它的反向特性； C、硅管使用反向区域，而锗管使用正向区域; 锗管使用在反向击穿区； D、都使用正向区 8、对于用万用表测量二极管时，下列做法正确的是 A、用万用表的 B、用万用表的 C、用万用表的 D、用万用表的R X 100 R X 10K R X 100 R X 10 , 或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; 的欧姆，黑棒接正极，红棒接负极，指针偏转； 或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; 黑棒接正极，红棒接负极，指针偏转；软件测试基础(经典测试面试题答案)
晶圆封装测试工序和半导体制造工艺流程0001
ic半导体测试基础(中文版)88678
晶圆封装测试工序和半导体制造工艺流程
半导体封装方式
温湿度文献综述
软件测试基础知识整理
晶圆封装测试工序和半导体制造工艺流程
半导体晶圆针测与测试制程
电学半导体器件基础测试题