数字电子技术复习要点

数字电子技术复习要点数字电子技术的核心问题是逻辑电路的分析和设计。所涉及的知识面宽，信息量大。课程内容可概括为五部分。

第一部分逻辑代数基础

1、数制与编码:熟悉二进制，八进制、十六进制数的表示方法及其相互转换。

2、逻辑代数基本原理：熟练掌握逻辑代数的基本原理：逻辑变量、函数、基本运算, 熟悉最小项概念深刻理解最简与或表达式的含意。了解完全和式的工程意义。

熟练掌握逻辑函数的公式法和卡诺图化简方法。正确理解约束项、约束条件的意义，熟练应用约束条件化简函数。掌握“与、或、非”；“与非”；“或非”；“与或非”；“异”等逻辑运算及性质。

第二部分组合逻辑电路

1、熟练掌握组合逻辑电路的分析方法和设计方法。

2、掌握译码器、编码器、数据分配器、数据选择器的特点和应用

方法。

3、掌握用门电路、译码器、数据选择器、ROM、PROM和PLA构成组合逻辑电路的特点，根据要求实现组合逻辑电路设计。

4、会根据要求实现任何形式的编码和码组变换。熟悉8421BCD码的特点。了解组合逻辑电路的竞争冒险及克服方法。

第三部分时序逻辑电路

1、正确理解组合逻辑电路与时序逻辑电路的区别，熟悉同步时序逻辑电路的专门术语.

2、熟练掌握时序逻辑的分析方法和设计方法。会区分莫尔型和米利型时序电路。

3、熟练掌握各类简单计数器的分析设计特点，会确定环形计数器和扭环形计数器的模数，会画各级波形图，了解构成自启动计数器的各种方法。会根据要求设计顺序脉冲发生器。

4、会分析异步计数器，会画各级波形图，了解异步计数器的设计方法。

第四部分逻辑器件和逻辑部件

1、掌握正负逻辑的概念。

2、理解TTL与非门的工作原理，熟悉其外特性。掌握CMOS逻辑门电路的工作原理及特点。

3、熟悉“线与”和“线或”的概念。掌握可通过连线扩展逻辑功能的基本逻辑门电路。（集电极开路OC门，OD门,三态门，。

4、掌握R-S,J-K,D和T触发器的逻辑功能，熟记触发器的特性方程、状态转换图。熟悉触发器的同步、异步工作方式和各类触发器的相互转换。

5、熟悉寄存器、移位寄存器的工作原理及分析方法，了解移位寄存器的四种写入读出方式。

6、熟悉半加器、全加器、四位全加器的工作原理及分析设计方法，了解四位全加器的使用方法。

7、熟悉集成存储器、可编程逻辑器件的相关术语，会区分这两类器件在性能、原理及应用方面的差异。

8、熟悉数/模(DAC)及模/数(ADC)转换器的相关术语，了解它们的电路形式及工作原理，会根据需要选择符合要求的转换器件。

9、初步具备将各种中、小规模的集成电路综合设计成能完成一定逻辑功能的数字逻

辑网络。

第五部分脉冲波形的产生和整形

1、熟练应用三要素法求解一阶脉冲电路。

2、掌握多谐振荡器、单稳态触发器、斯密特触发器的工作原理,熟悉它们的基本用途。

3、掌握集成定时器（555）的工作原理，熟练应用555电路构成、多谐振荡器、单稳态触发器和斯密特触发器。会对这些电路进行分析、画出各点的工作波形、计算脉冲波形参数。

数字电子技术模拟试题一与解答

注：全部试题均做在答卷纸上。一．单选题：（30分，每题2分）

1、在的情况下，函数F A B C

=++

运算的结果是逻辑1 ( A )。 (A) 全部输入是0; (B) 任意输入是1; (C) 仅一输入是1 (D) 全部输入是1。 2、下列门电路输出能直接并联使用的是( B )。 (A)TTL 与非门； (B) 集电极开路TTL （OC ）门 (C) CMOS 与非门； (D)D 触发器。 3、8路数据选择器电路如图所示，该电路实现的逻辑功能是( C )。 (A)F=∑m(4,8,9，13)； (B) F=∑m(6，8，9,13)； (C) F=∑m(6，7，8，9，12，15)。 (D) F=∑m(6，8，13，14)； 4、下列逻辑电路中，不是时序逻辑电路的是（ A ）。 (A)只读存储器ROM ；

(B) 序列信号发生器；（C ）计数器；

(D) D 触发器

5、对于J-K 触发器，输入J=1,K=1,CP 脉冲

作用后触发器的状态为（ B ）。 (A) 1； (B) n

(C) d ； (D) Z

6、8421BCD 码（ B ） (A) 编码方案不是唯一的： (B)最低位为1对应奇数 (C) 最低位为0

对应奇数 (D)0111代表9 7、图中JK 触发器实现逻辑功能为（ D ）。

（A ）或非门； （B ）与非门； （C ）异或门； （D ）Tˊ触发器 8、对于CMOS 反相器，下列描述错误

的是（ D ） (A)CMOS 反相器是由PMOS 管和NMOS 管构成； (B)输出高电平为V DD ，低电平为0V ；

(C) CMOS 反相器静态功耗很小； (D) 当COMS 反相器输入短接电阻到地时其输出为低电平0V 9、三态电路是指（ A ）的门电路。 (A)具有输出高电平、低电平和高阻态； (B)集电极开路； (C)驱动能力强； (D)射极开路输出。 10、下列逻辑器件能用于实现组合逻辑函数的是（ B ）。 (A) R_S 触发器 (B) 数据选择器； (C)主从J-K 触发器 (D) T 触发器。 11、对于异或门下列等式错误的是( C )。 (A) 1A A ⊕= (B) 0A A ⊕= (C) A B A B ⊕=⊕ (D) A B A B ⊕=⊕ 12、多谐波振荡器是（ A ）。

(A)能自动产生矩形脉冲的电子电路；

(B)由双稳态触发器构成的电路

(C)由单稳态触发器构成的电路； (D)由JK 触发器构成的电路 13、对于TTL 反相器，下列描述错误的是（ C ） (A) TTL 反相器是由输入级、中间级和输出级构成； (B) 输出高电平为3.6V ，低电平0.3V ；

(C) 两个TTL 反相器输出端可以直并

联； (D)TTL 反相器的阈值电压Uth=1.4V

14、使函数 F AB C =+输出为0的输入

变量（A 、B

、C ）的组合是（ A ）。

（A ）(000,010,110); ( B ) (011,010,101); ( C ) (001,110,111);

( D ) (011,101,111)

15、下列触发器中能用于计数设计的是（ D ）

(A) 基本RS 触发器： (B)或非门构成的RS 触发器 (C)单稳态触发器

(D)边沿型JK 触发器。

一．单选题：（30分，每题2分） 答案：A;B;C;A;B; B;D;D;A;B;

C;A;C;A;D

二．计算证明题：（每小题4分，共16分）

1．完成数间转换：

( 100001010111.0101)8421BCD =( ) 10 =( )2

2．用卡诺图化简函数：

3．用公式法证明下面这个等式：

4、求

二题解答：

1．完成数间转换：(每个空格2分)

( 100001010111.0101) 8421BCD = ( 857.5 ) 10 = ( 1101011001.1 )2 2．用卡诺图化简函数：（卡诺图正确，结果错给2分）

解：作卡诺图化简得

3．用公式法证明下面这个等式：

证明：等式左＝ 4、

三．求解下列各题：（第1小题10分，共

(,,,)F A B C D =

(2,5,6,7,10,12)(0,1,3,8,9,11)m d +∑

∑AB AD CDE BD CDEFG ++++AB D =+(,,,)F

A B C D )AC =+++(,,,)F

A B C D =(2,5,6,7,10,12)(0,1,3,8,9,11)m d +∑∑

F AD A C AC D B =+++AB

AD CDE BD CDEFG ++++AB D =+AB AD BD CDE BD CDEFG +++++(AB AD CDE D B B CDEFG ++++＝)+(1)AB D A CE CEFG ++++＝AB D +=＝右　证毕．

F AC BC ABC ABC =+?+()AC BC ABC ABC =+?()()()AC BC A B C A B C =+?++?++()( )AC BC A C B AC =+++ABC BC AC ABC =+++()()F A C B C ABC ABC AB C ABC ABC AB C =++++=+++=+或 ()F AB C A B C AC BC ∴=+=+=+

14分）

1、 图3-1所示逻辑电路

解：驱动方程：

状态方程： 状态转换卡诺图（表） 状态图：

电路为模六扭环计数器；电路不能自启动。 2、图3-2(a)所示边沿触发器，设初态为（0）根据（b ）的输入波形画出对应输出波形。 解：状态方程

根据JK 触发器的 逻辑功能，其输出 波形如图所示．

四．逻辑电路分析题：（第1

题7分，第2题各小题2分；共15分）

1．分析图4-1所示计数器电路，画出状态图。

图4-1

解：图示电路为74LS161构成的异步置０计数器反馈逻辑Q 3Q 2Q 1Q 0=0110

故状态0110是暂态，计数器的有效计数状态为0000---0101其状态转换图如图，它是模6计数器。

2. 如图所示各电路分别写出其逻辑函数表

五．分析设计题：（第1小题10分，第2小

0022;J Q K Q ==1

010

;J Q K Q ==2221

;J Q K Q ==1111

00212;;n n n Q Q Q Q Q Q +++===1n n n

n

n Q JQ KQ AQ BQ +=+=+CP A

B

图3-2(a)21CR Q Q =（a ）Y ２

E

（ｂ）1Y AB =2Y ABE CDE =?（c ）（d ）

3130;C C Y A B Y Z ===+=4Y A B A B =⊕=

题15

分共25分）

1

、分析图5-1所示电路的辑功能。

解：

电路为译码器构成的一位全加器。

真值表略（表达式各4

分，功能说明2分）。 2.根据图5-2的状态图设计同步时序逻辑 电路，写出设计全过程。

解：由状态图作状态转换卡诺图选D 触发器

逻辑图(用D 触发器实现)

若选用JK 触发器则

1247

(1,2,4,7)

D Y Y Y Y m ==∑3567(3,5,6,7)O C Y Y Y Y m ==∑X Q 1Q 0

000111100100/001/011/000/111/001/010/010/010Z XQ Q

=1

00

0n Q XQ XQ +=+00

0D XQ XQ =+10Z XQ Q =000101110

D X Q XQ D X Q Q XQ Q Q =+=++

CP FF 0

FF 1D 0

&≥10Q 0

X X X 10

Z XQ Q

=1

0001

101110

n n Q X Q XQ Q X Q Q XQ Q Q ++=+=++

逻辑图