FPGA实现嵌入式系统

FPGA实现嵌入式系统
北京理工大学雷达技术研究所
陈禾

主要内容
嵌入式系统概念与组成 基于FPGA的嵌入式系统设计 系统集成开发环境

嵌入式系统—定义
计算系统无处不在，由个人计算机、笔记本 电脑、工作站、大型机和服务器等构成计算 系统并不奇怪，但是，更广泛的是为完全不 同的目的构造的计算系统，它们嵌入在更大 的电子器件内，分别完成特定的功能，而不 被器件的使用者所识别。 对于这样的嵌入计算系统，简称为嵌入式系 统，可以定义为除了计算机或电脑之外的几 乎任何的计算系统。 这个不很精确的定义，可以使我们着手考察 嵌入系统设计者所面临的挑战。

嵌入式系统的一般特性
嵌入系统一般功能单一，重复执行一个特定的 程序，除非嵌入系统的程序用新的程序版本更 新，或者因尺寸限制它有几个程序倒进和倒出。 对嵌入系统的约束特别严格，诸如成本、尺寸、 性能和功耗等作为实现的特性，嵌入系统要求 成本是极低的价格，尺寸限制到最小、但达到 实时快速地处理数据，且消耗最少的功率，能 延长电池受命，也不需要冷却等。 其它如NRE成本、灵活性、样机的时间、上市 的时间、可维护性、准确性和安全性。 反应和实时性：许多嵌入系统必须对系统环境 的变化连续地反应，且要无滞后地实时计算确 定的结果。

嵌入式系统应用

嵌入式系统组成
硬件
嵌入式系统实现的基础
应用程序
实现特定任务和功能
操作系统（可选）
对应用软件进行管理 使硬件对应用软件透明

嵌入式系统硬件部分
微处理器或微控制器
嵌入式系统的核心
存储器
用来存储程序和数据
外设
如定时器、中断控制器、UART、 GPIO等
电源部分 其它辅助部分

嵌入式系统软件部分
应用软件
实现所需功能，执行特定任务
操作系统（RTOS）
提供对应用软件的一组服务 使硬件细节对应用软件透明

嵌入式系统的软/硬件设计
软件设计
重要的是微处理器的内部操作如何进行
硬件设计
重要的是总线接口，与微处理器的逻辑 连接要遵循总线协议的全部规则，才能 保证硬件设计正确

嵌入式系统的软/硬件设计
内部操作包括
指令集：处理器可以运行的指令的格式 寄存器：通用寄存器、状态寄存器和程序计数器的某种组 合 Cache：专门的高速缓存，储存经常利用的数据和指令等 流水：不同级的指令处理提供增加的性能 存储器管理单元（MMU）提供实现虚拟存储器需要的地 址变换，操作系统利用它来防止程序或任务造成系统崩溃
外部接口包括
存储器总线接口，对总线仲裁器的规则 协处理器总线接口 中断：一般有多个不同优先级的中断

嵌入式系统设计的核心技术
处理器技术
通用处理器 单用途处理器 专用处理器
IC技术
全定制VLSI 半定制ASIC 可编程ASIC-FPGA
设计验证技术

嵌入式系统—处理器技术
通用处理器或微处理器
软件——编程处理器的存储器完成要求的功能 控制器：程序存储器 数据通道：含寄存器堆或通用ALU
单用途处理器
硬件—设计数字电路准确地执行一个程序 甚至设计定制数字电路产生单用途处理器 控制器：有限状态机，不需要程序存储器 数据通道：只包含为执行此程序的基本元件
专用处理器：为特定类应用优化的可编程处理器
微控制器（单片机）：为嵌入控制应用优化的处理器 数字信号处理器（DSP）：执行数字信号的常用运算

嵌入式系统—IC技术
专用处理器 单片机 DSP 单用途 处理器
通用处理器
FPGA CPLD
半定制： 标准单元 门阵列（结构化ASIC）
全定制：ASIC ASSP

嵌入式系统—设计验证技术
系统 技术条件
Compilation/ Synthesis 系统级综合
Libraries/ IP Hw/Sw/OS
Test/ Verification Model仿真/ 校验 Hw-Sw 协同仿真 HDL仿真
行为 技术条件
行为综合
RTL 技术条件
Cores
RTL级综合
RTL元件
逻辑级 技术条件 至最终实现
逻辑级综合
门电路/ 单元电路
门级仿真

可编程系统

FPGA内嵌处理器

FPGA嵌入式系统的发展
Embedded Software Tools
Integration of Functions
CPU CPU
Embedded Software Tools Embedded Software Tools
Logic + Memory + IP + Processors + RocketIO (Virtex-II Pro?)
Logic Design Tools
FPGA
FPGA + Memory + IP + High Speed IO (4K & Virtex?)
Logic Design Tools
I/O Memory
Logic Design Tools
Programmable Systems usher in a new era of system design integration possibilities
Time

FPGA嵌入式系统的发展

嵌入式系统市场
工业分析家普遍预测全球半导体需求市场将 是一个稳中带降的趋势。 中国的嵌入式系统市场在强势中国经济的拉 动下，仍将保持高速增长态势，将以年均 30%的高速度增长。 数字家庭、移动通信和移动娱乐是嵌入式系 统应用市场的发展重点。 汽车电子、医疗电子、军用电子和工业自动 化领域也成为嵌入式系统应用提供越来越大 的发展商机。

FPGA实现嵌入式系统
系统设计的焦点——性价比
性能可以归结为时间上要求高的速度； 价格可以归结为空间上要求小的面积。
高性能导致资源使用多，成本高。 FPGA在提高性能的同时，成本不断降低， 使其在实现嵌入系统的各个领域得到广泛 的应用。进一步带来设计方法的变化。

基于FPGA的嵌入式技术

基于FPGA的嵌入式技术 “嵌入式系统是一个面向应用、技术密集、资金密集、高度分散、不可垄断的产业，应用在通信、航空航天、消费类电子产品等各种领域中。”随着经济的发展，各领域对嵌入式产品的应用需求呈现多样化，嵌入式系统设计技术和芯片技术也不断革新。传统设计ASIC的成本很低，但设计周期长、上市时间晚、风险较大。基于FPGA的嵌入式系统设计可以缩短设计周期，加快上市时间，抢占市场先机。 1、概述 现场可编程门阵列FPGA（Field-Programmable Gate Array）是由复杂可编程逻辑器件CPLD（Complex-Programmable Logical Device）发展而来。其功能强大，设计灵活。设计性能能够与ASIC媲美。而且，性能价格比也可以与ASIC抗衡。因此，FPGA在嵌入式系统设计领域越来越重要。 FPGA的基本结构由以下几个部分：CLB（Configurable Logic Blocks）、IOB （Input/Output Blocks）和PI（Programmable Interconnection）。随着工艺的进步和应用需求，一般在FPGA中还包含以下可选结构：Memory、数字时钟管理单元、Select I/O、乘法器和加法器、硬IP核和微处理器等。随着FPGA性能提高和设计人员能力提高，FPGA将进一步扩大可编程芯片领地，使专用芯片更高端和超复杂。[1] 2、可编程片上系统（SOPC） 可编程片上系统（SOPC）是一种特殊的嵌入式系统。片上是指由单个芯片完成整个系统的主要逻辑功能；可编程使其具有灵活的设计方式，可以裁剪、扩充、升级。并且，SOPC结合了SOC和FPGA各自的优点，具备软硬件在系统可编程的功能。 SOPC至少包含一个嵌入式处理器内核，具有小容量片内高速RAM，一部分IP Core（简称IP），大量的片上可编程逻辑，处理器调试接口和FPGA编程接口等。SOPC设计技术涵盖了嵌入式系统设计技术的全部内容。包含以处理器和实时多任务操作系统为中心的软件设计技术、以PCB和信号完整性分析为基础的电路设计技术及软硬件协同设计技术。[2] 3、IP资源复用理念与IP Core设计 IP资源复用是指在集成电路设计中，通过继承、共享或购买所需的知识产权内核，利用EDA工具进行设计、综合和验证，加速流片设计过程，降低开发风险。IP核复用技术已逐渐成为现代ASIC设计的重要手段，不仅应用于专用集成电路设计，也广泛使用于基于FPGA的嵌入式系统设计领域。设计师倾向于使用IP内核保持和提高产量。

基于FPGA的软核处理器在嵌入式中的运用

基于FPGA的软核处理器在嵌入式中的运用 随着一些ASIC 应用开发日益受到成本的困扰，OEM日渐转向FPGA 来构建自己的系统。这些系统中绝大多数需要一个处理器为了给设计者提供一个为FPGA 优化的灵活的嵌入式处理器方案，满足16位和32位嵌入式处理器市场的需求，Altera公司公司推出Nios II 系列32位RSIC嵌入式处理器。这是Altera的第二代软核嵌入式处理器，性能超过200DMIPS，在Altera FPGA 中实现仅需35美分。因为Nios II处理器是软核，因此开发者能够从无限的系统配置组合中选择满足性能和成本目标的方案，而不必为系统级设计考虑采用ASIC。 与此同时赛灵思公司（Xilinx,Inc.）宣布推出Virtex?-5 FXT 器件。这些FPGA 器件在业界率先集成了嵌入式PowerPC?440处理器模块、高速RocketIO?GTX收发器和专用XtremeDSP?处理能力。作为65nm Virtex-5系列的第四款平台， Virtex-5 FXT提供了极高的性能，还可帮助设计人员降低系统成本、缩小板尺寸并减少元件数量。在赛灵思公司以及业界领导厂商提供的逻辑、嵌入式和DSP开发工具以及IP内核的支持下，Virtex-5 FXT FPGA为有线和无线通信、音频/视频广播设备、军事、航空航天、工业系统以及其它众多应用提供了一个终极系统集成平台。 从FPGA两大主要生产公司的设计方向上我们可以看出，未来的嵌入式发展将向基于软核处理器的FPGA发展，也就是常称之为的SoPC(可编程片上系统Sysein on a Programmable Chip)设计思想。基于FPGA 的SoPC 具有设计灵活、可裁减、可配置、可扩充、可升级的特点，并具备软硬件在系统可编程的功能。我们借助强大得EDA 工具，在设计嵌入式系统时，不仅可以实现软件的可裁减性，同样可以实现硬件的可裁减性，并且可以自主定义处理器的引脚，方便PCB板布线，同样方便更改设计。 Altera 的Nios 处理器和Stratix FPGA 是其Maestro 平台的核心，它具有的核心功能提供了前所未有数据为中心的功能。能够用于任何需要32位嵌入式处理器的应用。据介绍，Nios II 系列包括三种软CPU 核，一个是最大系统性能，一个是为最少逻辑使用量优化的，还有一个是二者之间的平衡。所有核都是100% 代码兼容，让设计者根据系统需求变化改变C P U ，而不会影响现有的软件投入。Nios II系列是建立在前一代成功的基础之上，以部分的资源提供高得多的性能。 另外，Nios II处理器具有健全的软件开发套件，包括编译器、集成开发环境（IDE ），JTAG 调试器，实时操作系统（RTOS）和TCP/IP 协议栈。Nios II嵌入式处理器结合Altera的低成本Cyclone 系列和高性能StratixII 系列FPGA 和HardCopy 结构化ASIC系列，在价格、性能和功能上具有很高的灵活性。Lytle先生认为，Nios II系列增加了Altera 在嵌入式处理器市场上的机会。当第一代Nios 处理器为Altera 开辟了新的应用和市场之门时，Nios II嵌入式处理器系列有望增加公司在16位和32位嵌入式处理器市场上的机会。从使用Altera 低成本Cyclone FPGA 系列的探鱼器和引擎测试仪到使用高性能Stratix系列的视频处理和高级通信系统，Altera的软核嵌入式处理器已经成为新应用中使用可编程逻辑的推动力。 在单片器件上集成重要处理性能和SERDES元件，可为那些需要节约板级空间和成本、同时又需要满足高性能要求的设计人员提供巨大的价值。例如，在无线应用中，Virtex-5

基于FPGA的嵌入式系统毕业论文课程设计

目录 1 NiosⅡ CPU的体系结构3 NiosⅡ处理器的结构 (3) NiosⅡ处理器的基本组成 (3) Debug模块 (3) NiosⅡ开发环境简介 (3) 2 IP核4 SDRAM控制器 (4) 3 基于SOPC的温湿度监测系统设计5 系统总体设计方案 (5) SOPC硬件系统设计 (6) SOPC软件系统设计 (9) NiosⅡ软件系统设计 (9) NiosⅡ IDE C/C++Build属性配置 (13) 软件系统的设计流程 (15) 4 实验结果与分析15结论18

SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy 技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。 关键词： SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片

基于fpga的嵌入式系统设计——复习题

《基于fpga的嵌入式系统设计》复习题 1、名词概念解释： （1）ASIC，FPGA，SOC，SOPC，NIOS II，I/O ，IP ； （2）VHDL，verilog HDL，HDL，EDA ； （3）功能仿真，后仿真，设计综合，设计验证； （4）嵌入式系统的定义： 以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系统对功能、 可靠性、成本、体积、功耗等严格要求的专用计算机系统。 （5）嵌入式系统的组成： 嵌入式系统主要由嵌入式处理器、外围设备、嵌入式操作系统及应用软件等组 成，它是集软硬件于一体的可独立工作的“器件”。其中：嵌入式处理器是嵌入 式系统的核心部件，具有小型化、高效率、高可靠性、高集成度等特点。外围 设备是嵌入式系统中用于完成存储、通信、调试、显示等辅助功能的部件。 2、填空题 （1）NiosII处理器有三种运行模式：___________ ，___________ ，_____________ 。（2）CycloneII FPGA支持串行配置器件的isp编程，该特性是通过_____________利用JTAG接口实现的。 （3）在SOPC Builder中，复位地址的偏移量是________，异常地址的偏移量是________。（4）在NiosII的多处理器系统中，最常用的共享资源是____________。 （5）根据Flash是否支持处理器的直接读操作，NiosII处理的bootloader分成两种模式：________________bootloader、________________ bootloader。 （6）用uC/OS-II操作系统实现以太网与轻量IP功能的时候，以太网的中断号至少是____________。 （7）Altera公司的FPGA常用的配置方式： JTAG方式、___________、___________。（8）CycloneII FPGA上面集成的Block RAM为M4K，一个M4K的大小是________。（9）使用QuartusII进行FPGA设计的开发流程是：设计输入、__________、___________、仿真、_________ 。 （10）NiosII IDE为软件开发提供了4个主要功能：工程管理器、编辑器和编译器、调试器、____________ 。 （11）SOPC组件On-chip Memory可以用作RAM外，还可以设置成___________，甚至可以设置成双口存取。 （12）CycloneII EP2C35器件包含4个PLL，每个PLL均有_________个输出。其中第_________个输出的驱动能力最强。

基于FPGA的嵌入式系统

1 NiosⅡ CPU的体系结构3 1.1 NiosⅡ处理器的结构 (3) 1.2 NiosⅡ处理器的基本组成 (3) 1.3 Debug模块 (3) 1.4 NiosⅡ开发环境简介 (3) 2 IP核4 2.1 SDRAM控制器 (4) 2.2FLASH (5) 3 基于SOPC的温湿度监测系统设计5 3.1 系统总体设计方案 (5) 3.2 SOPC硬件系统设计 (6) 3.3 SOPC软件系统设计 (9) 3.3.1 NiosⅡ软件系统设计 (9) 3.3.2 NiosⅡIDE C/C++Build属性配置 (13) 3.3.3 软件系统的设计流程 (15) 4 实验结果与分析15结论18

SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy 技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。 关键词： SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片

基于FPGA的嵌入式Linux软硬件设计概要

基于FPGA的嵌入式Linux软硬件设计 摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte FPGA是通过逻辑组合电路来实现各种功能的器件。由于FPGA内部集成了大量的逻辑资源和可配置的I/O引脚，加上独特的并行处理架构，可以轻松实现同时对多个外部设备的配置和管理，以及内外各种接口数据的传输。现在开发厂商又在FPGA 内部加入了大量的DSP和Block RAM资源，非常适合图像处理、数字信号处理等运算密集的应用，因此在这些领域取得了广泛的应用。但是由于FPGA 程序编写的灵活性和功能的多样性，使得它在一个复杂工程中对各个程序的使用调度、统筹管理上有很大的局限性，这样就必须引入操作系统进行统一的管理。Linux 系统则因为其良好的可裁减、可配置等特点在嵌入式领域应用广泛。 Linux操作系统提供了许多系统级的应用，例如网络协议的实现、进程调度、内存管理等，同时Linux 是一个成熟的开源操作系统，有丰富的应用资源，利用这些资源和强大的系统功能，用户可以快速地开发基于嵌入式环境复杂系统。因此，结合FPGA和Linux双方优势，可以很好地满足嵌入式系统设计需求，量体裁衣，去除冗余。本文给出了一种基于Xilinx FPGA的嵌入式Linux操作系统解决方案。 基于FPGA的嵌入式系统的硬件设计 本设计是基于Xilinx XC4VFX40系列 FPGA，它内部集成了两个PowerPC405处理器, 4个10/100/1000M以太网MAC模块，运行频率300MHz时，具有420D-MIPS性能，能解决高速网络数据传输问题，并且能解决通过网络加载操作系统和交叉编译等问题。它内部有448个可配置I/O口，2592kb BlockRAM，能实现对各种外部设备的并行控制以及较多数据的存储与处理。加载一个操作系统，一般需要几十兆的内存空间，FPGA内部自带的RAM空间是远远不够的，本设计在板上扩展了两片MICRON公司的256Mb DDR内存，作为上电时操作系统的加载和运行空间。现在主流的嵌入式操作系统，都需要搭建交叉编译环境，把在主机上编写好的可执行文件下载到目标板上，这就需要实现网络数据的传输。由于XC4VFX40 自带了以太网MAC模块，只需要在外面添加个PHY芯片和带隔离器的RJ45接口就能实现这个功能。本设计由于对网络数据实时性要求很高，因此采用Marvell公司的千兆以太网PHY芯片88E1111-RCJ。它能根据自身配置和主机设计，实现10/100/1000M自适应传输，并且Linux本身对这个芯片提供了驱动支持，实现无缝链接。操作系统加载到DDR 中能快速有效的运行，但是掉电就会丢失，因此必须加入FLASH芯片，把系统文件存储到外部FLASH中。加电时，FPGA把操作系统文件从FLASH读入到 DDR中运行。FPGA设计当然会

基于fpga的嵌入式系统设计——复习题

基于fpｇa的嵌入式系统设计——复习题

————————————————————————————————作者: ————————————————————————————————日期:

《基于fpga的嵌入式系统设计》复习题 1、名词概念解释： （1）ASIＣ,ＦPGＡ，SOC,SOPＣ,NIＯS ＩI,I/O ,ＩP ； （2）VHDＬ,veriｌog HＤL,HDＬ，EDA ； （3）功能仿真,后仿真，设计综合，设计验证； （4）嵌入式系统的定义: 以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系 统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系 统。 （5）嵌入式系统的组成: 嵌入式系统主要由嵌入式处理器、外围设备、嵌入式操作系统及应 用软件等组成，它是集软硬件于一体的可独立工作的“器件”。其中： 嵌入式处理器是嵌入式系统的核心部件，具有小型化、高效率、高 可靠性、高集成度等特点。外围设备是嵌入式系统中用于完成存储、 通信、调试、显示等辅助功能的部件。 2、填空题 （1）NiosIＩ处理器有三种运行模式: ____＿_＿＿___ ，_＿__＿____＿_ ,＿＿__＿____＿_＿_。 （2）CycｌｏｎeＩI FPGＡ支持串行配置器件的isp编程，该特性是通过＿________＿_＿_利用JTＡＧ接口实现的。 （3）在SＯPＣBuildｅr中，复位地址的偏移量是__＿＿＿__＿,异常地址的偏移量是___＿__＿＿。 （4）在ＮｉｏsＩＩ的多处理器系统中,最常用的共享资源是___＿____＿___。 （5）根据Flaｓｈ是否支持处理器的直接读操作,NiosII处理的bootloａｄeｒ分成两种模式：___＿_＿_______＿__bootｌoａｄer、＿_＿＿______＿__＿__ boｏtlｏadｅr。（6）用uＣ/OS-IＩ操作系统实现以太网与轻量IP功能的时候,以太网的中断号至少是_＿＿＿___＿____。 （7）Alｔera公司的FPGA常用的配置方式: ＪＴAＧ方式、__＿＿＿___＿_＿、____＿___＿_＿。 （8）ＣycloneIＩ FＰＧA上面集成的Blｏck RAM为Ｍ４K,一个M4K的大小是_＿______。 （9）使用QｕａrtｕsII进行FPＧA设计的开发流程是:设计输入、＿___＿____＿、_＿______＿__、仿真、___＿＿____ 。

基于FPGA的嵌入式系统课程设计题目及要求

一、课程设计要求 1、课程设计要求所有题目采用Quartus II 工具提供的图形输入或者VerilogHDL语言输入方式作为电路设计工具，在NiosII上采用C语言实现编程，自定向下正向设计方法，先设计硬件系统，再进行软件编程，能够生成正确的FPGA下载代码和NiosII执行的软件代码。硬件功能仿真和时序仿真采用第三方工具（建议为：modelsim），综合与布局布线工具为：Quartus II，SOPC Builder建立软件运行环境，具体要求为： 1）根据课设题目，进行总体设计方案；（10分） 2）硬件电路顶层设计、模块划分、引脚定义；（10分） 3）电路设计及NiosII设计，提交电路设计源代码或电路图；（10分） 4）综合与布局布线，提交综合与布局布线报告（10分） 5）FPGA下载代码和引脚分布；（10分） 6）软件总体设计及画出流程图；（10分） 7）程序设计，提交程序代码；（10分） 8）程序编译下载及仿真调试；（10分） 2、课程设计题目共6个，要求每个同学独立完成其中的一个： 要求学号为1、7、13、19、25、31的同学做1号题目； 要求学号为2、8、14、20、26、32的同学做2号题目； 要求学号为3、9、15、21、27、33的同学做3号题目； 要求学号为4、10、16、22、28、34的同学做4号题目； 要求学号为5、11、17、23、29、35的同学做5号题目； 要求学号为6、12、18、24、30、36的同学做6号题目。 3、题目要求独立完成，设计和报告如有雷同，将一个成绩平均分配雷同的同学。 4、时间、地点 时间：8:00 ——14:00， 5、全勤且提交课程设计报告及心得体会者记20分，课程设计时间段内任意时间点名未到（吃饭时间12:00 ——12:30；18:00 ——18:30除外）、迟到、玩游戏扣除：3分/次，6次及6次以上者课程设计成绩直接记：不及格。 实验使用平台：DE2实验板