计算机组成原理期末复习汇总

《计算机组成原理》期末复习资料汇总一、名词解释

微程序：是指能实现一条机器指令功能的微指令序列。

微指令：在机器的一个CPU周期内，一组实现一定操作功能的微命令的组合。

微操作：执行部件在微命令的控制下所进行的操作。

加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移一位，减除数；当余数为负时，商“0”，余数左移一位，加除数。

有效地址：EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址.

形式地址：指令中地址码字段给出的地址，对形式地址的进一步计算可以得到操作数的实际地址。

相容性微操作：在同一CPU周期中，可以并行执行的微操作。

相斥性微操作：在同一CPU周期中，不可以并行执行的微操作。

PLA：Programmable Logic Arrays，可编程逻辑阵列。

PAL：Programmable Array Logic，可编程阵列逻辑。

GAL：Generic Array Logic，通用阵列逻辑。

CPU：Central Processing Unit，中央处理器。一块超大规模的集成电路，是一台计算机的运算核心和控制核心。

RISC：Reduced Instruction Set Computer，精简指令系统计算机。

CISC：Complex Instruction Set Computer，复杂指令系统计算机。

ALU：Arithmetic Logic Unit，算术逻辑单元。CPU执行单元，用来完成算术逻辑运算。

二、选择题

1.没有外存储器的计算机监控程序可以存放在( B )。

A．RAM B．ROM C．RAM和ROM D．CPU

2.完整的计算机系统应包括（ D ）。

A．运算器．存储器．控制器 B．外部设备和主机

C．主机和使用程序D．配套的硬件设备和软件系统

3.在机器数（ BC ）中，零的表示形式是唯一的。

A．原码B．补码 C．移码 D．反码

4.在定点二进制运算器中，减法运算一般通过（ D ）来实现。

A．原码运算的二进制减法器 B．补码运算的二进制减法器

C．原码运算的十进制加法器D．补码运算的二进制加法器

5.某寄存器中的值有时是地址，因此只有计算机的（C）才能识别

它。

A．译码器 B．判断程序C．指令 D．时序信号

6.下列数中最小的数为（ C ）。

A．（101001）2 B．（52）8C．（101001）BCD D．（233）16

7.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是

（ C ）。

A．阶符与数符相同为规格化数

B．阶符与数符相异为规格化数

C．数符与尾数小数点后第一位数字相异为规格化数

D．数符与尾数小数点后第一位数字相同为规格化数

8.补码加减法是指（ C ）。

A．操作数用补码表示，两数尾数相加减，符号位单独处理，减法用加法代替

B．操作数用补码表示，符号位与尾数一起参与运算，结果的符号与加减相同

C．操作数用补码表示，连同符号位直接相加减，减某数用加某数的补码代替，结果的符号在运算中形成

D．操作数用补码表示，由数符决定两尾数的操作，符号位单独处理

9.运算器虽然由许多部件组成，但核心部件是（ B ）。

A．数据总线B．算术逻辑运算单元

C．多路开关 D．累加寄存器

10.指令系统中采用不同寻址方式的目的主要是（ B）。

A．实现存储程序和程序控制

B．缩短指令长度，扩大寻址空间，提高编程灵活性

C．可以直接访问外存

D．提供扩展操作码的可能并降低指令译码难度

11.指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实

现（D）。

A．堆栈寻址 B．程序的条件转移

C．程序的无条件转移D．程序的条件转移或无条件转移

12.微程序控制器中，机器指令与微指令的关系是（ B ）。

A．每一条机器指令由一条微指令来执行

B．每一条机器指令由一段由微指令编程的微程序来解释执行

C．一段机器指令组成的程序可由一条微指令来执行

D．一条微指令由若干个机器指令组成

13.用以指定将要执行的指令所在地址的是（ B ）。

A．指令寄存器B．程序计数器 C．数据寄存器 D．累加器

14.常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容

量的磁表面存储器。

A．cache-主存 B．主存-辅存 C．cache-辅存 D．通用寄存器-cache

15.RISC访内指令中，操作数的物理位置一般安排在（ D ）。

A．栈顶和次栈顶 B．两个主存单元

C．一个主存单元和一个通用寄存器 D．两个通用寄存器16.CPU中跟踪指令后继地址的寄存器是（ C ）。

A．地址寄存器 B．指令计数器C．程序计数器 D．指令寄存器

17.单级中断系统中，CPU一旦响应中断，立即关闭（ C ）标志，以防

止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A．中断允许 B．中断请求C．中断屏蔽 D．DMA请求18.下面操作中应该由特权指令完成的是（ B ）。

A．设置定时器的初值B．从用户模式切换到管理员模式

C．开定时器中断D．关中断

19.主存贮器和CPU之间增加cache的目的是（ A ）。

A．解决CPU和主存之间的速度匹配问题

B．扩大主存贮器容量

C．扩大CPU中通用寄存器的数量

D．既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

20.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作

数外，另一个常需采用（ C ）。

A．堆栈寻址方式 B．立即寻址方式C．隐含寻址方式 D．间接寻址方式

21.为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。

A．通用寄存器B．堆栈 C．存储器 D．外存

22.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ D ）。

A．8，512 B．512，8 C．18，8 D．19，8

解析：

内存的地址线跟内存的容量有关，类似于有1万个人有电话，电话号码就至少得5位一样，只不过区别是电脑内部用二进制而不是十进制。内

存的容量有多少，是用多少个二进制数表示，那么地址线的条数就是多少个，比如容量是4位的，用两个2进制数表述，那么地址线就是2条，8位的，用三个2进制数表示，地址线就应该是3条，这样推下来，内容容量是能用多少个二进制数表示，相当于1个二进制数的2的多少次，那么地址条数就是多少。512k应该指的是512KB，相当于4Mb（按照1比8换算），需要用22位二进制数表示，相当于2的22次，所以用22条地址线。数据线指一次传输的数据的宽度，8位的宽度应该用8根数据线。

23.定点运算器用来进行（B）。

A．十进制加法运算B．定点数运算

C．浮点数运算D．既进行定点数运算也进行浮点数运算

24.直接．间接．立即3种寻址方式指令的执行速度，由快至慢的排序是

（ C ）。

A．直接．立即．间接B．直接．间接．立即

C．立即．直接．间接D．立即．间接．直接

25.寄存器间接寻址方式中，操作数处在（ B ）。

A．通用寄存器B．主存单元

C．程序计数器D．堆栈

26.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址

问题。通常采用的一种方法是断定方式，其基本思想是（ C ）。

A．用程序计数器PC来产生后继微指令地址

B．用微程序计数器μPC来产生后继微指令地址

C．通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址

D．通过指令中指定一个专门字段来控制产生后继微指令地址

27.两补码相加，采用1位符号位，当（ D ）时，表示结果溢出。

A. 符号位有进位

B. 符号位进位和最高数位进位异或结果为0

C. 符号位为1

D. 符号位进位和最高数位进位异或结果为1

28.某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围

是（ A ）。

A．1M B．4MB C．4M D．1MB

解析问题：

1．某计算机字长为32位,其存储容量为16MB,若按双字编址,它的寻址范围是多少

2．某机字长为32位,存储容量为64MB,若按字节编址.它的寻址范围是多少?

解答：

我的方法是全部换算成1位2进制的基本单元来算。先计算总容量，如第一题中是16mb中，一B为8位，也就是8个一位基本单元组成，16M=2^24位=2^24个一位基本单元。所以总的基本单元是2^24*8。

一个字长是n位，就是说一个字是由n个一位基本单元组成。按照字来编址就是说由一个字所包含的一位基本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的的基本单元数

作为一个地址单元。由于一个字节（1B）永远是8位，所以按字节编址永远是8个一位基本单元作为一个地址单元。寻址范围就是说总共有多少个这样的地址。

第一题中一个字长是32位，对于按字编址来说一个地址单元有32个基本单元，按双字编址则是一个地址单元有64个，按字节是8个，总容量是2^24*8个。所以按字编址的地址数是2^24*8/32个，按双字是2^24*8/64个，按字节是2^24*8/8个。因此，第一题答案是2^21=2M。

同理，第二题答案是2^26*8/8=2^26=64M。

29.某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E

和R/W#，该芯片的管脚引出线数目是（ D ）。

A．20 B．28 C．30 D．32

这个题目其实就是要计算地址总线和数据总线的引脚数。

既然是8位宽带，那数据线引脚就要8个，1M个存储单元需要20根地址线，因为2的20次方等于1M，所以这个芯片的引脚数目至少为1+1+1+1+8+20=32（电源+地+E+R/W+数据线+地址线）

30.存储单元是指（ B）。

A．存放1个二进制信息位的存储元 B．存放1个机器字的所有存储元集合

C．存放1个字节的所有存储元集合 D．存放2个字节的所有存储元集合

31.指令周期是指（ C ）。

A．CPU从主存取出一条指令的时间

B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行一条指令的时间

D．时钟周期时间

32.中断向量地址是（ C）。

A．子程序入口地址 B．中断服务程序入口地址

C．中断服务程序入口地址指示器D．例行程序入口地址

33.从信息流的传输速度来看，（ A ）系统工作效率最低。

A．单总线 B．双总线 C．三总线 D．多总线

34.同步控制是（ C ）。

A．只适用于CPU控制的方式 B．只适用于外围设备控制的方式

C．由统一时序信号控制的方式 D．所有指令执行时间都相同的方式

35.采用DMA方式传送数据时，每传送一个数据，就要占用一个（ C ）

的时间。

A．指令周期 B．机器周期C．存储周期 D．总线周期36.计算机硬件能直接执行的是（ C）。

A．符号语言 B．汇编语言C．机器语言 D．机器语言和汇编语言

37.运算器的核心部件是（ C ）。

A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器

38.对于存储器主要作用，下面说法是正确（ C ）。

A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序

39.至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是

（ C ）。

A．节约元件 B．运算速度快 C．物理器件性能决定D．信息处理方便

40.CPU中有若干寄存器，其中存放存储器中数据的寄存器是（ A ）。

A．地址寄存器B．程序计数器 C．数据寄存器 D．指令寄存器

41.CPU中有若干寄存器，其中存放机器指令的寄存器是（ D ）。

A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器

42.CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器

是（C）。

A．地址寄存器 B．数据寄存器 C．程序计数器D．指令寄存器

43.CPU中程序状态寄存器中的各个状态标志位是依据（ C ）来置位的。

A．CPU已执行的指令 B．CPU将要执行的指令

C．算术逻辑部件上次的运算结果 D．累加器中的数据

44.为协调计算机各部件的工作，需要（ B ）来提供统一的时钟。

A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器

45.能发现两位错误并能纠正一位错的编码是( A )。

A．海明码 B．CRC码 C．偶校验码 D．奇校验码

46.下列存储器中，速度最慢的是（ C ）。

A．半导体存储器 B．光盘存储器C．磁带存储器 D．硬盘存储器

47.下列部件设备中，存取速度最快的是( B )。

A．光盘存储器B．CPU的寄存器C．软盘存储器 D．硬盘存储器

48.某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确

( C )。

A．18根 B．16K根C．14根D．22根

49.计算机的存储器采用分级存储体系的目的是（ D ）。

A．便于读写数据 B．减小机箱的体积

C．便于系统升级 D．解决存储容量．价格与存取速度间的矛盾

50.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的

任意一快的位置上，下面哪项符合这种特点（ B ）。

A．直接映射B．全相联映射 C．组相联映射 D．混合映射

51.指令系统中采用不同寻址方式的目的主要是（ B ）。

A. 实现程序控制和快速查找存储器地址

B. 缩短指令长度，扩大寻址空间，提高编程灵活性

C. 可以直接访问主存和外存

D. 降低指令译码难度

52.CPU组成中不包括（ D ）。

A．指令寄存器B．地址寄存器C．指令译码器D．地址译码器

53.程序计数器PC在下面（ C ）部件中。

A．运算器B．存储器 C．控制器 D．I/O接口

54.CPU内通用寄存器的位数取决于（ B ）。

A．存储器容量B．机器字长 C．指令的长度D．CPU 的管脚数

55.以硬件逻辑电路方式构成的控制器又称为（ B ）。

A．存储逻辑型控制器B．组合逻辑型控制器 C．微程序控制器D．运算器

56.直接转移指令的功能是将指令中的地址代码送入（ C ）部件中。

A．累加器 B．地址寄存器C．PC寄存器 D．存储器

57.状态寄存器用来存放（ B）。

A．算术运算结果B．算术．逻辑运算及测试指令的结果状态C．运算类型 D．逻辑运算结果

58.微程序放在（ D ）。

A．指令寄存器 B．RAM C．内存 D．控制存储器

59.主机，外设不能并行工作的方式是（ B ）。

A．中断方式B．程序查询方式C．通道方式 D．DMA方式

60.禁止中断的功能可由（ D ）来完成。

A．中断触发器 B．中断禁止触发器

C．中断屏蔽触发器D．中断允许触发器

61.在微机系统中，主机与高速硬盘进行数据交换一般用（ C）。

A．程序中断控制 B．程序直接控制C．DMA方式D．通道方式

62.DMA方式数据的传送是以( C )为单位进行的。

A．字节 B．字C．数据块 D．位

63.DMA方式在( A )之间建立的直接数据通路。

A．主存与外设 B．CPU与外设C．外设与外设D．CPU 与主存

64.冯·诺依曼机工作方式的基本特点是（ B ）。

A．多指令流单数据流B．按地址访问并顺序执行指令

C．堆栈操作D．存储器按内部选择地址

65.针对8位二进制数，下列说法中正确的是( B )。

A．B．－127的反码等于0的移码

C．＋1的移码等于－127的反码 D．0的补码等于－1的反码

66.计算机系统中采用补码运算的目的是为了（ C ）。

A．与手工运算方式保持一致B．提高运算速度

C．简化计算机的设计D．提高运算的精度

67.长度相同但格式不同的2种浮点数，假设前者阶码长．尾数短，后者

阶码短．尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ B ）。

A．两者可表示的数的范围和精度相同

B．前者可表示的数的范围大但精度低

C．后者可表示的数的范围大且精度高

D．前者可表示的数的范围大且精度高

68.在浮点数原码运算时，判定结果为规格化数的条件是（ D ）。

A．阶的符号位与尾数的符号位不同B．尾数的符号位与最高数值位相同

C．尾数的符号位与最高数值位不同D．尾数的最高数值位为1

69.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是

（ C ）。

A．阶符与数符相同

B．阶符与数符相异

C．数符与尾数小数点后第1位数字相异

D．数符与尾数小数点后第1位数字相同

70.在定点运算器中，无论采用双符号位还是单符号位，必须有（ C ），

它一般用（）来实现。

A．译码电路，与非门B．编码电路，或非门

C．溢出判断电路，异或门D．移位电路，与或非门

71.在定点数运算中产生溢出的原因是（ C ）。

A．运算过程中最高位产生了进位或借位

B．参加运算的操作数超出了机器的表示范围

C．运算的结果超出了机器的表示范围

D．寄存器的位数太少，不得不舍弃最低有效位

72.存储周期是指（ C）。

A．存储器的读出时间B．存储器的写入时间

C．存储器进行连续读和写操作所允许的最短时间间隔

D．存储器进行连续写操作所允许的最短时间间隔

73.和外存储器相比，内存储器的特点是（ C ）。

A．容量大，速度快，成本低B．容量大，速度慢，成本高

C．容量小，速度快，成本高D．容量小，速度快，成本低

74.某计算机字长16位，它的存储容量64KB，若按字编址，那么它的寻

址范围是（ B ）。

A．0～64K B．0～32K C．0～64KB D．0～32KB

75.某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线

数目为（ D ）。

A．64,16 B．16,64 C．64,8 D．16,16

76.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线

数目为（D）。

A．8,512 B．512,8 C．18,8 D．19，8

77.某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ C ）。

A．0～1M B．0～512KB C．0～256K D．0～256KB

78.某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围

是（ A ）。

A．0～1M B．0～4MB C．0～4M D．0～1MB

79.某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范

围是（ C ）。

A．0～4MB B．0～2MB C．0～2M D．0～1MB

80.某计算机字长为为32位，其存储容量为16MB，若按双字编址，它的

寻址范围是（ B ）。

A．0～16MB B．0～8M C．0～8MB D．0～16MB

81.某SRAM芯片，其容量为512×8位，加上电源端和接地端，该芯片引

出线的最小数目应为（ D ）。

A．23 B．25 C．50 D．19

82.在虚拟存储器中，当程序在执行时，（ D ）完成地址映射。

A．程序员B．编译器C．装入程序D．操作系统

83.虚拟段页式存储管理方案的特点为( D )。

A．空间浪费大．存储共享不易．存储保护容易．不能动态连接

B．空间浪费小．存储共享容易．存储保护不易．不能动态连接

C．空间浪费大．存储共享不易．存储保护容易．能动态连接

D．空间浪费小．存储共享容易．存储保护容易．能动态连接

84.在cache的地址映射中，若主存中的任意一块均可映射到cache内的

任意一块的位置上，则这种方法称为( A )。

A．全相联映射B．直接映射C．组相联映射D．混合映射

85.对某个寄存器中操作数的寻址方式称为( C )寻址。

A．直接B．间接C．寄存器D．寄存器间接

86.变址寻址方式中，操作数的有效地址等于( C )。

A．基值寄存器内容加上形式地址（位移量）

B．堆栈指示器内容加上形式地址

C．变址寄存器内容加上形式地址

D．程序计数器内容加上形式地址

87.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示

的栈顶单元，如果进栈操作的动作是：(A)→Msp,(SP)－1→SP，那么出栈操作的动作应为( B )。

A．(Msp)→A,(SP)+1→SP B．(SP)+1→SP,(Msp)→A

C．(SP)－1→SP,(Msp)→A D．(Msp)→A,(SP)－1→SP

88.运算型指令的寻址与转移性指令的寻址不同点在于( A )。

A．前者取操作数，后者决定程序转移地址

B．后者取操作数，前者决定程序转移地址

C．前者是短指令，后者是长指令

D．前者是长指令，后者是短指令

89.中央处理器是指( C )。

A．运算器B．控制器

C．运算器和控制器D．运算器，控制器和主存储器

90.在CPU中跟踪指令后继地址的寄存器是( B )。

A．主存地址寄存器B．程序计数器

C．指令寄存器D．状态条件寄存器

91.指令周期是指( C )。

A．CPU从主存取出一条指令的时间

B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行这条指令的时间

D．时钟周期时间

92.下面描述的RISC机器基本概念中正确的句子是( B )。

A．RISC机器不一定是流水CPU B．RISC机器一定是流水CPU

C．RISC机器有复杂的指令系统D．CPU配备很少的通用寄存器

93.计算机操作的最小时间单位是( A )。

A．时钟周期B．指令周期C．CPU周期D．微指令周期

94.计算机系统的输入输出接口是（ B）之间的交接界面。

A．CPU与存储器B．主机与外围设备

C．存储器与外围设备D．CPU与系统总线

95.计算机的外围设备是指（ D）。

A．输入/输出设备B．外存设备

C．远程通信设备D．除了CPU和内存以外的其它设备

96.显示器的主要参数之一是分辨率，其含义为（ B ）。

A．显示屏幕的水平和垂直扫描频率

B．显示屏幕上光栅的列数和行数

C．可显示不同颜色的总数

D．同一幅画面允许显示不同颜色的最大数目

97.中断发生时，由硬件保护片更新程序计数器PC，而不是由软件完成，

主要是为了( A )。

A．能进入中断处理程序并能正确返回原程序

B．节省内存

C．提高处理机的速度

D．使中断处理程序易于编制，不易出错

98.中断向量地址是( B )。

A．子程序入口地址B．中断源服务程序入口地址

C．中断服务程序入口地址D．中断返回地址

99.在I/O设备．数据通道．时钟和软件这四项中，可能成为中断源的是

( D )。

A．I/O设备B．I/O设备和数据通道

C．I/O设备．数据通道和时钟D．I/O设备．数据通道．时钟和软件

100.中断允许触发器用来( D )。

A．表示外设是否提出了中断请求B．CPU是否响应了中断请求

C．CPU是否正在进行中断处理D．开放或关闭可屏蔽硬中断

101.硬中断服务程序结束返回断点时，程序末尾要安排一条指令IRET，它的作用是( B )。

A．构成中断结束命令B．恢复断点信息并返回

C．转移到IRET的下一条指令D．返回到断点处

102.在采用DMA方式高速传输数据时，数据传送是( B )。

A．在总线控制器发出的控制信号控制下完成的

B．在DMA控制器本身发出的控制信号控制下完成的

C．由CPU执行的程序完成的

D．由CPU响应硬中断处理完成的

103.周期挪用方式常用于( A )方式的/输入输出中。

A．DMA B．中断C．程序传送D．通道

104.如果有多个中断同时发生，系统将根据中断优先级最高的中断请求。若要调整中断事件的响应次序，可以利用( D )。

A．中断嵌套B．中断向量C．中断响应D．中断屏蔽

105.通道对CPU的请求形式是( B )。

A．自陷B．中断C．通道命令D．跳转指令

106.CPU对通道的请求形式是( D )。

A．自陷B．中断C．通道命令D．I/O指令

三、填空

1.浮点数规格化时的精度由尾数的位数决定，范围由阶码的位数决定。

2.三态门比普通状态（高电平、低电平）多哪一个状态？高阻态（悬空）。

3.Am2901芯片是运算器作用的部件，它的两个主要功能是：作为运算器、

作为定序器（确定下一条微指令的指令）。

4.Am2910芯片是寄存器作用的部件。

5.运算器可以实现算术运算和逻辑运算。

6.BCD码：用4位二进制代码表示一位十进制数，最常见的BCD码是8421

码。

7.根据操作数的位置，指出寻址方式：

操作数在寄存器中，称为寄存器寻址方式：

操作数地址在寄存器中，称为寄存器间接寻址方式；

操作数在指令中，称为立即寻址方式；

操作数地址在指令中，称为直接寻址方式。

8.设形式地址为D，以直接寻址方式，有效地址为：D；

以间接寻址方式，有效地址为：（D）；

以相对寻址方式，有效地址为：（PC）＋Ｄ;

以寄存器寻址间接寻址方式，有效地址为：（R i）;

以基址寻址方式，有效地址为：D+（BR）；

以变址寻址方式，有效地址为：D+（IX）。

9.浮点数向左规格化的原则：尾数左移一位，阶码减１。

浮点数向右规格化的原则：尾数右移一位，阶码加１。

10.在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵

循分段的原则，包括：○1.把相斥性的微命令分在同一段中；○2.一般每个小段要留出一个状态，表示：本段不执行任何操作。

11.补码定点加减运算的溢出判断有两种方式，分别是：用一位符号位判

断溢出和用两位符号位判断溢出。

12.规格化浮点数的判断依据是：尾数的绝对值在0.5和１范围内。

13.所谓寻址方式是：找出有效地址的方式。

14.基址寻址：操作数的有效地址＝形式地址＋基地址。

15.在计算机中存放指令地址的寄存器叫PC（程序计数器）。

16.在取指令之前，首先把PC的内容送到地址（MAR）寄存器中，然后由

CPU发出读命令，把指令从地址寄存器所指定的内存存储单元中取出来，送到CPU的指令寄存器中。

17.控制器的设计方法有两种，分别是：组合逻辑设计和微程序设计。

18.影响并行加法器的两个因素是：进位信号和传递时间。

19.微程序控制的计算机中的控制存储器CM是用来存放微程序。

20.编码左移、右移的计算结果。补码为算术左移１位后得，算术右移一

位后得。

21.-0的反码表示为：1.1111111（假设数据有8位，用二进制表示）。

０的原码、补码、反码、移码（8位二进制数表示）

22.控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各

种操作实施时间上的控制。

23.根据编码方式，微指令分成水平型微指令和垂直型微指令两种类型。

水平型微指令可以同时执行若干个微操作，所以执行机器的速度比垂直型微指令快。

24.阶码８位（最左一位为符号位），用移码表示，尾数为24位（最左一

位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为FFH，尾数为7FFFFFＨ，绝对值最小的负数的阶码为FFH，尾数为800000

Ｈ（用十六进制表示）。

25.影响流水线性能的因素主要反映在访存冲突和相关问题两个方面。

四、简答题

1.设x=0.11011，y=0.10111，用变形补码计算x+y的值，同时指出结果是

否溢出。

解：[x]补’=00.11011，[y]补’=00.10111，则[x]补’+[y]

，

补’=00.11011+00.10111=01.10010

符号位为“01”，表示溢出。由于第一位符号位为0，表示正溢出。

2.AM2901器件中的Q寄存器的用途是什么，为什么需要它与通用寄存器一

起移位？

解：主要用途是运算器，在进行逻辑运算时用于存放部分积；进行除法运算时，用作商寄存器。目的：为了乘除法的需要。

3.试问CPU中有哪些主要的寄存器，它们各自的功能是什么？

解：地址寄存器AR：存放将被访问的存储单元的地址；

数据寄存器DR：存放欲存入存储器中的数据或最近从存储器中读出的数据；

指令寄存器IR：存放从存储器中取出的待执行的指令。

程序计数器PC：存放正在执行的指令的地址或接着将要执行的下一条指令的地址。

计算机组成原理期末试题

第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。

直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选

计算机组成原理练习题-答案

一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

计算机组成原理知识点总结——详细版

计算机组成原理2009年12月期末考试复习大纲 第一章 1.计算机软件的分类。 P11 计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序。 2.源程序转换到目标程序的方法。 P12 源程序是用算法语言编写的程序。 目标程序（目的程序）是用机器语言书写的程序。 源程序转换到目标程序的方法一种是通过编译程序把源程序翻译成目的程序，另一种是通过解释程序解释执行。 3.怎样理解软件和硬件的逻辑等价性。 P14 因为任何操作可以有软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。对于某一机器功能采用硬件方案还是软件方案，取决于器件价格，速度，可靠性，存储容量等因素。因此，软件和硬件之间具有逻辑等价性。 第二章 1.定点数和浮点数的表示方法。 P16 定点数通常为纯小数或纯整数。 X=XnXn-1…..X1X0 Xn为符号位，0表示正数，1表示负数。其余位数代表它的量值。 纯小数表示范围0≤|X|≤1-2-n 纯整数表示范围0≤|X|≤2n -1

浮点数：一个十进制浮点数N=10E.M。一个任意进制浮点数N=R E.M 其中M称为浮点数的尾数，是一个纯小数。E称为浮点数的指数，是一个整数。 比例因子的基数R=2对二进制计数的机器是一个常数。 做题时请注意题目的要求是否是采用IEEE754标准来表示的浮点数。 32位浮点数S（31）E（30-23）M（22-0） 64位浮点数S（63）E（62-52）M（51-0） S是浮点数的符号位0正1负。E是阶码，采用移码方法来表示正负指数。 M为尾数。P18 P18

2.数据的原码、反码和补码之间的转换。数据零的三种机器码的表示方法。 P21 一个正整数，当用原码、反码、补码表示时，符号位都固定为0，用二进制表示的数位值都相同，既三种表示方法完全一样。 一个负整数，当用原码、反码、补码表示时，符号位都固定为1，用二进制表示的数位值都不相同，表示方法。 1.原码符号位为1不变，整数的每一位二进制数位求反得到反码； 2.反码符号位为1不变，反码数值位最低位加1，得到补码。 例：x= (+122)10=(+1111010)2原码、反码、补码均为01111010 Y=(-122)10=(-1111010)2原码11111010、反码10000101、补码10000110 +0 原码00000000、反码00000000、补码00000000 -0 原码10000000、反码11111111、补码10000000 3.定点数和浮点数的加、减法运算：公式的运用、溢出的判断。 P63 已知x和y，用变形补码计算x+y，同时指出结果是否溢出。 （1）x=11011 y=00011 （2）x=11011 y=-10101 （3）x=-10110 y=-00001

(完整版)计算机组成原理期末考试试题及答案

计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

计算机组成原理选择题及答案

1. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（） A. 指令操作码的译码结果 B. 指令和数据的寻址方式 C. 指令周期的不同阶段 D. 指令和数据所在的存储单元 答案为：C 2. 假定变量i，f，d数据类型分别为int, float, double(int用补码表示，float和double用IEEE754单精度和双精度浮点数据格式表示)，已知i=785，f=1.5678e3 ，d=1.5e100，若在32位机器中执行下列关系表达式，则结果为真的是() (I) i==(int)(float)i (II)f==(float)(int)f (III)f==(float)(double)f (IV)(d+f)-d==f A. 仅I和II B. 仅I和III C. 仅II和III D. 仅III和IV 答案B 3.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z 是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y 后，x、y和z的值分别是： A x=0000007FH , y=FFF9H , z=00000076H B x=0000007FH , y=FFF9H , z=FFFF0076H C x=0000007FH , y=FFF7H , z=FFFF0076H D x=0000007FH , y=FFF7H , z=00000076H 答案D 4. 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址，现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储 器，则需要上述规格的ROM芯片数和RAM芯片数分别是（） A . 1、15 B . 2、15 C . 1、30 D . 2、30 答案D 5. 假定用若干个2K×4位芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（） A. 0000H B. 0600H C. 0700H D. 0800H 答案D

计算机组成原理考研知识点汇总

计算机组成原理考研知 识点汇总 一, 计算机系统概述 (一) 计算机发展历程 第一台电子计算机ENIAC诞生于1946年美国宾夕法尼亚大学.ENIAC用了18000电子管,1500继电器,重30吨,占地170m2,耗电140kw,每秒计算5000次加法.冯?诺依曼(VanNeumann)首次提出存储程序概念,将数据和程序一起放在存储器,使编程更加方便.50年来,虽然对冯?诺依曼机进行很多改革,但结构变化不大,仍称冯?诺依曼机. 发展阶段时间硬件技术速度/(次/秒) 第一代1946-1957 电子管计算机时代40 000 第二代1958-1964 晶体管计算机时代200 000 第三代1965-1971 中小规模集成电路计算机时代 1 000 000 第四代1972-1977 大规模集成电路计算机时代10 000 000 第五代1978-现在超大规模集成电路计算机时代100 000 000 EDVAC(Electronic Discrete Variable Automatic Computer)电子离散变量计算机 组成原理是讲硬件结构的系统结构是讲结构设计的 摩尔定律微芯片上的集成管数目每3年翻两番.处理器的处理速度每18个月增长一倍. 每代芯片的成本大约为前一代芯片成本的两倍 新摩尔定律全球入网量每6个月翻一番. 数学家冯·诺依曼(von Neumann)在研究EDVAC机时提出了“储存程序”的概念.以此为基础的各类计算机通称为冯·诺依曼机.它有如下特点: ①计算机由运算器,控制器,存储器,输入和输出五部分组成 ②指令和数据以同等的地位存放于存储器内,并可按地址寻访 ③指令和数据均用二进制数表示 ④指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置 ⑤指令在存储器内按顺序存放 ⑥机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成 图中各部件的功能 ·运算器用来完成算术运算和逻辑运算并将的中间结 果暂存在运算器内 ·存储器用来存放数据和程序 ·控制器用来控制,指挥程序和数据的输入,运行以及 处理运行结果 ·输入设备用来将人们熟悉的信息转换为机器识别的 信息 ·输出设备将机器运算结果转为人熟悉的信息形式

计算机组成原理期末考试

计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111

计算机组成原理选择题200道

【选择题200道】 1. 计算机系统中的存贮器系统是指__D____。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 2. 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小 数为___ B __ 。 -32 -31 -32 -31 A+（ 1 - 2 ） B + （1 - 2 ） C 2 D 2 3. 算术/ 逻辑运算单元74181ALU可完成_C ________ 。 A 16种算术运算功能 B 16种逻辑运算功能 C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能 4. 存储单元是指_B ______ 。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 5. 相联存贮器是按—C―行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方 式 D 地址方式与堆栈方式 6. 变址寻址方式中，操作数的有效地址等于_C _____ 。 A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量） 7. 以下叙述中正确描述的句子是：__AD ___ 。 A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作 & 计算机使用总线结构的主要优点是便于实现积木化，同时_C_____ 。

计算机组成原理-知识点

课程知识点分析 试题类型: 单项选择2’* 10 = 20’; 填空1’* 15 = 15’; 简答5’* 3 = 15’; 计算题6’* 5 = 30’; 分析论述10’*2 = 20’; 总分100’; 各位同学,在使用这份资料复习时,要注意: 带有红色标记的是重点内容; 尽管很多知识点只有几个字,但是涉及的内容却非常多,比如Cache映像机制;考虑到有些同学考试时有不好的习惯,为了避免麻烦,我在这儿只给大家提纲,请大家对应的看书; 请大家看时,把你特别不明白的地方标出来,发送给lei.z@,我在周一给大家讲解。蓝色标记是之前考过的,应该很重要。大题都在第四章以后--------------------------------------------------------------------- 第一章计算机系统概论 1.1教学内容介绍 (1计算机的发展与应用。 (2计算机系统的层次结构。

(3计算机的特点:快速性、通用性、准确性和逻辑性。 (4计算机的分类方法。 (5性能指标。 1.2重难点分析 (1计算机系统从功能上可划分为哪些层次?各层次在计算机系统中起什么作用? (2冯.诺依曼计算机体系的基本思想是什么?(选择、填空。指令和数据都是用二进制表示的 (3按照此思想设计的计算机硬件系统应由哪些部件组成?各起什么作用? (4如:指令和数据都存于存储器中,计算机如何区分它们? (5衡量计算机性能的主要指标- 机器字长(定义、主频、CPI、MIPS(含义、FLOPS等等 第三章系统总线 3.1教学内容 (1总线及分类。总线是连接各个部件的信息传输线,总线包括:片内总线、系统总线和通信总线。 (2理解总线标准的意义,看看你知道主板上的几种标准总线。 (3总线特性及性能指标: 包括机械特性、电气特性、功能特性和时间特性。 (4总线结构:单总线结构、双总线结构和三总线结构。 (5总线连接方式: 串行传送、并行传送和分时传送。

《计算机组成原理》期末考试试题及答案

武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍

（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）

计算机组成原理期末考试试卷及答案(1)

计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令

计算机组成原理练习题及参考答案

1.10111000当做无符号数的值为多少，当做整数的值为多少，当做定点小数的值为多少？(十进制数) 无符号：2^7+2^5+2^4+2^3=128+32+16+8=184 整数：10111000 定点小数:10111000 11000111(取反） 11000111(取反） + 1 + 1 11001000 11001000 -(2^3+2^6)=-72 -（1/2+1/16）=-9/16 2.已知接受到的信息为001100001111，其中有效数据位为8位，运用海明码检测，问信息传输是否有错？8位的数据值是多少？ 编号 检测位 数据位 12 1100 0 M8 C1=M1⊕M2⊕M4⊕M5⊕M7=0 11 1011 0 M7 C2=M1⊕M3⊕M4⊕M6⊕M7=0 10 1010 1 M6 C4=M2⊕M3⊕M4⊕M8=0 9 1001 1 M5 C8=M5⊕M6⊕M7⊕M8=0 8 1000 0 C8 7 0111 0 M4 发：0111 6 0110 0 M3 收：0000 5 0101 0 M2 发 ⊕收=0111 4 0100 1 C4 即M4出错则数据实为00111001 3 0011 1 M1 2 0010 1 C2 1 0001 1 C1 3.已知原始报文为1111，生成多项式为G （x ）=x 4+x 2 +x+1,求编码后的报文 （1）：将生成多项式为G （x ）=x 4+x 2 +x+1，转换成对应的二进制为10111 （2）生成多项式为5（R+1)位，将原始报文左移4（R)位为11110000 （3）进行模2除 _______00011__________ ______ 10111________________00010100_____________10111_______________010010________ 10111_____1101 11110000 10111 （4）编码CRC 码为11110011 4.采用IEEE754标准的32位短浮点数格式，即0-22位为尾数，23-30位为阶码位，第1位为数符，其中阶码偏置为127，试求出32位浮点代码CC9E23AF 的真值（结果可用任何进

计算机组成原理重点难点习题解答

计算机组成原理复习题 一.单项选择题 1.计算机中的主机包含( A )。 A.运算器、控制器、存储器 B.运算器、控制器、外存储器 C.控制器、内存储器、外存储器 D.运算器、内存储器、外存储器 2.二进制数10010010，相应的十进制数是（B）（128＋16＋2＝146） A.136 B.146 C.145 D.144 3.要使8位寄存器A中高4位变0，低4位不变，可使用（A）。逻辑乘 A. A∧0FH→A B.A∨0FH→A C. A∧F0H→A D. A∨F0H→A 4.在计算机内部用于汉字存储处理的代码是（B） A.汉字输入码 B.汉字内码 C.汉字字型码 D.汉字交换码 5.转移指令执行时,只要将转移地址送入( C.程序计数器)中即可 A.地址寄存器 B.指令寄存器 C.程序计数器 D.变址寄存器 6.设机器中存有代码10100011B，若视为移码，它所代表的十进制数为（ B.35）。 A.-23 B.35 C.53 D-113 7.将(-25.25)十进制数转换成浮点数规格化(用补码表示),其中阶符、阶码共4位，数符、尾数共8位，其结果 为（ B.0101，10011011 ） A．0011，10010100 B.0101，10011011 C.0011，1110 D.0101，1100101 8.（2000）10化成十六进制数是（ B.（7D0）16）。

A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7FO）16 9. 下列数中最大的数是（（10011001）2＝153 ）。 A．（10011001）2 B.（227）8C。（98）16 D.（152）10 10. （ D. 移码）表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 11. 在小型或微型计算机里，普遍采用的字符编码是（ D. ASCⅡ码）。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 12. 下列有关运算器的描述中，（D. 既做算术运算，又做逻辑运算）是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 13.控制存储器存放的是(C.微程序)。 A.微程序和数据 B.机器指令和数据 C.微程序 D.机器指令 14. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为( B. 立即寻址)。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 15. 下面描述的RISC机器基本概念中正确的表达是( B. RISC机器一定是流水CPU)。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统 D. CPU配备很少的通用寄存器 16. 系统总线中地址线的功能是(D. 用于指定主存和I/O设备接口电路的地址)。 A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备

计算机组成原理期末考试A卷-含答案

广东外语外贸大学信息学院计算机系 2004—2005学年第2学期 《计算机组成原理》期末考试试卷A 考卷适用班级：计算机专业03级考试时间：120分钟 班级_______ 学号_____________姓名_________成绩_______ 一、填空题（每空1分，共20分） 1．8位二进制补码表示整数的最小值为__-128____，最大值为__127___。 2．计算机常用的校验码有奇偶校验码、海明校验码、____CRC码_____。 3．一个浮点数，当其补码尾数右移1位时，为使其值不变，阶码应该__加1____。4．ALU的基本逻辑结构是__快速进位__加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。 5．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位__不相同__，则表明发生了溢出。 6．要组成容量为4M×8位的存储器，需要__8__片4M×1位的存储器芯片并联，或者需要__4____片1M×8位的存储器芯片串联。 7．一台计算机所具有的各种机器指令的集合称为该计算机的__指令系统__。 8．指令编码中，操作码用来指定__操作的类型__，n位操作码最多可以表示___2n____条指令。 9．CPU中，保存当前正在执行的指令的寄存器为__指令寄存器IR_，保存下一条指令地址的寄存器为_程序计数器PC__，保存CPU访存地址的寄存器为__内存地址寄存器AR__。10．控制器在生成各种控制信号时，必须按照一定的__时序__进行，以便对各种操作实施时间上的控制。 11．微程序控制器的核心部件是存储微程序的__控制存储器____，它一般用_只读存储器_构成。 12．任何指令周期的第一步必定是__取指__周期。 13．异步方式下，总线操作周期时间不固定，通过_握手(就绪/应答)_信号相互联络。14．输入输出操作实现的CPU与I/O设备的数据传输实际上是CPU与__IO设备接口寄存器__之间的数据传输。 二、选择题（每小题1分，共20分） 1．冯·诺曼机工作方式的基本特点是___________。 A．多指令流单数据流B．按地址访问并顺序执行指令 C．堆栈操作D．存储器按内容选择地址 2．主机中能对指令进行译码的器件是_________。 A．ALU B．运算器 C．控制器D．存储器 3．运算器的主要功能是进行_______。 A．逻辑运算B．算术运算

计算机组成原理选择题

A．-127 ～127；B．-128 ～+128；C．-128 ～+127；D．-128 ～+128。 2．设机器数采用补码形式（含1位符号位），若寄存器内容为9BH，则对应的十进制数为______。A．-27；B．-97；C．-101；D．155。答案： 3．设寄存器内容为80H，若它对应的真值是–127，则该机器数是______。 A．原码；B．补码；C．反码；D．移码。答案： 4．若9BH表示移码（含1位符号位）．其对应的十进制数是______。 A．27；B．-27；C．-101；D．101。答案： 5．当定点运算发生溢出时，应______ 。 A．向左规格化；B．向右规格化；C．发出出错信息；D．舍入处理。答案： 6．设寄存器内容为10000000，若它等于-0，则为______。 A．原码；B．补码；C．反码；D．移码。答案： 7．设寄存器内容为11111111，若它等于+127，则为______。 A．原码；B．补码；C．反码；D．移码。答案： 8．在浮点机中，判断原码规格化形式的原则是______。 A．尾数的符号位与第一数位不同；B．尾数的第一数位为1，数符任意； C．尾数的符号位与第一数位相同；D．阶符与数符不同。答案： 9．浮点数的表示范围和精度取决于______ 。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。答案： 10. 在定点补码运算器中，若采用双符号位，当______时表示结果溢出。 A．双符号相同B．双符号不同C．两个正数相加D．两个负数相加答案：

计算机组成原理期末复习知识要点

第一章 1）冯.诺依曼主要三个思想是什么？ （1）计算机处理采用二进制或二进制代码 （2）存储程序 （3）硬件五大部分：输入设备、输出设备、存储器、运算器和控制器 2）计算机硬件由哪5部分组成？ 输入设备、输出设备、存储器、运算器和控制器 3）VLSI中文的意思是什么？ 超大规模集成电路 4）列举出三个计算机应用领域？ 1．科学技术计算2．数据信息处理3．计算机控制 4．计算机辅助技术5．家庭电脑化 5）计算机系统分哪两大系统？ 硬件和软件系统 6）计算机内部信息包括哪两大信息？ 计算机中有两种信息流动：一是控制信息，即操作命令，其发源地为控制器；另一种是数据流，它受控制信息的控制，从一部件流向另一部件，边流动边加工处理。 7）计算机性能主要包括哪三个主要性能？ （1）基本字长: 是参与运算的数的基本长度，用二进制数位的长短来衡量，取决寄存器、加法器、数据总线等部件的位数。 （2）主存容量:可以用字节，有的用字长，K、M、G、T （3）运算速度: 是每秒能执行的指令条数来表示，单位是条/秒。（MIPS） 8）现代计算机系统分为五个层次级别是如何划分的？ 从功能上，可把现代计算机系统分为五个层次级别： 第一级是微程序设计级：是硬件级 第二级是一般机器级：机器语言级 第三级是操作系统级：是操作系统程序实现。(混合级) 第四级是汇编语言级：一种符号形式语言。 第五级是高级语言级 9）机器数是指什么？它主要是解决了数值的什么表示？ 10）机器数有哪4种表示方法？ 原码表示法、补码表示法、和移码表示法四种。 11）计算机数值有哪两种表示方式？它主要解决了数值的什么表示？ 定点表示和浮点表示。主要解决数中小数点的位置的确定。 12）浮点数在计算机内部表示两种方式是如何安排的？ 13）尾数是补码表示其规格化如何表示？ 正数：0.1×…×的形式负数：1.0×…×的形式 14）解释计算机内部数值0和字符0有何不同？ 数值0在计算机中为00H，而字符0为其ASCII码30H。 15）计算机如何判断加法溢出的？ 当运算结果超出机器所能表示的数域范围时，称为溢出。 判别方法有：符号位判别法、进位判别法、双符号位判别法。 16）半加器与全加器有什么不同？

计算机组成原理期末考试试卷

计算机组成原理期末考试试卷 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．通用寄存器属于____部分。 A．运算器B．控制器 C．存储器D．I/O接口 2．关于数据表示和编码，下列说法正确的是____。 A. 奇偶校验码是一种功能很强的检错纠错码 B. 在计算机中用无符号数来表示内存地址 C. 原码、补码和移码的符号编码规则相同 D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码 3．若x补=0.1101010，则x原=____。 A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010 4．在cache的下列映射方式中，无需考虑替换策略的是____。 A. 全相联映射 B. 组相联映射 C. 段相联映射 D. 直接映射 5．以下四种类型的二地址指令中，执行时间最短的是____。 A. RR型 B. RS型 C. SS型 D. SR型 6．下列关于立即寻址方式操作数所在位置的说法正确的是____。 A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中 7．微程序控制器中，机器指令与微指令的关系是____。 A．每一条机器指令由一条微指令来执行 B．一段机器指令组成的程序可由一条微指令来执行 C．每一条机器指令由一段用微指令编成的微程序来解释执行 D．一条微指令由若干条机器指令组成 8．下面有关总线的叙述，正确的是____。 A. 单总线结构中，访存和访问外设主要是通过地址来区分的 B. 对电路故障最敏感的仲裁方式是独立请求方式

C. 系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备 D. 同步定时适用于各功能模块存取时间相差很大的情况 9．若磁盘的转速提高一倍，则____。 A．平均存取时间减半 B．平均找道时间减半 C．平均等待时间减半 D．存储密度可以提高一倍 10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 二．填空题（下列每小题2分，共20分） 1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常 由、一般机器级、、汇编语言级和高级语言级组成。 2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数 为。 3．某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为。 4．在相对寻址方式中，操作数的有效地址等于的内容加上指令中的形式地址D。 5．不同的计算机有不同的指令系统，“RISC”表示的意思 是。 6．某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为和_ 位。 7．CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个时钟周期。

计算机组成原理练习题

填空题 1、存储器容量为256K，若首地址为00000H，则末地址为。 2、若某奇偶校验码编码为010000100，则采用的校验方案是。 3、DRAM存储器行、列地址要分两次打入，为了实现行、列地址的区分，需要给存储芯片提供地址选通信号和。 4、存储器容量的扩展有、和三种方式。 5、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是。 6、操作数有效地址出现在地址码位置的寻址方式称为寻址。 7、任何指令周期的第一步必定是周期。 8、当产生中断请求时，用程序方式有选择地封锁部分中断，而允许其余部分中断仍能得到响应，称为。 9、通常根据流水线使用级别的不同，可把流水线分成部件级、处理机级和系统级流水线，指令处理流水线属于级。 10、从计算机系统结构的发展和演变看，近代计算机采用以作为全机中心的系统结构。 11、十进制数-54表示成补码形式为（用1个符号位，7个数值位表示）。 12、磁表面存储器是以作为记录信息的载体，通过对信息进行记录和读取。 13、存储器间接寻址方式指令执行过程中，除取指外CPU还需要访问内存次才能获得操作数。 14、组成32M×8位的存储器，需要1M×4位的存储芯片片。 15、微指令格式分为型微指令和型微指令，其中，前者的并行操作能力比后者强。 16、在CPU中，存放后继指令地址的寄存器是。 17、若X的原码为01000011，其补码为，其移码为。 18、总线的仲裁方式有和两种。 19、引起中断的设备或事件称为。 20、虚拟存储器指的是__________层次，它给用户提供了一个比实际__________空间大得多的__________空间. 21、运算器的两个主要功能是：__________，__________。 22、计算机硬件由_______、_______、存储器、输入设备和输出设备五大部件组成。 23、奇偶校验法只能发现_______数个错，不能检查无错或_______数个错。 24、八进制数37.4Q转换成二进制数为__________。 25、数x的真值-0.1011B，其原码表示为____________。 26、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于__________类指令，这类指令在指令格式中所表示的地址不是__________的地址，而是__________的地址。27、直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对__________的控制，数据交换不经过CPU,而直接在内存和__________之间进行。 28、RISC的中文含义是__________，CISC的中文含义是__________。 对于n+1位（包含一位符号位）的补码纯小数来说，它能表示的最小数据是。 29、、控制器产生控制信号的方法有与，其中需要有控制存储器支持的是。

计算机组成原理重点整理(白中英版) 考试必备

一、 浮点存储： 1．若浮点数x 的754标准存储格式为(41360000)16，求其浮点数的十进制数值。 解：将16进制数展开后，可得二制数格式为 0 100 00010 011 0110 0000 0000 0000 0000 S 阶码(8位) 尾数(23位) 指数e=阶码-127=10000010-01111111=00000011=(3)10 包括隐藏位1的尾数 1.M=1.011 0110 0000 0000 0000 0000=1.011011 于是有 x=(-1)S×1.M×2e=+(1.011011)×23=+1011.011=(11.375)10 2. 将数(20.59375)10转换成754标准的32位浮点数的二进制存储格式。 解:首先分别将整数和分数部分转换成二进制数： 20.59375=10100.10011 然后移动小数点，使其在第1，2位之间 10100.10011=1.010010011×24 e=4于是得到： S=0, E=4+127=131, M=010010011 最后得到32位浮点数的二进制存储格式为： 01000001101001001100000000000000=(41A4C000)16 3. 假设由S ,E ,M 三个域组成的一个32位二进制字所表示的非零规格化 浮点数ｘ,真值表示为（非IEEE754标准）：ｘ＝(－1)s ×(1.M )×2E － 128 问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？ (1)最大正数 0 1111 1111 111 1111 1111 1111 1111 1111 ｘ＝[1＋(1－2-23)]×2127 (2)最小正数 000 000 000000 000 000 000 000 000 000 00 ｘ＝1.0×2－ 128 (3)最小负数 111 111 111111 111 111 111 111 111 111 11 ｘ＝－[1＋(1－2－ 23)]×2127 (4)最大负数 100 000 000000 000 000 000 000 000 000 00 ｘ＝－1.0×2－ 128 4.用源码阵列乘法器、补码阵列乘法器分别计算xXy 。 （1）x=11000 y=11111 (2) x=-01011 y=11001 （1）原码阵列 x = 0.11011, y = -0.11111 符号位: x 0⊕y 0 = 0⊕1 = 1 [x*y] 原 = 1， 11 0100 0101 带求补器的补码阵列 [x]补 = 0 11011, [y]补 = 1 00001 乘积符号位单独运算0⊕1＝1 X ×Y ＝-0.1101000101 (2) 原码阵列 x = -0.11111, y = -0.11011 符号位: x 0⊕y 0 = 1⊕1 = 0 [x*y]补 = 0,11010,00101 带求补器的补码阵列 [x]补 = 1 00001, [y]补 = 1 00101 乘积符号位单独运算1⊕1＝0 尾数部分算前求补输出│X │＝11111，│y │＝11011 X ×Y ＝0.1101000101 5. 计算浮点数x+y 、x-y x = 2-101*(-0.010110), y = 2-100*0.010110 [x]浮= 11011,-0.010110 [y]浮= 11100,0.010110 Ex-Ey = 11011+00100 = 11111 规格化处理: 0.101100 阶码 11010 x+y= 0.101100*2-6 规格化处理: 1.011111 阶码 11100 x-y=-0.100001*2-4 6. 设过程段 S i 所需的时间为τi ,缓冲寄存器的延时为τl ,线性流水线的时钟周期定义为 τ＝max{τi }＋τl ＝τm ＋τl 流水线处理的频率为 f ＝1/τ。 ● 一个具有k 级过程段的流水线处理 n 个任务需要的时钟周 期数为T k ＝k ＋(n －1)， 所需要的时间为： T ＝T k × τ 而同时，顺序完成的时间为：T ＝n ×k ×τ ● k 级线性流水线的加速比： *C k = TL ＝ n·k Tk k ＋(n －1) 二、 内部存储器 *闪存：高性能、低功耗、高可靠性以及移动性 编程操作：实际上是写操作。所有存储元的原始状态均处“1” 状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成“0”状态。如果某存储元仍保持“1”状态，则控制栅就不加正电压。如图(a)表示编程操作时存储元写0、写1的情况。实际上编程时只写0，不写1，因为存储元擦除后原始状态全为1。要写0，就是要在控制栅C 上加正电压。一旦存储元被编程，存储的数据可保持100年之久而无需外电源。 读取操作：控制栅加上正电压。浮空栅上的负电荷量将决定 是否可以开启MOS 晶体管。如果存储元原存1，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存0，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。当MOS 晶体管开启导通时，电源VD 提供从漏极D 到源极S 的电流。读出电路检测到有电流，表示存储元中存1，若读出电路检测到无电流，表示存储元中存0，如图(b)所示。 擦除操作：所有的存储元中浮空栅上的负电荷要全部洩放出 去。为此晶体管源极S 加上正电压，这与编程操作正好相反，见图(c)所示。源极S 上的正电压吸收浮空栅中的电子，从而使全部存储元变成1状态。 *cache ：设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns ，数据总线宽度为64位，总线传送周期=50ns 。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少? 解：顺序存储器和交叉存储器连续读出m=4个字的信息总量 都是： q=64b×4=256b 顺序存储器和交叉存储器连续读出4个字所需的时间分别 是： t2=mT=4×200ns=800ns=8×10-7s t1=T+(m-1)=200ns+350ns=350ns=35×10-7s 顺序存储器和交叉存储器的带宽分别是： W2=q/t2=256b÷(8×10-7)s=320Mb/s W1=q/t1=256b÷(35×10-7)s=730Mb/s *CPU 执行一段程序时，cache 完成存取的次数为1900次， 主存完成存取的次数为100次，已知cache 存取周期为50ns ，主存存取周期为250ns ，求cache/主存系统的效率和平均访问时间。 解： h=Nc/（Nc+Nm ）=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95=83.3% ta=tc/e=50ns/0.833=60ns *存储器：已知某64位机主存采用半导体存储器，其地址码为26位，若 使用256K×16位的DRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1） 每个模块板为1024K×64位，共需几个模块板？ （2） 个模块板内共有多少DRAM 芯片? （3）主存共需多少DRAM 芯片? CPU 如何选择各模块板？ (1)个模块 64264 *264 *2620 26 == (2) 1616 *2*264 *28 1020= 每个模块要16个DRAM 芯片 (3)64*16 = 1024块 由高位地址选模块 *用16K×8位的DRAM 芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：(1)根据题意，存储总容量为64KB ，故地址总线需16位。现使用16K*8位DRAM 芯片，共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：4译码器。 (2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行如果采用分散刷新，则每1us 只能访存一次，也不行所以采用异步式刷新方式。假定16K*1位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.6us ，可取刷新信号周期15us 。刷新一遍所用时间＝15us ×128＝1.92ms