功率半导体器件 LDMOS VDMOS

关于功率MOSFET（VDMOS & LDMOS）的报告

---时间日期：2009.11.12

---报告完成人：祝靖1．报告概况与思路

报告目的：让研一新同学从广度认识功率器件、了解功率器件的工作原理，起到一个启蒙的作用，重点在“面”，更深层次的知识需要自己完善充实。

报告内容：1）从耐压结构入手，说明耐压原理；

2）从普通MOS结构到功率MOS结构的发展；（功率MOS其实就是普通MOS结构和耐

压结构的结合）；

3）纵向功率MOS（VDMOS）的工作原理；

4）横向功率MOS（LDMOS）的工作原理；

5）功率MOSFET中的其它关键内容；（LDMOS和VDMOS共有的，如输出特性曲线）报告方式：口头兼顾板书，点到即止，如遇到问题、疑惑之处或感兴趣的地方，可以随时打断提问。

2．耐压结构（硅半导体材料）

目前在我们的研究学习中涉及到的常见耐压结构主要有两种：①反向PN结②超结结构(包括)；

2.1 反向PN结（以突变结为例）

图2.1所示的是普通PN结的耐压原理示意图，当这个PN结工作在一定的反向电压下，在PN结内部就会产生耗尽层，P区一侧失去空穴会剩下固定不动的负电中心，N区一侧会失去电子留下固定不动的正电中心，并且正电中心所带的总电量＝负电中心所带的总电量，如图2.1a所示，A区就是所谓耗尽区。

图2.1b所示的是耗尽区中的电场分布情况（需熟悉了解），耗尽区以外的电场强度为零，Em称为峰值电场长度（它的位置在PN，阴影部分的面积就是此时所加在PN

P区和N区共同耐压。图2.2所示的是P+N结的情况，耐压原理和图1中的相同，但是在这种情况中我们常说N负区是耐压区域(常说的漂移区)

(a)

(b)

图2.1 普通PN结耐压示意图（N浓度＝P浓度）图2.2 P＋N结耐压示意图（N浓度<

图2.3所示的是反向电压变化情况下的耗尽层内部的电场强度的变化情况，随着N一侧的电压的上升，耗尽层在展宽（对于P+N-结来说，耗尽层展宽的区域为N区一侧，也就是耐压区一侧），峰值电场强度Em的值也在不断升高，但是当Em=Ec时，PN结发生击穿，Ec称为临界电场强度，此时加在PN结两端的电压大小就是击穿电压（BV（如表2.1所示），同种材料不同浓度的临界电场也不同，但是对于硅材料来说，在我们目前关系的浓度范围之内，浓度变化对电场强度的影响不大，因

图 2.3 电场强度和电压的关系示意图 Table2.1 不同材料的临界电场

2.2 超结结构（SuperJunction ）（了解）

除了上述所说的P+N-结结构之外，还有一种我们会接触到的耐压结构——超结结构。图2.4所示的就是超结结构。

结构特点：将P+N-结中的N-区域换成了P/N 交替排列的形式。

简单工作原理：当结两端加电压（N 侧加正电压）后，首先耗尽的是P/N 交替排列的结构部分（原因：这部分浓度较低），它内部的电场的分布情况如图2.5所示，解释方法可以从高斯原理解释（口头说明）。这种情况下我们称耐压部分为超结部分。

图超结结构示意图 图2.5 超结电场强度分布示意图

考虑半导体中“曲率”的影响

以上我们考虑的都是平面结的情况，而实际中的平面结是不存在的，图2.6所示的结构就是一种考虑了“曲率”影响下的结的耐压情况，红色线条表示的是电场线的方向（注：耗尽层和耗尽层中的固定电荷未画出，N 区一侧是正电中心，P 区一侧是负电中心），而电场强度就是电场线的密度，从图中可以看出在“曲率”大位置处的电场强度最大，最容易发生击穿的位置也在此处，是我们设计中所要考虑的重点之一。解决上述现象有很多终端结构，我们常见的一种就是场板结构，如图2.7，它的工作原理：当N 端加正电压，在场板上会感应出负电荷，那么在曲率密集处的电场线就会一部分终止与场板，从而缓解“曲

图2.6 曲率对电场线分布的影响 图2.7 加有场板结构的示意图

3．普通MOS 结构到功率MOS 结构的发展

早在1968年，有人提出用MOS 结构做高频功率放大1，该MOSFET 的结构如图3.1a 所示（其实就是一个

普通MOS 结构加了一个耐压结构），由于P 型衬底也接低电位，故常将衬底接触电极和源

随后，Vertical device

的是高压分立器件。如图3.1b 所示。（这个图是本人猜想图）

1974年，VVMOS

（Vertical V-groove MOS ）诞生，如图3.1c 所示，此结构缺点：1）靠腐蚀形成V-Groove ，

不易工艺控制；2）V 形槽底部为尖峰，曲率大，电场较大，容易击穿，可靠性差等。

紧接着，VUMOS （Vertical U-groove MOS ）诞生，如图3.1d 所示，此结构解决了VVMOS 的一些弊端，

但是这种器件的栅极的生成仍然是靠腐蚀，U 形槽易于受离子玷污造成阈值电压不稳定；

进入80年代，VDMOS （Vertical 2）得到大发展，结构如图3.1e 所示。 最初的LDMOS ，如图3.1f 就是最初的LDMOS MOS ）。优点：易于集成，和CMOS

工艺兼容，缺点：要获得较高的击穿电压，漂移区要很长，占用很大的芯片面积。

加入了RESURF 结构，图3.1g 就是加入了RESUFR 结构的LDMOS ，可以参考前面所述的超结结构，其

实超结结构也可以称为多RESURF 结构，关于RESURF 的内容在LDMOS 部分详细说明。

( f )

( g )

LDMOS

图3.1 功率MOS （LDMOS&VDMOS ）的发展示意图

1 见陈星弼 “功率MOSFET 与高压集成电路”，不知是不是第一个功率MOSFET 。

2

就是用同一块掩膜版扩散两次，扩散杂质不同，两次扩散的横向扩散长度的差就构成了器件的沟道。

插曲－功率MOSFET分类：按导电沟道可分为P 沟道和N沟道。按阈值电压可分为：耗尽型（当栅极电压为零时漏源极之间就存在导电沟道）和增强型（对于N（P）沟道器件，栅极电压大于（小于）零时才存在导电沟道）。我们现在涉及到的都是增强型管，主要以N

4．VDMOS及其工作原理

4.1 VDMOS的关断/导通情况

同普通的MOSFET一样，当栅极电压小于阈值电压时，器件处于关断状态，图4.1所示的是处于关断状态下的VDMOS原胞就是指器件中最小的重复单元，一个器件是由很

就是该器件的耐压部分，（新同学可以思考一下该器件最容易击穿的位置在哪？）

当器件的栅极电压大于阈值电压时，器件处于导通状态，图4.2所示的就是处于导通状态下的VDMOS 状态示意图，从图中可以看出，即使器件处于导通状态，但是VDMOS内部仍然有耗尽层，并且随着漏极电压的升高，耗尽层越宽，但是此时存在有漏到源的电流通路。并且需要注意的：图中虚线圈中的部分很像一个JFET，我们通常称这一部分为寄生JFET区，

图4.1 处于关断状态下的VDMOS 图4.2 处于导通状态下的VDMOS

4.2 VDMOS中的导通电阻

y在VDMOS中，顺着电子流的方向，整个导通电阻包括：沟道电阻、积累层电阻、寄生JFET电阻、扩散电阻、外延层电阻、衬底电阻和金属导线电阻。（每个电阻在不同的耐压情况下所占总的导通电阻的比例也使不同的，在低压的器件中，沟道电阻是主要的，在高压器件中，外延层的电阻是主要的<取决于外延层的电阻率和厚度>，）

y沟道电阻：

一定的栅电压下，沟道电阻随着栅氧化层厚度的减小而减小

y积累层电阻：当器件导通后，栅下的N-区会形成一层积累层，形成一层电阻很低的电子通道，这些电子是从沟道出来的

y寄生JFET电阻：离开积累层的电子会垂直进入到硅体内（可以看成是一个N沟的JFET），这个电阻是随着源漏电压的变化而变化的，降低这个电阻的方法可以增加P井之间的距离，但是这样会影响到集成度的提高。

y扩散电阻：当电子再往下走时，电子开始向下扩散流动（也有可能进入到其他的元胞中），由这些电流流过的漂移区的电阻称为扩散电阻。

y外延层电阻：器件的耐压值决定了外延层的电阻率和厚度，高压器件中这个电阻很重要。外延层的厚度一般由器件的耐压水平决定。

y衬底电阻：衬底电阻只在耐压值低于50V的情况中才比较明显。

y金属线和引线电阻：器件在和外部引脚相连的导线，在一般器件中，此电阻大概有几毫欧。

注：由于以上的电阻都和电子/空穴的迁移率的函数，因为u n远大于u p，所以p沟道MOS的电阻大于同种情况下的N沟道MOS。

高压器件中的导通电阻（漂移区电阻）和耐压的关系（2.5次方的关系）：

9 2.52

5.9310

on B R A V cm ???×?Ω?

反比的，要得到导通电阻的大小，需要用特征导通电阻除以芯片面积，面积越大，导通电阻越小。

4.3 VDMOS 中的电容

在讲VDMOS 电容之前，首先了解两类电容：PN 结电容和氧化层电容。 PN 结电容中的介质是耗尽层，因为耗尽层的厚度会随电压的大小的改变而改变，所以PN 结电容是随电压变化而变化的。

氧化层电容中的介质是二氧化硅，它的厚度不会随电压而改变，所以氧化层电容是个固定电容。 图4.3是VDMOS 处于关断状态下的内部电容分布示意图，从图中看出： 和栅极和源极之间相关的电容有：CgsN+，CgsP ； 和栅极和漏极之间相关的电容有：Cgdox ，Cgdbulk ； 和源极和漏极之间相关的电容有：Cds ； 和栅极和金属之间相关的电容有：CgsM ； 电极之间的电容就是上述电容的组合。

举个例子：栅极和漏极之间的电容（两个电容并联）：

111

Cgd Cgdox Cgdbulk

=+ 由于Cgdbulk 是PN 结电容，随Vd 的变化而变化，如图4.4所示，其余电极的电容同学自行推导。

图 4.3 VDMOS 中电容分布示意图

图4.4 VDMOS 中Cdg 和Vdg 的关系

5．LDMOS 及其工作原理

5.1 RESURF LDMOS

如图5.1所示的是基本的RESURF 结构的LDMOS ，在图中本人加入了一些术语，通常的，P_body 的浓度远远大于P_sub 的浓度。RESURF 的全称是Reduced SURface Field （RESURF ），顾名思义，就是降低表面的电场，目的就是使得击穿不会发生在器件的表面。如果击穿发生在表面，那么这个器件就不是一个优化的器件，原因如下：

图中用虚线标出了两个结，分别是P_body/N_drift 结和P_sub/N_drift 结，由于P_body 的浓度远远大于P_sub 的浓度，所以J2的击穿电压高于J1的击穿电压，如果击穿发生在J1（由于鸟嘴处的曲率较大，所以击穿会发生在J1靠近鸟嘴的表面处），但是这不是我们所希望的，我们希望击穿能发生在J2处！所以我们要降低表面的场强。

RESURF 条件：

122110/drift N d atoms cm ??×（来源：加拿大博士论文）

其中Ndrift 就是N_drift 区的浓度，d 是漂移区的厚度，本人认为可以从超结原理来解释。满足RESURF 条件的LDMOS 中表面和内部的电场分布示意图如图5.2所示。

X

图5.1 RESURF 结构LDMOS 图5.2 满足RESURF 原理的LDMOS 内部电场分布

5.2 LDMOS 的导通/截止状态

LDMOS 的工作原理和普通的MOS 一样，在截止状态时，耗尽层的展宽主要是漂移区，漂移区是主要的耐压区域，如图5.3所示，阴影部分就是耗尽层。

在导通状态下，同样也有耗尽层，但是此时的电子的流动是沿着表面的横向移动，如图5.4所示。

图5.3 截止状态下的LDMOS

图5.4 导通状态下的LDMOS

5.3 LDMOS 中的导通电阻

LDMOS 的导通电阻的分析同VDMOS ，其中两个重要的电阻是沟道电阻和漂移区电阻。

5.4 LDMOS 中电容的分析

LDMOS 中的电容相对于VDMOS 中的电容会复杂一些，在器件处于导通和截止时的电容是不一样的，同种状态不同工作区的电容也是不同的，下面只是简单的说明处于截止态时的LDMOS 的内部的电容分布情况。

如图5.5所示，从中可以看出：

和栅极和源极之间相关的电容有：Cgox ，Cgpox 和Cgbulk ； 和栅极和漏极之间相关的电容有：Cgpox ，CgdN+； 和源极和漏极之间相关的电容有：Cdbulk ； 同样，电极之间的电容是上述电容的组合。

例如，栅极和漏极之间的电容是Cgpox 和CgdN+并联的结果。

111Cgd Cgpox CgdN =+

+

图 5.5 截止态时LDMOS 中电容分布（阴影部分为耗尽层）

6．功率器件（VDMOS & LDMOS ）其它特性

6.1 输出特性曲线

功率器件中的输出曲线如图6.1所示：

图6.1 功率MOSFET 的输出特性曲线

？ ？ ？

其中各个区域在图中已经标明；它和普通的MOS的输出曲线的最主要的区别在于功率MOS的输出曲线中含有准饱和区

准饱和区：从曲线中我们可以看出准饱和有两个特点：1、id随这V DS的增加还在继续的缓慢增加（固定Vgs）；2、id几乎不随着V G的增大而提高（固定Vds）。

产生准饱和区的原因：可以从载流子速度饱和和载流子迁移率退化来解释。详细原因口头叙述

6.2 开关特性

功率器件的一个重要作用就是作为开关器件，和器件开关特性最密切相关的就是电容！在前面第4和第5部分分别都说明了VDMOS和LDMOS中的电容，但是归根结底，所有的电容都可以只用三个电容来表示：Cgs、Cgd和Cds。

并且，输入电容=C GS+C GD；输出电容=C GD+C DS；反馈电容= C GD；其中反馈电容又可称为“密勒电容”

。图6.2所示的是功率器件的开关特性示意图，图6.3是器件工作点变化示意图。

图6.2 功率器件的开关特性图6.3 开关器件的工作点转移图

功率器件作为理想开关管的要求是：关闭时，流过器件的电流为零，器件两端能承受电路中的电压。

开启时，流过器件的电流为外部电路中的电流，器件两端的电压必须最小。

根据上述要求，功率器件作为开关管，。

所以产生图6.2曲线的原因：

从工作点移动来看，栅极电压是先增大，后不变，最后又增大的过程，

漏极电压是先不变，后减小，最后又不变的过程，

漏极电流是先不变（阈值电压之前），后增大，最后不变的过程，

刚开始，栅极电压增大，漏极电压不变，所以电流主要是给Cgs充电，

接着，栅极电压不变，漏极电压减小，所以电流主要是给Cgd充电，

最后，栅极电压增大，漏极电压几乎不变，所以电流又主要是给Cgs充电。

关断特性是开通特性的一个逆过程。

6.2 安全工作区（SOA）

能保证功率器件能正常安全工作的区域称为安全工作区（safety operation area），如图6.4所示，它一般是由4条线和两条坐标轴所围成的，横坐标为漏源电压，纵坐标为漏电流。

？

？

？

？

？

？

图6.4 安全工作区示意图AB线段：功率器件正向导通电阻线；

BC线段：功率器件最大电流IDM线；

CD线段：功率器件最高功率线；反映出最高结温Tj；

DE线段：功率器件击穿电压线；

报告结束，谢谢！