一种低杂散源极开关电荷泵的设计_F1

一种低杂散源极开关电荷泵的设计

刘惠强1，王良坤2

（1.中国科学院微电子研究所北京100029，2.杭州中科微电子有限公司杭州310053）

摘要：本文分析了电荷泵的各种非理想效应以及它们对锁相环参考杂散的影响，这些非理想效应包括电荷共享，时钟馈通，电荷注入，PMOS管和NMOS管的特性差异，它们引起的电流过冲和延时不匹配是影响电荷泵性能的主要原因[1]。在分析了常用电荷泵结构的优缺点后，本文提出了一种改进型的低杂散电荷泵，改进型结构结合了传统源极开关结构和纯NMOS开关结构的优点，能完全消除电荷共享引起的电流过冲并拥有较好的延时匹配，该电荷泵对锁相环参考杂散的贡献小于-95dBc。

关键词: 参考杂散，电荷泵，锁相环，电流过冲，延时不匹配

中图分类号: TN4 文献标识号: A 文章编号:

Design of a low spur source-switch charge pump

LIU Hui-qiang1, W ANG Liang-kun1,2

(1. Institute of Microelectronics, the China Academy of Sciences, Beijing 100029;

2. Hangzhou Zhongke Microelectronics Co., Ltd., Hangzhou 300053)

Abstract: Various non-ideal effects of charge pumps [1], including charge sharing, clock feed-through, charge injection and differences of characteristic between PMOS and NMOS, and their influents on reference spur of Phase-locked Loops (PLL) are analyzed. Current glitches and delay offsets caused by these non-ideal effects are the main factors affecting the performance of charge pumps. This paper proposes an improved structure which combines the merits of conventional source-switching structure and only NMOS-switching structure. The improved charge pump eliminates current glitches induced by charge sharing and has little delay offset, which make its contribution of reference spur to PLL less than -95dBc.

Key words: Reference spur, Charge pump, Phase-locked loop, Current glitch, Delay offset

1．引言

现代通信系统对收发机中的频率综合器提出了低相噪、低杂散和低功耗的要求。电荷泵型锁相环由于其无限大的直流增益而被广泛使用[1]。在电荷泵型锁相环中，电荷泵负责将鉴频鉴相器(PFD)输出的相位误差信号转换成净电流，流经环路滤波器转换成压控振荡器(VCO)的控制电压。理想情况下，当环路锁定时，电荷泵的净输出电流为零，实际中由于MOS管的非线性及各种寄生的存在，电荷泵即使在锁定的情况下会输出净电流,使VCO的控制电压产生周期性的波动，从而VCO输出的频谱中会出现杂散。其次，由于电荷泵直接与VCO的控制电压线相连，电荷泵的噪声会直接影响VCO的输出信号频谱。因此电荷泵的性能直接影响锁相环整体性能的好坏。

本文在第二部分分析影响杂散的因素及在第三部分分析电荷泵各种非理想效应后，在第四部分提出一个改进的低杂散电荷泵结构，并在第五部分给出仿真结果证明其优越的性能，最后在第六部分作出总结。

2．影响杂散的因素

在电荷泵型锁相环中，杂散的大小与环路的设置有关，用窄带FM调制近似可以得出三阶锁相环中环路参数对参考杂散的影响[2]

1

Pr )20log(

)(1)REF

e P

f N f =?Φ- 其中BW

f 表示锁相环的环路带宽，REF

f 表示输入参考频率，N 为分频比，1

P f 表示环路滤波

器的极点，e Φ表示由各种非理想效应产生的相位误差。对于给定的应用，环路参数的设置要满足设计要求。如要求锁定时间小于50us ，则环路带宽要大于20kHz ；在整数型频率综合器中，频率精度决定了参考频率的大小；分频比的选取要考虑对相位噪声的影响等。因此在环路结构和参数确定的情况下，只能通过减少各种非理想效应来改善杂散性能。

影响杂散性能的非理想效应包括电荷泵充放电电流的不匹配，漏电流，PFD 及电荷泵开关的延时不匹配，Woogeun Rhee 在文章[2]中给出了这些非理想效应所产生的相位误差，

,,,22(2)2(3)2(4)

leak

e leak CP

ON mis

e mis REF CP ON delay

e tdelay REF

I I t I T I t t T ππ

π

Φ=??Φ=???Φ=

其中，,e leak Φ，,e mis Φ，,e delay Φ分别表示由电荷泵漏电流，充放电电流不匹配和延时不匹配所产生的相位误差，leak I 是漏电流大小，CP I 表示充放电电流，mis I ?表示充放电电流的不匹配，ON t ?是为消除死区而设置的电荷泵同时充放电的时间，delay t ?表示延时不匹配的大小，REF T 是参考时钟的周期。在上面的式子(2)，(3)和(4)中，CP I 和REF T 是环路参数，ON t ?的取值要考虑死区及相噪的折衷，这三个参数是相对固定的；delay t ?，

leak I 和mis I ?是由非理想因素所引起，是衡量

PFD 和电荷泵性能的主要参数。

3．低杂散电荷泵的设计考虑

当前应用较为广泛的电荷泵结构有电流舵开关型[3]，源极开关型[4]和纯NMOS 开关型[5]，原理图如图1所示。电流舵结构的优点是速度快，但是由于开关的漏端与输出相连，当开关开启时会有很大的过冲电流流

入到输出端。源极开关型有电流过冲小，功耗低以及具有较快速度的优点，但是当开关关闭时，图1(b)中的A 点和B 点会悬空造成A 点和B 点的电压不确定。纯NMOS 开关结构具有良好的延时匹配的优点，但是电流镜很难在做到精确电流匹配的同时达到很高的速度。

(a)(b)(c)

图1 三种电荷泵结构：(a)电流舵型，(b)源极开关型，(c)纯

NMOS 开关型

产生非理想效应的原因主要有由寄生

引起的时钟馈通、电荷分享，MOS 开关管产生的电荷注入以及NMOS 和PMOS 管的特性差异[6]。以传统的电流舵电荷泵结构为例，如图1(a)所示，M1和M2，M3和M4为差分开关对，当M2，M4开启时，由于输出节点与P 和N 点的电压不相同及寄生电容的存在，电荷会在这三个节点间重新分布，P 和N 点的电荷会分享到输出节点。时钟会通过栅漏电容使输出节点的电压产生波动。当M2，M4开启或关闭时，形成或消除沟道需要的电荷会从输出节点获取。这些效应都会产生电流过冲，值得注意的是由时钟馈通和电荷注入所产生的电荷流动方向是相反的，而电荷共享产生的电流过冲大小与输出节点的电压有关。由于NMOS 和PMOS 的载流子速度不同，PMOS 管的尺寸会取得比NMOS 管大，这样PMOS 管的寄生电容会大于NMOS 管，难于在不同PVT 下匹配延时，同时也使抵消PMOS 和NMOS 的电流过冲变得困难。

对于图1(b)中的源极开关型电荷泵，当开关M2，M4关闭时，A 点和B 点悬空，寄生电容会保存这两点的电荷，当M2，M4开启时，由于A 和B 点的电压变动很小，因此电荷共享效应并不严重。但是充放电通路关断时A 点和B 点会悬空，并且由时钟

馈通、电荷注入以及延时不匹配引起的非理想效应依然存在。

除了上述非理想效应外，电荷泵充放电电流的匹配是另一个需要优化的参数。由于沟道长度调制效应的影响，图1中电荷泵的充放电电流会随输出节点电压的变化而变化。最后，在CMOS工艺中，电荷泵的漏电流小于1nA，同时由于小数频率综合可以使用很高的参考频率[7]，因此漏电流对参考杂散的影响可以忽略。

(a)(b)

图2 改进的电荷泵结构

4．改进型源极开关电荷泵的设计利用共源共栅结构及运算放大器能很好地实现充放电电流的静态匹配[6]。而电流过冲的峰值能达到充放电电流的两倍以上，即使充放电电流完全匹配，由于延时及PMOS和NMOS管特性的不同，匹配电流过冲非常困难，因此，电荷泵设计的重点在于减少电流过冲以及匹配延时上，即电流的动态匹配。已经存在了一些针对漏极开关和电流舵结构的减少电流过冲的方法[8],[9],其思路为本文提供了很好的参考。由第3部分的分析可知，图1(b)的结构能很好地抑制电流过冲，而图1(c)的结构则能做到很好的延时匹配，因此改进的思路是将这两种结构的优势结合起来，改进后的电荷泵电路结构如图2(a)所示[8]。它基于传统的源极开关结构，继承了可忽略电荷共享效应的优点。为了匹配延时，将充电和放电的控制通路分离出来，两个通路都采用NMOS管M5和M9作为开关，原开关位置的MOS管M2和M4改成栅直接接电源，用作电阻，这种改进同时解决了A点和B点悬空的问题。M1和M3实现电流镜像。当M5打开时，电流流过M2使A点电压上升，关断M1，放电通路关断；M5关闭时，A点电压下降，放电通路打开对环路滤波器进行放电。充电通路控制过程类似。调节M6和M8大小可以调整通路关断时A点和B点的电压值，设计时要同时考虑到功耗的优化。M7和M10用作消除开关管和电流镜像管电荷注入的影响，这里采用PMOS管而不是NMOS管是优先考虑了充电通路，因为电流镜像管在充放电通路上，它们的电荷注入会直接影响输出，因此M10与M3采用相同类型的MOS 管，为了匹配延时，M7也采用PMOS管。C1和C2对C点和D点进行滤波，减小开关切换时对A点和B点的影响[8]，同时利用电荷共享效应加快状态切换的速度。这种结构能完全消除电流过冲，因为当M2关闭时，A点的电压高于输出节点，由于电荷共享，放电电流会有一个逐渐上升的过程。

偏置电路如图2(b)所示，它只是一个简单的电流镜像电路，利用运算放大器动态调整充放电电流的静态匹配。运算放大器是一级轨到轨结构，使用了Gm补偿电路[10]。MB2和MB3与M4相同，MB6与M2相同，是为了匹配电流所加的DUMMY管。R0和C0用作频率补偿。

5．版图与仿真结果

电荷泵的整体版图如图3所示，用RF CMOS 0.18um工艺实现。图4和图5分别为画出电荷泵的静态和动态电流匹配，可以看到，由电荷共享引起的电流过冲被完全消除，充放电电流有很好的动态匹配特性。为了验证电荷泵的性能，搭建了一个三阶整数频率综合器，仿真环境为Cadence的SpectreRF。PFD采用Latch输出，两组反相信号能实现很好的匹配[3]，VCO和分频器用veriloga-A语言实现，参考时钟采用理想方波，分频器和参考时钟都经过两级反相器连接到PFD。环路滤波器的参数设置采用Dean 的方法[7]，用Matlab编程计算得出。VCO 输出频谱如图6所示，可以看出参考杂散小于-95dBc，验证了电荷泵的低杂散特性。表1列出了锁相环的环路参数和电荷泵的性能参数以及其与文章[11]中电荷泵的比较。

图3 PFD和电荷泵版图

图4 电荷泵的静态电流匹配

图5 电荷泵的动态电流匹配

图6 VCO输出信号频谱

表1 PLL环路参数

6．结束语

本文设计了一个用于低杂散频率综合器的电荷泵，它结合了传统源极开关结构和纯NMOS开关结构的优点，非理想效应得到了很好的抑制。仿真验证了该电荷泵贡献的参考杂散小于-95dBc。

参考文献：

[1] 拉扎维. 模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2003

[2] Woogeun Rhee. Design of high performance CMOS charge pumps in phase-locked loops Proceedings of the 1999 IEEE International Symposium on Circuits and Systems[C], Newport Beach, CA, 30 May 1999,2: 545-548

[3] Deyun Cai, Haipeng Fu, etc. An improved Phase Frequency Detector and a glitch suppression Charge Pump design for PLL Applications. 10th IEEE International Conference on Solid-State and Integrated Circuit Technology[C], Shanghai, China, 1-4 Nov. 2010:773-775.

[4] Jianzheng Zhou，Zhigong Wang. A High-Performance CMOS Charge Pump for Phase-Locked Loops, International Conference on Microwave and Millimeter Wave Technology[C], Nanjing, China, 21-24

April, 2008,2:839-842.

[5] Robert C. Chang, Lung-Chih Kuo. A New Low-V oltage Charge Pump Circuit for PLL International Symposium on Circuits and Systems[C], Taichung, 28-31 May 2000,5:701-704

[6] 池保勇,余志平,石秉学. CMOS射频集成电路分析与设计[M]。北京：清华大学出版社，2006.

[7] Dean Banerjee. PLL Performance, simulation, and Design [M] 2006, 4th Edition [8] Christopher G. Arcus, San Jose, Calif. Accurate PLL charge pump with matched UP/DOWN current from VDS-compensated common-gage switches [P] US 6,124,741. 2000-09-26

[9] Cameron T. Charles, David J. Allstot. A Buffered Charge Pump with Zero Charge Sharing, International Symposium on Circuits and Systems[C], Salt Lake City, UT, 18-21 May 2008:2633-2636

[10] Willy M.C. Sansen. 模拟集成电路设计精粹[M]。北京：清华大学出版社，2008 [11] 黄爱波,何伟等. 低杂散锁相环中电荷泵的设计[J] Microelectronics 2009,39(6):798-801

作者简介：

刘惠强(1986-)，男，硕士研究生，研究方向为模拟IC电路设计。

频率源综述

频率源综述 高树廷刘洪升 本文对频率源的类型和它们的基本原理 并对频率源的重要性 关键词 它的好坏直接影响雷达通 讯仪表等的性能指标它们的电子系 统性能好频谱分析仪这些仪表的关 键技术是有一个好的频率源有关单位就展开了频率合成技术的研制工作因技术难度大 到了80年代国内整机单位因工程需要这些研制班子经过 20多年的奋斗研制班子变动多次频率综 合技术与发达国家相比这足够证明频率源技术的难度 2.频率源简介 频率源是用来提供各种信号的电子设备随着 电子技术的发展即相位噪声越来越低 它们的频率稳定度一般在10-5以上` ?′?μ?ê×?o??÷???μ?ê?′óDè???ì?μ? ???°×?D??μ?ê2????ü×?μ?uHZ óè???ì?è c. 自动化使用灵活方便 自激振荡源和合成频率源常见的自 激振荡源有晶体振荡器介质振荡器YIG振荡器和波形产生器 等调谐带宽表1给出他们的区别和特点 技术含量高 合成频率源主要优点是频率稳定度高甚至比原 子钟的相噪还低控制方便缺点造价高合成频率源 一般可分为四大形式直接数字式频综 它们的优缺点由表2给出

项目相噪杂散频率步进工作频率跳频速度调制能力体积重量成本直接模拟式很好较难抑制很难做小全频段快有限大高 直接数字式好很难抑制很小低快方便小较低间接模拟式好好较难做小全频段慢有限较小较高间接数字式较好较好较小较低慢有限小低 2.2 合成频率源的主要技术指标 合成频率源的输出频率范围输出波形和调制状态电源 下面仅对相噪频率步进和跳频时间四项 做一简介 相噪就是短期频率稳定度是输出频率两边富氏频率的 函数记为 -dBc/HZ?ü?±?óó°?ì??′úμ?×ó?μí3μ?D??ü ó°?ì?óê??úμ??ì2a?üá|?à????éùμ?′óD?ó?ê?3??μ?ê óD1?既按20lgN变坏 杂散又没有被充分的抑制掉 一般用偏离输出频率多少频率上的频谱功率表示它也是 合成频率源的一项重要技术指标一般要求-60dBc 频率步进是一个频率点一个频率点合成出来的 把起始频率到终止频率叫最大频率步进 也就是频率捷变时间这段时间叫 跳频时间一般用相位差定义 以上四项技术指标是合成频率源中最重要的技术指标 3.合成频率源的基本原理 合成频率源的合成方法不同分直接模拟式间接模拟式和间接数字式四种 简介如下 归纳起来都是对基准频率进行各种各样的加减乘 除倍频器可视为对频率相乘通过对 频率进行加减乘除产生出各种新频率经放 大器这种方法也是经典方法目前100MHZ 晶振市场上能买到-169dBc/HZ@10kHZ的产品杂散决定滤波器的好坏 和电磁兼容性设计的合理程度目前开关速度一般在几 十nus到几百nus?a1?μ?í¨??±è???úò?°???oüo? ?a???μ×?è?1?2???ì?D???2¨?÷ò2oü??éè ??3é±???ê??±?ó?￡?aê??μ×?μ??÷òaè±μ? DDS DDS?üê1ó?êy×???ê?íê3é?μ ?êoí2¨D?μ?o?3é??ì??2°?2¨D?μ?·ù?è2?êyoí?à??D??￠ 1¤×÷ê±°′òa?ó1??éè?3?D??￠êy?Y?ù?-1y??2¨?ííê3é á??±?óêy×?ê?μ?o?3é?í′??úá??ˉ???è?êìa

电荷泵设计原理及在电路中的作用

1、电荷泵原理 电荷泵的基本原理是，电容的充电和放电采用不同的连接方式，如并联充电、串联放电，串联充电、并联放电等，实现升压、降压、负压等电压转换功能。 上图为二倍升压电荷示，为最简单的电荷泵电路。V2输出为方波信号，当V2为低电平的时候，V1通过D1、C1、V2对电容C2充电，C2两端电压上正下负;当V2为高电平输出的时候，V2输出电压与C1两端电压相叠加，通过D3对负载供电并对C2充电。如果忽略二极管压降，则C2两端电压Vo=V2+V1，其中V2为电压源V2的高电平输出电压。 由于电荷泵整个工作过程的核心部分为电容充放电过程，所以最重要的公式为电容充放电公式：I*T=ΔV*C，其中T为电容充放电周期，ΔV为每个充放电周期内电容两端电压波动，I为充放电电流。 电荷泵以非常简单的电路可以实现升压、降压、负压等功能，所以各种不同的场合为电路扩展小功率电路。 2、电荷泵在电路中的作用 1.功率电路中的电荷泵 电荷泵的一个非常广泛的用途就是在由N沟道MOSFET构成的半桥电路中为上桥臂提供浮驱电压。典型接法如下图所示，图中红框内的二极管D及电容Cboot与主电路中半桥的下桥臂T1构成电荷泵。当半桥的下臂T1开通时，Vcc 通过D与T1为电容Cboot充电;当T1关断T2导通时，Cboot为上臂T2提供MOSFET导通所必需的Vgs电压。这是由于T2在电路中的位置所决定的，当T2导通时，如果忽略导通压降Vds，T2的源极电压Vs=Vr，所以如果想要饱和导通，加上T2门极上的驱动电压需满足Vg=Vr+Vgs，对于功率型N沟道

MOSFET而言，Vgs通常需要15V左右。电荷泵以很少的元器件满足了这一设计要求，所以在此类应用中得到广泛应用。 虽然上图中所述的自举型电荷泵（采用半桥的下臂作为电荷泵的一部分）使电路设计变得非常简单，但实际使用过程中有些限制，如对桥臂的开通时序和占空比有限制等。所以，在某些要求比较高的应用场合，采用他驱型的电荷泵，即将电荷泵电路及驱动波形与主功率电路分离，采用外部电路构成电荷泵。这样的电路虽然结构比自举驱动电路略微复杂一些，但克服了自举驱动电路的一些问题，在某些场合也得到较广泛的应用。 2.RS-232电平转换中的升压、负压 电荷泵的另外一个极为广泛的应用就是为电平转换芯片提供符合RS-232标准的电源电压。电平转换芯片的供电通常为3.3V或者5V的单电源，而RS232电平标准要求，以-3~-15V表示逻辑电平“1”，以+3~+15V表示逻辑电平“0”，所以RS232转换芯片不仅要完成电平转换，还要提供符合要求的电源转换。 下图为RS232电平转换芯片的典型结构框图，首先以一个升压电荷泵将+3.3V或5V的输入电源进行二倍压升压，然后采用一个负压电荷泵将二倍压升压后的电源输出进行转换为负电压。

L波段频率源设计

L波段频率源设计 0 引言频率合成器是以一个高精确度和高稳定的石英晶体振荡器为基准参考频率，通过加、减、乘、除四则运算，获得与石英晶体振荡器同样精确度 和稳定度的频率源。本文利用频率合成技术实现频率倍频，输出L 波段点频源。利用非线性电路产生高次谐波或者利用频率控制电路都可以构成倍频器。也 可以由锁相倍频电路实现，该电路是一个闭环频率反馈系统，它主要由鉴相器、环路滤波器、压控振荡器和累加计数器构成，本设计采用这种方案。目前出现了众多单片集成频率合成芯片，如美国QualComm 公司的Q3236 等，这种带有前置分频器和多个计数器的芯片，给锁相环电路的设计带来了极大的方便， 为实现电路的小型化提供了可能。下面对总体方案设计，Q3236 芯片的功能，电路和环路滤波器设计逐一讨论。1 方案设计本设计采用对晶体振荡器输出的参考信号，直接锁相倍频获得高频信号，再将高频信号放大到设计要求的方案。利用的是锁相频率合成技术，属于间接频率合成。整个倍频源基本由锁相 倍频电路、放大和滤波电路组成，最重要的是锁相倍频电路。锁相倍频电路利用锁相技术实现频率合成，锁相环(PLL)是其中的重要组成部分，实质上是 一个相位负反馈自动控制系统。基本由鉴相器(PD)、环路滤波器(LF)、压控振 荡器(VCO)三部分组成。鉴相器用于比较两个输入信号相位，产生对应于两个 信号瞬时相差的误差电压；环路滤波器具有低通作用，把鉴相器输出的误差电 压滤波，滤除高频成分和噪声，以保证环路所要求的性能，提高系统稳定性； 压控振荡器受误差电压控制，使得VCO 的输出频率向参考频率靠近，直到消 除频差而锁定。倍频源框图如图1 所示。 设计采用QualComm 公司的高性能数字锁相环芯片Q3236，其内部集成有

电荷泵设计指南

设计指南Q&A系列: 电荷泵 上网时间：2006年05月26日 Sam Davis 著 电荷泵主要有哪些应用？ 在过去的十年了，电荷泵得到了广泛运用，从未调整单输出IC到带多输出电压的调整IC。输出功率和效率也得到了发展，因此现在的电荷泵可以输出高达250mA的电流，效率达到75%(平均值)。电荷泵大多应用在需要电池的系统，如蜂窝式电话、寻呼机、蓝牙系统和便携式电子设备。 主要应用包括驱动用于手机背光的白光LED和毫瓦范围的数字处理器(如图)。 电荷泵如何工作？ 电荷泵(开关电容)IC通过利用一个开关网络给两个或两个以上的电容供电或断电来进行DC/DC电压转换。基本电荷泵开关网络不断在给电容器供电和断电这两个状态之间切换。C1(充电电容)传输电荷，而C2(充电电容器)则储存电荷并过滤输出电压。 额外的“快速电容”和开关阵列带来多种好处。 电荷泵有哪些工作模式？ 电荷泵IC可以用作逆变器、分路器或者增压器。逆变器将输入电压转变成一个负输出。作为分路器使用时，输出电压是输出电压的一部分，例如1/2或2/3。作为增压器时，它可以给I/O带来一个1.5X或者2X的增益。很多便携式系统都是用一个单锂离子电池或者两个金属氢化物镍电池。因此当在2X模式下运行时，电荷泵可以给一般在3.3V到4.0V的范围内工作的白光LED供应适当的正向电压。 电荷泵的输出电压经过调节吗？ 基本电荷泵缺少调整电路，因此实际上所有当今使用的电荷泵IC都增加线性调整或者电荷泵调制。线性调整的输出噪音最低，并可以在更低的效率情况下提供更好的性能。而由于调整IC没有串联传输晶体管，控制开关电阻的电荷泵调制就可以提供更高的效率，并为一个给定的芯片面积(或消耗)提供更多的输出电流。 电荷泵的主要优势是什么？ 电荷泵消除了电感器和变压器所带有的磁场和电磁干扰。但是，仍然有一个可能的微小噪音源，那就是当快速电容和一个输入源或者另外一个带不同电压的电容器相连时，流向它的高充电电流。同样的，“分路器”电荷泵也能在LDO上改进

频率源技术前沿讲座

“频率源技术前沿讲座”心得报告 频率源是电子系统（雷达、通讯、测控、导航等）的基本信号来源，主要包括固定点频频率源和合成频率源两类。 固定点频频率源主要包括固定点频频率振荡器、固定点频锁相源和晶振倍频器等。固定点频频率振荡器在微波频段一般用于实现频率准确度要求不高的点频源。介质振荡器由于Q值高、尺寸小、易于实现混合集成，从而被较多地用来实现微波集成、低相噪、温度稳定的点频源，并可采用恒温或温补方式进一步提高频率精度。恒温压控振荡器由于温度漂移低、可直接实现高线性度超宽带调频，也得到了广泛应用。石英晶体振荡器是一种高稳定的频率源，但只能工作于几百兆赫范围内，微波频率的稳定频率源通常用石英晶体振荡器经倍频来实现，倍频可以采用锁相倍频或直接倍频。采用直接倍频方式可以获得最低的频谱近端相位噪声。随着大规模集成电路的发展，数字分频锁相电路由于附加相位噪声大幅降低、可靠性高、采用数字接口使用灵活等特点，在微波系统中得到最广泛的应用。 合成频率源又称频率合成器或频率综合器，按其构成方式可分为直接式和间接式。 直接频率合成器采用倍频器、分频器、混频器及微波开关来实现频率合成，具有最优的近端相位噪声和高速捷变频特性，但结构复杂、成本昂贵的特点限制其只能应用于雷达等高端应用领域。直接数字合成器(DDS)目前也得到了广泛应用，但高性能DDS产品的输出频率还有待提高，在微波领域其往往与锁相技术结合以混合方式实现微波频

率合成。锁相技术与直接式倍频器或DDS相结合的混合式频率合成器在提高系统性能的同时降低了直接合成方式的成本，已逐渐取代部分直接合成频率源应用在高性能频率源领域。 间接频率合成器采用锁相环(PLL)技术，目前应用最为广泛。这种合成方法使用的电路比直接式合成简单，它是通过鉴相实现相位反馈控制从而实现频率跟踪的闭环系统。模拟锁相环路附加相噪非常低，但电路复杂调试难度大。主要代表是脉冲取样锁相环路，用其制作的脉冲取样锁相介质振荡器(PDRO)可在X波段以上实现接近直接倍频相噪的小型化固定频率源，在频率低端(4GHz以下)通常使用脉冲取样锁相同轴介质腔振荡器(PCRO)以实现小型化。随着半导体技术的发展，数字分频锁相环路由于性能大幅提高、成本大幅降低且具有高的可靠性而得到最广泛应用。 锁相频率源输出信号在环路带宽内的相噪主要受参考信号、鉴相器、分频器以及分频比影响，在环路带宽以外主要取决于VCO相噪。降低相噪最重要的是降低分频比，但会降低频率分辨率，实现高的频率分辨率通常需要采用多环路设计或插入DDS合成器。选择低相噪的参考源和VCO、低基底相噪的鉴相器和分频器对降低相噪也是很重要的。环路对带内外噪声抑制特性、环路附加相位噪声等都与环路设计参数有关，因此相噪特性优化的关键是选择合适的环路带宽并合理设计环路滤波器。锁相式频综由于反馈电路固有的惰性，决定其锁定速度较慢，其锁定（频率切换）速度跟环路带宽、初始频差有关。提高频率切换速度的一般方法是增加锁相环环路带宽、采用可变增益的

DCDC转换器回路设计指南

DCDC转换器回路设计指南本资料为DC/DC转换器电路的设计提供一些提示，尽量用具体事例说明在各种制约条件下，怎样才能设计出最接近要求规格的DC/DC转换器电路。 DC/DC转换器电路的各种特性(效率、纹波、负载瞬态响应等)可根据外设元件的变更而变更，一般最佳外设元件因使用条件(输入输出规格)不同而不同，例如，当您问“怎样才能提高效率？”，回答“视使用条件而不同”或者“那要看具体情况啦”，感觉好像被巧妙地塘塞过去了，估计您也遇到过这样的情况吧。那么，为什么会出现这样的回答呢？其理由就是因为电源电路大多使用市售的商品作为电路的一部分，所以必须既要考虑大小、成本等的制约又要考虑电气要求规格来设计。 通常产品目录中的标准电路选定的元件大多是在标准使用条件下能发挥一般特性的元件，因而，并不一定能说在各种使用条件下都是最佳的元件选定。所以在各个设计中，必须根据各自的要求规格(效率、成本、贴装空间等)从标准电路进行设计变更。但要能设计出符合要求规格的电路，需要足够的知识和经验。 本资料就用具体的数值为不具备这些知识和经验的人说明哪些元件如何改变就能达到要求的动作，这样不需要进行复杂的电路计算就能快捷地使DC/DC转换器电路正常工作。至于正常工作后对设计

的检验，可以自己以后细细地计算，也可以一开始就请具有丰富知识和经验的人进行检验。 DC/DC转换器的种类和特点 DC/DC转换器电路根据其电路方式主要有以下一些： 非绝缘型 基本(单线圈)型 电容耦合型双线圈SEPIC, Zeta,… 电荷泵(开关电容/无线圈)型 绝缘型 变压器耦合型正向 变压器耦合型回扫

基本型系指通过将电路工作限定为只升压或者只降压来最低限度地减少元件数目，输入侧和输出侧没有电气绝缘的类型。 图1所示为升压电路

基于LMX41的低相噪频率源的设计

基于LMX41的低相噪频率源的设计 频率合成器是现代通信系统中一个重要组成部分，在数字通信、卫星通信、遥测遥控、雷达、导航等领域有着广泛应用。文中介绍了锁相频率合成技术的基本原理和性能指标，给出了一种利用LMX2541实现频率合成器的硬件结构和实现方法，并对其主要指标进行了测试，测试结果显示其具有低相位噪声、低杂散和结构简单的特点，满足了设计指标的要求。 标签：频率合成器锁相环相位噪声LMX2541 Abstract ：Frequency synthesizer is the key part of modem communications systems ，which are widely used in digital communications，satellite communications，TT&C，radar，navigation and other fields. The basic principle and performance standard of PLL frequency synthesizer are introduced in this paper.A hardware structure for realizing frequency synthesizer based on LMX2541 and implementation methords are given. From the measured results，we can see that the frequency synthesizer has characteristics of low phase noise，low spurious and simple stucture，which satisfy the design requirments of the index. Keywords：frequency synthesizer；PLL；phase noise；LMX2541 一、引言 频率源可在雷达中用作本振信号或作为数据处理的采样时钟等，在雷达领域有着重要的作用。相位噪声和杂散是衡量频率源的两个重要指标[1]。频率源的设计主要有三种技术：直接频率合成技术、直接数字频率合成技术和锁相式频率合成技术。 本文基于LMX2541锁相环芯片设计出一种低相噪低杂散的频率源，实验结果表明该频率源的设计取得了理想的效果。 LMX2541芯片[2]由NS推出的一款超低噪、高度集成的频率合成器。频率源指标：输出2600MHz；输出功率大于15dBm；杂散抑制不小于-60dBc；相噪小于-100dBc/Hz@10KHz，-120dBc/Hz@1MHz。 锁相环频率合成技术是一种相位负反馈技术，通过比较输入基准频率与经过分频器N的输出频率，通过与两输入信号相位差成正比的误差电压控制压控振荡器的输出频率，使其经过分频器N后的频率与输入的频率与输入基准频率相等。一个基本的锁相环主要由鉴相器、环路滤波器和压控振荡器三个基本部分组成。 LMX2541芯片有12个寄存器，包含有多个分频系数寄存器、锁定检测寄存器和电荷泵寄存器等。数据写入采用的是SPI总线形式，时序图如图1所示。

L波段频率源设计

2011年2月1日第34卷第3期 现代电子技术 M odern Electro nics T echnique Feb.2011V ol.34N o.3 L 波段频率源设计 王浩军,王景贤 (中国空空导弹研究院,河南洛阳 471009) 摘 要:为了设计一个L 波段频率源,使其能够稳定输出,采用锁相倍频电路实现高频信号输出,通过Q 3236锁相环芯片实现。利用有源比例积分滤波器实现环路滤波器的设计,给出了滤波器参数计算方法。做了大量关于锁相环电路和环路滤波器电路的实验,反复调试得到电路稳定工作最佳状态。最后给出了样机的测试结果,该频率源具有体积小、低功耗、低相噪及频率稳定性好等优点。 关键词:频率合成;倍频;锁相环;环路滤波器 中图分类号:T N74 34 文献标识码:A 文章编号:1004 373X(2011)03 0085 03 Design of L Band Frequency S ource WA N G H ao jun,W A N G Jing x ian (Chi na Airborne Missi le Academy,L uo yang 471009,China) Abstract :T o desig n a L band fr equency synthesizer and make it st able,a scheme of using phase locked loo p frequency synthesis techno lo gy and Q 3236is desig ned.T he activ e pro po rtion integ ratio n filter is used as loo p filter and the par ameter ca lculatio n method of the loop filter is also g iven.M any experiments about P LL cir cuit and loo p f ilter cir cuit are perfo rmed,and a stable wo rking state is gained by repeated debugg ing.T he test r esults sho w that t he frequency so ur ce has the advantages of small size,lo w pow er co nsumption,low phase and noise and g oo d fr equency stability. Keywords :frequency synthesis;fr equency mult iplication;phase locked loop;loo p filter 收稿日期:2010 08 12 0 引 言 频率合成器是以一个高精确度和高稳定的石英晶体振荡器为基准参考频率,通过加、减、乘、除四则运算,获得与石英晶体振荡器同样精确度和稳定度的频率源。本文利用频率合成技术实现频率倍频,输出L 波段点频源。 利用非线性电路产生高次谐波或者利用频率控制电路都可以构成倍频器 [1] 。也可以由锁相倍频电路实 现,该电路是一个闭环频率反馈系统,它主要由鉴相器、环路滤波器、压控振荡器和累加计数器构成,本设计采用这种方案。 目前出现了众多单片集成频率合成芯片,如美国QualCom m 公司的Q3236等,这种带有前置分频器和多个计数器的芯片,给锁相环电路的设计带来了极大的方便,为实现电路的小型化提供了可能。下面对总体方案设计,Q3236芯片的功能,电路和环路滤波器设计逐一讨论。1 方案设计 本设计采用对晶体振荡器输出的参考信号,直接锁 相倍频获得高频信号,再将高频信号放大到设计要求的 方案。利用的是锁相频率合成技术,属于间接频率合成[2]。整个倍频源基本由锁相倍频电路、放大和滤波电路组成,最重要的是锁相倍频电路。 锁相倍频电路利用锁相技术实现频率合成,锁相环(PLL)是其中的重要组成部分,实质上是一个相位负反馈自动控制系统。基本由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)三部分组成[3] 。鉴相器用于比较两个输入信号相位,产生对应于两个信号瞬时相差的误差电压;环路滤波器具有低通作用,把鉴相器输出的误差电压滤波,滤除高频成分和噪声,以保证环路所要求的性能,提高系统稳定性;压控振荡器受误差电压控制,使得VCO 的输出频率向参考频率靠近,直到消除频差而锁定。倍频源框图如图1所示。 图1 L 波段倍频源系统框图 设计采用QualComm 公司的高性能数字锁相环芯片Q3236,其内部集成有分频器、鉴相器和计数器。鉴

音频电路设计指南

针对便携式设备中音频电路的设计指南 在便携式产品设计中很容易遇到与音频相关的特殊问题，由于音频电路看似简单，规划设计时工程师通常不会在相对低频的音频电路(20Hz至20KHz)中花费太多时间。本文试图从最基本的音频电路设计入手，为工程设计人员提供一定的设计参考意见和方法。 最后开启音频电路 这个简单的原则可能最为重要，但却经常被系统设计者所忽略。功率放大器无法区分噪音、咔嗒声和信号。如果过早地开启功放，它会不加区分地放大所有输入信号。便携式产品播放电路通常包含数字信号存储器、数模转换器(DAC)、功放、扬声器或耳机(图1)。存储器中的数字信号经过解码后发送到DAC进行转换，DAC的模拟输出通过电容交流耦合到功放的输入端，放大器必须能够提供足够的电流驱动低阻扬声器。如上所述，放大器使能后将放大进入其输入端的任何信号，包括有用信号、噪声、咔嗒或嘭嘭声。 如图2所示，扬声器放大器连接在8?扬声器和音频DAC之间。DAC输出与功放之间的交流耦合电容是必需的，以保证两个器件具有适当的输入和输出偏置电压。大多数音频放大器的输出端含有偏置电压，为了可靠传输音频信号需要将此偏置电压预先设置好。在开启功率放大器之前必须留出一定的时间间隔，以便建立适当的偏置电压。假如过早地开启功率放大器，DAC输出正处于爬升阶段的偏置电压对于放大器输入来说相当于一个衰减脉冲。该信号经过-放大器放大后进入扬声器，产生可闻的咔嗒声。 图2假定功率放大器已经开启，并在DAC开启之前已经建立输入偏置。DAC使能后，节点A的电压会爬升到如图所示的DAC输出偏置电压。当DAC的偏置电压爬升时，由耦合电容以及放大器的输入电阻构成的高通滤波器在节点B会产生一个毛刺，经过放大器后的输出信号等于输入信号之间的差值[(IN＋)－(IN－)]乘以放大器的增益。 低频响应与输入时间常数 用于隔离DAC的偏置电压与功放输入端口的输入电容，与放大器的输入阻抗一起构成高通滤波器。可以考虑使用较大容量的电容以降低低频衰减，但由于功率放大器的输入偏置电压，增大了的输入时间常数可能导致输出砰砰声。假如放大器在输入稳定之前开启，就会导致砰砰声。功率放大器输入端的简化模型中以RIN表示输入阻抗，前置放大器的同相端连接到内部基准电压，这个输入结构是单电源功率放大器的典型结构。