Application of System-Level EM Modeling to
High-Speed Digital IC Packages and PCB’s Jong-Gwan Yook,Member,IEEE,Linda P.B.Katehi,Fellow,IEEE,Karem A.Sakallah,Senior Member,IEEE, Ray S.Martin,Lilly Huang,and Tim A.Schreyer,Member,IEEE
Abstract—A system-level electromagnetic(EM)modeling tool
combining a three-dimensional(3-D)full-wave?nite-element EM-
?eld analysis tool and a time-domain electric-circuit simulator is
developed and applied to various geometries such as multilayer
printed circuit boards(PCB’s),signal lines embedded in a PCB or
package,and split power-distribution network.Since the signal
integrity is a primary concern of high-speed digital circuits,
the noise distributions on various circuit planes are evaluated
from the analysis.These noise distributions,often called noice
maps,are utilized to identify the location of the major source
of simultaneous switching noise(SSN).This information can
eventually be adapted for optimum placement of decoupling
capacitors to minimize the noise?uctuations on the various circuit
planes on an entire PCB.
Index Terms—Circuit simulation,decoupling capacitors,EM
modeling,ground bounce,PCB,SSN,tiling.
I.I NTRODUCTION
A S THE operating frequency of high-speed digital circuits
(such as high-performance microprocessors)reaches up
to gigahertz range,the switching noise(or
Fig.1.System-level EM modeling of digital IC’s packages and PCB’s. the above guideline,the accuracy of the modeling procedure is ensured due to the accurate tile equivalent circuits.The ?exibility is also increased due to the standard shape of tiles. For example,if a given PCB
has
so that each tile represents one power or ground pin.When a given PCB has multiple power,signal,and ground layers,the exactly same gridding procedure can be applied to generate3-D tile-interconnection topology.
After the required set of tiles has been generated for a given PCB and a chip package,an appropriate lumped equivalent circuit model for each tile is derived from a rigorous EM-?eld simulation and appropriate microwave network theory. Speci?cally in this study,the3D-FEM based on tetrahedral subdomain elements and linear edge basis functions is em-ployed to derive accurate equivalent circuit models for vertical interconnection geometries.Since the PCB and the package have multiple power,ground,and signal pin’s passing through different vertical layers,derivation of an accurate equivalent-circuit model of the vertical interconnects becomes a crucial step for ef?cient noise modeling.
While utilizing the FEM for vertical interconnects,mi-crowave circuit theory has been applied to derive lumped equivalent circuit models for simpler structures,such as the power/ground plane,uniform signal lines,and gaps in the power distribution layers.After all the equivalent circuits corresponding to the de?ned tiles have been derived,these circuits are electrically interconnected to form a3-D SPICE-type lumped equivalent circuit.Current or voltage sources are inserted into the network in addition to the connector con?guration for the simulation of the actual situation.
The?nal stage of the proposed system-level EM modeling of high-speed digital integrated circuits(IC’s)and packages is a time domain circuit simulation using a well-known SPICE-type simulator.The output of the simulation predicts potential ?uctuations on the power and ground planes,noise maps, driving point impedance,and time domain noise signals
on Fig.2.Digital IC package and multilayer
PCB.
Fig.3.Power/ground-plane tile and its equivalent circuit.
any power and ground pin’s.These data provide valuable information for the ef?cient and cost-effective placement of decoupling capacitors to minimize the SSN in the circuits. The overall EM-modeling procedure for digital circuits and packages is illustrated in Fig.1.
III.T ILE E QUIV ALENT C IRCUITS
As mentioned above,there are several distinctive tiles form-ing the basic building blocks of the accurate EM-modeling procedure.Power/ground plane,power/signal/ground plane, power/ground pin,and gap in the power or ground plane are the most frequently encountered form of tiles in the high-speed digital packages and interconnects,as illustrated in Fig.2.In this section,a brief summary of the equivalent circuits for these tiles are given[16],[17].
A.Power/Ground-Plane Tile
The power distribution networks of complex high-speed digital system often consist of two conducting planes—power and ground planes—connected to system reference potentials through connector.This set of planes provides a basic tile element—a so-called power/ground-plane tile—and does not include any signal lines or vertical https://www.wendangku.net/doc/4f3558577.html,ing the fact that any arbitrary current?owing on the power and ground planes can be decomposed into two orthogonal components, an equivalent circuit for the tile can be derived as a four-port network,as shown in Fig.3.
The inductive elements on the upper and lower planes represent the effects of two orthogonal current paths on the power and ground planes,while the capacitive element at the center represents the stored electric energy between the two conducting planes.Also note that resistive elements are
YOOK et al.:APPLICATION OF SYSTEM-LEVEL EM MODELING TO IC PACKAGES AND PCB’S
1849
Fig.4.Power/signal/ground-plane tile and its equivalent circuit. inserted in series to the inductive elements to take into account the effect of conductor and dielectric losses.
The inductive and resistive elements in the lower layer corresponding to the ground plane are designed to simulate both the actual current?owing on the ground conducting surface and the resulting possible potential?uctuations.The ground plane is,therefore,no longer assumed to bear an ideal potential distribution equal to absolute zero.With this type of equivalent circuit for the power/ground-plane tile,possible SSN
or
and
-
and
as
follows:
is the distance between the
planes,is the dielectric
constant of the material,
and
is the speed of light in vacuum.In most practical
high-speed digital circuits,signals contain very wide-band
frequency components due to their rectangular or trapezoidal
shapes having very short rise and fall edges.As a result,
extracting the values of the equivalent circuit at a certain
frequency point may not lead to accurate noise prediction.
However,if the size of a tile is much smaller than the
wavelength of signi?cant frequency component contained in
the signal(as happened in most of the examples presented
in this paper),the inductive and capacitive values become
frequency
independent.
Fig.5.Power/ground pin tile and its equivalent
circuit.
Fig.6.Gap(slit)tile and its equivalent circuit.
B.Power/Signal/Ground-Plane Tile
In many multilayer PCB’s and packages,signal lines are
embedded in the power and ground planes to achieve good
isolation between the signal layers.The signal lines lying in
the middle of the two conducting planes can be considered as
a stripline having characteristic
impedance
th tile can be found
as
is the characteristic impedance of a stripline
of
width[18].Similar to the previous power/ground-
plane tile,the above equations are valid only when the
electrical size of a tile is much smaller than the wavelength of
the signi?cant frequency component contained in the signal,
i.e.,
1850IEEE TRANSACTIONS ON MICROWA VE THEORY AND TECHNIQUES,VOL.45,NO.10,OCTOBER
1997
(a)
(b)
Fig.7.Split PCB.(a)Schematics of the split PCB having 14short-circuit pin’s and large void area at the center.(b)Potential distribution on top and bottom planes.
essential and most frequently encountered circuit component.Consequently,the ef?cient and accurate modeling of a vertical interconnect becomes a key to successful prediction of the performance of the high-speed high-density circuits.Based on physical intuition,an equivalent circuit to this structure is devised
having
-parameters are compared with those of the equivalent circuit to determine appropriate inductance and capacitance values [15].
In general,the lead inductance is proportional to the length of the
lead
,
i.e.,
on upper and lower sides and reveals a
YOOK et al.:APPLICATION OF SYSTEM-LEVEL EM MODELING TO IC PACKAGES AND PCB’S1851
Fig.8.Eight-layer test board layout(provided by Intel Corporation).
Fig.9.Schematic of pin out and excitation pin pattern.
square-root dependency,i.e.,
1852IEEE TRANSACTIONS ON MICROWA VE THEORY AND TECHNIQUES,VOL.45,NO.10,OCTOBER
1997
Fig.11.Relative potential?uctuations between the power and ground planes. energy stored in the gap region are employed,as shown
in Fig.6.Due to the discontinuity of the structure,there are no conducting currents?owing across the gap allowing
the capacitive effect to be a dominant one.The gap tile
is implemented by removing inductive elements from the power/ground-plane tile and instead inserting the capacitors corresponding to gap and parasitic electric?elds.
Accurate values or equations of the gap and parasitic
capacitances
(7)
can be found in[32].The normalized
terminal
capacitance
in
picofarad/millimeter for large conductor
width
in millimeter.The above
equations are valid for the ranges
0.1 3.0and
0.2
.In our modeling
procedure,the above constraints are carefully enforced during
the tiling procedure unless otherwise speci?ed.
It can be seen
that
becomes much larger than the tile-
width
YOOK et al.:APPLICATION OF SYSTEM-LEVEL EM MODELING TO IC PACKAGES AND PCB’S
1853
Fig.12.Noise maps (peak-to-peak potential ?uctuations)on the power and ground planes.
A.Split PCB
In this section,a 64
mm
28nonuniform tiles.As shown in Fig.7(a),the upper plane is split into two regions.The gap spacing and the thickness of the substrate are 2.54and 0.2mm,respectively,
and the relative dielectric
constant
of the material is 2.5.14short-circuit pin’s modeled as inductive elements are also placed at the central region to reduce the overall noise levels on top and bottom planes.For the excitation of the structure,one current source is supplied as shown in Fig.7(a)and the input current waveform is designed to have 100-mA magnitude and 0.5-ns rise and fall time.In view of high-frequency components contained in the signal,the equivalent circuits are
extracted
at
GHz.Also,a connector providing 2.5and 0.0V on the top and bottom planes is placed at the front side of the PC board.
After the EM modeling of the overall geometry,an ef?cient circuit simulation is exercised to derive the potential distribu-tion on the top and bottom planes.After 10ns of time-domain simulation,the peak-to-peak values at each grid point on the top and bottom planes and the corresponding noise maps are derived,as shown in Fig.7(b).The maximum noise on
those
Fig.13.Cross-sectional view of a signal line terminated with capacitive load.Top and bottom planes:175mm 2184mm.Length of the signal line =5.0mm.C load =18pF,R dd =R gnd =R out =0:001
.
Fig.14.Simulated current waveforms at the output resistor (R out )and capacitive load (C load ).
planes are 47.7and 66.7mV,respectively,at the position of the current source.As can be observed,there is clearly a potential difference between the top two planes due to the 2.54-mm gap region revealing effective noise immunization of splitting PCB’s.B.Eight-Layer Test Board
For the proof of the accuracy as well as ef?ciency of the proposed approach,an eight-layer test vehicle,shown partly in Fig.8,is fully modeled and the noise level is measured under a controlled environment.To minimize the measurement errors and uncertainties,multiple CMOS drivers are simultaneously switched,as shown in Fig.9,and the voltage differences between the power and ground planes at various locations are measured and compared with the modeled results.For accurate and ef?cient modeling,the test PCB is discretized into a number of tiles
(34
1854IEEE TRANSACTIONS ON MICROWA VE THEORY AND TECHNIQUES,VOL.45,NO.10,OCTOBER
1997
Fig.15.Simulated potential?uctuations on the power(node1147)and ground plane(node2433)with a signal line terminated with capacitive load.The voltage difference between the power and ground plane is denoted as1V,which is indicating a noisy power-distribution layer.
content are shown in Fig.10.The triangular shape of the input
currents with15-mA magnitude is estimated from the actual
CMOS driver.Note that the Fourier components in the input
current signal span up to near gigahertz range due to the fast
edge rates.
As shown in Fig.11,simulation has been performed and
the voltage waveforms at two different locations denoted
as
are compared with the measurement data.
These measurement points are located in the upper right
corner of the chip area.The overall simulation,including
tiling procedure and circuit simulation,took about3h on an
HP9000/735workstation with130-Mbytes memory usage.
As can be observed from the voltage waveforms,the mea-
surement and simulation results reveal very good agreement
even for the small details.This agreement supports the validity
and effectiveness of the proposed system-level EM-modeling
technique.In addition,noise maps(peak-to-peak values)on
the power and ground planes are illustrated in Fig.12and
the maximum values on the power-and ground-plane noise
maps are found
as mV
and
mV,respectively.Note that the minima in the noise maps
correspond to the connector locations which provide constant
potentials.
C.Signal Lines
After the veri?cation of the accuracy of the proposed mod-
eling procedure,in this section the effects of nonlinear drivers
and signal lines terminated with capacitive loads are simulated,
using the power/signal/ground-plane geometry designed with
one signal line,as depicted in Fig.13.The geometrical factors
of the PCB are similar to those of the previous test vehicle
and the signal line is placed in the middle of the substrate.
The buffer model used in this study has three terminals,
such
as
,and output,and those are connected to
0.001
,,
and,respectively,while
an input excitation having0.4-ns switching time is embedded
in the driver model.In the buffer model,p-and n-channel
CMOS look-up tables are used to simulate the actual transistor
characteristics.
After30-ns transient analysis,the current waveforms at the
output
resistor and capacitive
load are examined
?rst,as illustrated in Fig.14.As can be identi?ed from the
current waveforms,there is a slight re?ection at the beginning
of the signal line due to the impedance mismatch and the
phase of current at the capacitor is reversed.Also,Fig.15
shows the voltage waveforms on the power and ground planes
revealing ground bounce caused from a nonideal ground plane.
The potential difference between the power and ground planes
can be considered as noise if that is not constant and equal to
the connector potential,which in this case is2.5V.
V.C ONCLUSIONS
This paper has presented a system-level methodology for the
modeling and analysis of digital IC packages and PC boards.In
this methodology,the seemingly contradictory goals of mod-
eling accuracy and global analysis ef?ciency are reconciled
through a divide-and-conquer process.Accuracy is insured
by performing detailed EM-?eld analysis on appropriately
YOOK et al.:APPLICATION OF SYSTEM-LEVEL EM MODELING TO IC PACKAGES AND PCB’S1855
chosen small sections of the PCB and package to create lumped electrical equivalent circuit models.These models are subsequently combined with models for chip current drivers and package leads to produce an electrical simulation model for the PCB power distribution subsystem.A circuit simulator is then used to exercise this model under a variety of current excitation conditions to yield noise maps that indicate the variation in power and ground potential as a function of location on the PCB.
The validity and ef?ciency of our proposed system-level EM-modeling methodology have been proven through several different experiments including a split PCB and an eight-layer test vehicle.The theoretical results for the test board show very good agreement with the measurement data obtained from the actual board under control environment.Owing to the?exibility of the modeling method,voltage and cur-rent waveforms at arbitrary locations can easily be made visible.Furthermore,the effects of signal lines,gap in the conducting plane,and decoupling capacitances can be quan-ti?ed.
A CKNOWLEDGMENT
The authors would like to express their thanks to Dr.T. Arabi of Intel Corporation,Hillsboro,OR,for many helpful discussions.
R EFERENCES
[1] B.A.Ziegner,“High performance MMIC hermetic packaging,”Mi-
crowave J.,pp.133–139,Nov.1986.
[2]H.Bierman,“Designers strive for low cost MMIC packages,”Mi-
crowave J.,pp.100–106,Sept.1992.
[3]L.P.B.Katehi,“The role of EM modeling in integrated packaging,”in
1993IEEE AP-S Dig.,Ann Arbor,MI,July1993,pp.982–985. [4]J.Fang,“Electromagnetic modeling of electronics packaging by the
time-domain?nite-difference methods,”in IEEE Topical Meeting Elect.
Performance Electron.Packaging,Tucson,AZ,Apr.1992,pp.90–92.
[5]S.Zaage,D.Kannemacher,and H.Grabinski,“Characterization of the
electrical performance of PGA packages,”in IEEE Topical Meeting Elect.Performance Electron.Packaging,Tucson,AZ,Apr.1992,pp.
134–136.
[6]L.X.Lu, C.Wu,and J.Litva,“A new three-dimensional?nite-
difference time-domain(3D-FDTD)simulator for modeling electronic interconnections and packaging,”in IEEE Topical Meeting Elect.Per-formance Electron.Packaging,Monterey,CA,Oct.1993,pp.92–95.
[7]J.Fang,Y.Liu,Y.Chen,Z.Wu,and A.Agrawal,“Modeling of
power/ground plane noise in high speed digital electronics packag-ing,”in IEEE Topical Meeting Elect.Performance Electron.Packaging, Monterey,CA,Oct.1993,pp.206–208.
[8]Y.Chen,Z.Chen,Z.Wu,D.Xue,and F.Fang,“A new approach
to signal integrity analysis of high-speed packaging,”in IEEE Topical Meeting Elect.Performance Electron.Packaging,Portland,OR,Oct.
1995,pp.236–238.
[9] F.Y.Yuan,“Signal integrity analysis of simultaneous switching noises
and decoupling capacitors in digital packages and PCB systems,”in IEEE Topical Meeting Elect.Performance Electron.Packaging,Napa, CA,Oct.1996,pp.132–134.
[10]Y.Chen,R.Mittra,P.Harms,and W.Beyene,“A technique for deriving
the equivalent circuit of an SOP package using the FDTD in conjunction with TOUCHSTONE,”in IEEE Topical Meeting Elect.Performance Electron.Packaging,Napa,CA,Oct.1996,pp.135–137.
[11]M.Falconer and V.Tripathi,“FDTD simulation of power/ground
bounce and crosstalk in IC packages,”in IEEE Topical Meeting Elect.
Performance Electron.Packaging,Napa,CA,Oct.1996,pp.166–168.
[12]W.J.R.Hoefer,“Time domain modeling of high-speed circuit structures
with TLM,”in IEEE Topical Meeting Elect.Performance Electron.
Packaging,Napa,CA,Oct.1996,pp.196–198.
[13]J.-G.Yook,N.Dib,E.Yasan,and L.Katehi,“A study of hermetic tran-
sitions for microwave packages,”in1995IEEE MTT-S Int.Microwave Symp.Dig.,Orlando,FL,May1995,pp.1579–1582.[14]M.Rittweger,M.Werthen,J.Kunisch,I.Wolff,P.Chall,B.Balm,
and P.Lok,“3-D FDTD analysis of a SOT353package containing a bipolar wide-band cascode transistor using compression approach,”in 1995IEEE MTT-S Int.Microwave Symp.Dig.,Orlando,FL,May1995, pp.1587–1590.
[15]J.-G.Yook,N.Dib and L.Katehi,“Characterization of high frequency
interconnects using?nite difference time domain and?nite element methods,”IEEE Trans.Microwave Theory Tech.,vol.42,pp.1727–1736, Sept.1994.
[16]J.-G.Yook,V.Chandramouli,L.Katehi,K.Sakallah,T.Arabi,and
T.Schreyer,“Computation of switching noise in printed circuit boards,”
IEEE https://www.wendangku.net/doc/4f3558577.html,p.,Packag.,Manufact.Technol.A,vol.20,Mar.1997.
[17]J.-G.Yook,T.Arabi,T.Schreyer,L.Katehi,and K.Sakallah,“System
level EM modeling of digital IC packages and PC boards,”presented at the IEEE Topical Meeting Elect.Performance Electron.Packaging, Napa,CA,Oct.1996.
[18]H.H.Howe,Stripline Circuit Design.Norwood,MA:Artech House,
1974.
[19]T.Wang,R.Harrington,and J.Mautz,“The equivalent circuit of a via,”
https://www.wendangku.net/doc/4f3558577.html,put.Simulations,vol.4,pp.97–123,Apr.1987. [20]T.Wang,R.Harrington,and J.Mautz,“Quasi-static analysis of a
microstrip via through a hole in a ground plane,”IEEE Trans.Microwave Theory Tech.,vol.36,pp.1008–1013,June1988.
[21]M.Goldfarb and R.Pucel,“Modeling via hole grounds in microstrip,”
IEEE Microwave Guided Wave Lett.,vol.1,pp.135–137,June1991.
[22]P.A.Kok and D.De Zutter,“Capacitance of a circular symmetry model
of a via hole including?nite ground plane thickness,”IEEE Trans.
Microwave Theory Tech.,vol.39,pp.1229–1234,July1991.
[23]P.A.Kok and D.De Zutter,“Scalar magnetostatic potential approach
to the prediction of the excess inductance of grounded via’s and via’s through a hole in a ground plane,”IEEE Trans.Microwave Theory Tech., vol.42,pp.1229–1237,July1994.
[24]J.Quine,H.Webster,H.Glascock,and R.Carlson,“Characterization
of via connections in silicon circuit boards,”IEEE Trans.Microwave Theory Tech.,vol.36,pp.21–27,Jan.1988.
[25] D.Swanson,“Grounding microstrip lines with via holes,”IEEE Trans.
Microwave Theory Tech.,vol.40,pp.1719–1721,Aug.1992.
[26]Q.Gu,E.Yang,and M.Tassoudji,“Modeling and analysis of vias in
multilayered integrated circuits,”IEEE Trans.Microwave Theory Tech., vol.41,pp.206–214,Feb.1993.
[27]P.Benedek and P.Silvester,“Equivalent capacitances for microstrip
gaps and steps,”IEEE Trans.Microwave Theory Tech.,vol.MTT-20, pp.729–733,Nov.1972.
[28]R.Garg and I.J.Bahl,“Microstrip discontinuities,”Int.J.Electron.,
vol.45,no.1,pp.81–87,1978.
[29] A.Gopinath and C.Gupta,“Capacitance parameters of discontinuities
in microstriplines,”IEEE Trans.Microwave Theory Tech.,vol.MTT-26, pp.831–836,Oct.1978.
[30]R.K.Hoffmann,Handbook of Microwave Integrated Circuits.Nor-
wood,MA:Artech House,1987.
[31]M.Kirschning,R.H.Jansen,and N.H.L.Koster,“Measurement and
computer-aided modeling of microstrip discontinuities by an improved resonator method,”in IEEE MTT-S Int.Symp.Dig.,Boston,MA,1983, pp.495–497.
[32],“Accurate model for open end effect of microstrip lines,”
Electron.Lett.,vol.17,no.3,pp.123–124,
1981.
Jong-Gwan Yook(S’86–M’97)was born in Korea,
in1964.He received the B.S.and the M.S.degree
in electronic engineering from Yonsei University,
Seoul,Korea,in1987and1989,respectively,and
the Ph.D.degree from the University of Michigan
at Ann Arbor,in1996.
He is currently working in the Radiation Lab-
oratory,University of Michigan at Ann Arbor,as
a Research Fellow.His main research interests
are in the area of EM design and characterization
of microwave/millimeter-wave circuits and compo-nents and VLSI and MMIC interconnects using the FEM,and development of numerical techniques for analysis and design of high-speed high-frequency circuits with emphasis on parallel/super computing.
1856IEEE TRANSACTIONS ON MICROWA VE THEORY AND TECHNIQUES,VOL.45,NO.10,OCTOBER1997 Linda P.B.Katehi(S’81–M’84–SM’89–F’95)received the B.S.E.E.degree
from the National Technical University of Athens,Athens,Greece,in1977,
and the M.S.E.E.and Ph.D.degrees from the University of California at Los
Angeles,in1981and1984,respectively.
In1984,she joined the faculty of the EECS Department,University of
Michigan at Ann Arbor.Since then,she has been interested in the development
and characterization(theoretical and experimental)of microwave,millime-
ter printed circuits,the computer-aided design of VLSI interconnects,the
development and characterization of micromachined circuits for millimeter-
wave and submillimeter-wave applications,and the development of low-loss
lines for Terahertz-frequency applications.She has also been theoretically
and experimentally studying various types of uniplanar radiating structures
for hybrid-monolithic and monolithic oscillator and mixer designs.
Dr.Katehi is a member of the IEEE Antennas and Propagation Society,
Microwave Theory and Techniques Society,Sigma XI,Hybrid Microelectron-
ics,URSI Commission D,and a member of IEEE Antennas and Propagation
Society ADCOM from1992to1995.She also serves as an associate editor
for the IEEE T RANSACTIONS ON M ICROWA VE T HEORY AND T ECHNIQUES.She
has been awarded the IEEE Antennas and Propagation Society W.P.King
(Best Paper Award for a Young Engineer)in1984,the IEEE Antennas and
Propagation Society S.A.Schelkunoff Award(Best Paper Award)in1985,
the NSF Presidential Young Investigator Award,and an URSI Young Scientist
Fellowship in1987,the Humboldt Research Award and the University of
Michigan Faculty Recognition Award in1994,and the IEEE Microwave
Theory and Techniques Society Microwave Prize in
1996.
Karem A.Sakallah(S’78–M’80–SM’92)received
the B.E.degree with distinction in electrical engi-
neering from the American University of Beirut,
Beirut,Lebanon,in1975,and the M.S.E.E.and
Ph.D.degrees in electrical and computer engineer-
ing from Carnegie–Mellon University(CMU),Pitts-
burgh,PA,in1977and1981,respectively.
In1981,he joined the Department of Electrical
Engineering,CMU,as a Visiting Assistant Profes-
sor.From1982to1988,he was with the Semicon-
ductor Engineering Computer-Aided Design Group, Digital Equipment Corporation,Hudson,MA,where he headed the analysis and simulation advanced development team.Since September1988,he has been at the University of Michigan at Ann Arbor,as Professor of electrical engineering and computer science.From1994to1995,he was on a six-month sabbatical leave at the Cadence Berkeley Laboratory,Berkeley,CA. His research interests are primarily in the area of computer-aided design, with particular emphasis on numerical analysis,multilevel simulation,timing veri?cation and optical clocking,modeling,knowledge abstraction,and design environments.
Dr.Sakallah is a member of the ACM and Sigma Xi.He is an associate editor for the IEEE T RANSACTIONS ON C OMPUTER-A IDED D ESIGN OF I NTEGRATED C IRCUITS AND S YSTEMS
.
Ray S.Martin received the A.S.degree from
Mount Hood Community College,Gresham,OR,
in1978.
He is currently a Hardware Design Engineer at In-
tel Corporation,Hillsboro,OR,where he specializes
in the design of printed circuit-board interconnec-
tions and the development of tools that assist in the
design of
interconnects.
Lilly Huang was born in Beijing,China.She re-
ceived the Ph.D.degree in electrical engineering
from the University of Wisconsin,Milwaukee,in
1995.
She is currently a Senior Engineer at Intel Corpo-
ration,Hillsboro,OR,where she specializes in sys-
tem power distribution and processor power deliv-
ery,and development of new techniques for design-
ing power-distribution architecture.Her research in-
terests include the development and characterization
of processor power-delivery systems,high-speed interconnects,MMIC packaging,and EM
modeling.
Tim A.Schreyer(S’82–M’83)received the Ph.D.
degree from Stanford University,Stanford,CA,in
1989.
He is currently a Senior Staff Engineer at Intel
Corporation,Hillsboro,OR,where he specializes
in signal integrity and transmission-line modeling
of printed circuit-board interconnections,and the
development of new techniques for designing high-
speed interconnections,and teaching these tech-
niques to other system designers.
【个人陈述】 什么是个人陈述? 个人陈述( ,简称)是申请英国大学时,由申请人写的一篇关于自我介绍的漫谈体文章,是申请英国大学本科课程和硕士课程必要且极其重要的申请材料之一,主要用于描述申请者的个人背景、申请目的、研究方向等信息,是申请材料中较重要却也比较难把握的。 ()介绍英国大学录取学生和发放奖学金,都是通过全面、综合考察申请人的条件来决定的。一篇成功的个人陈述不但应该语言流畅、逻辑严谨、层次分明,更要充分显示申请人的才华,并抓住审阅人的注意力。 个人陈述应当包含以下内容: 、为什么要申请这个课程? 、对申请学校和专业是否了解? 、是否有独特的人生经历? 、为什么对这个专业有兴趣? 、有哪些社会实践? 、最终的事业目标是什么? 、是否具备杰出的品格,比如诚实、可靠、善良、刻苦等等,能否提供 、真凭实据来加以证明? 、是否具备值得一提的很好的、特别的工作习惯和态度,以及禀性上的优势? 、具备什么样的特殊才能,如分析能力、领导才能和交流才能?为什么比别的申请者更具有在事业上成功的把握? 个人陈述的写作原则是什么? 、一定不要表现得自命不凡 、尽量不要以“”开头展开句子描述 、尽量用有趣的词组做开头和结尾 、尽量不要引用报纸杂志书籍上的名言警句 、一定不要撒谎,要真实、诚恳。
、不要尝试在个人陈述里面故作滑稽开玩笑 、不要谈与申请者的申请无关的兴趣爱好 、不要用生僻词汇 、不要重复那些在大学申请表格上就有的内容 、不要提及任何政治立场 这些原则可以让申请者知道该把焦点放在哪些事情上,使申请者在看过大量范文之后不至于迷失了自己。当然,如果申请者本人机智幽默、语言诙谐的话,也不反对申请者在个人陈述里巧妙地表现自己的这个风格。 个人陈述的结构: 一般来说,从开头的导论开始就需要申请者花一半的长度来讲述申请者对专业的认知以及申请者为什么要申请这个专业,后一半谈谈申请者自己以及申请者的特殊技能。 还有,另外一种办法就是分门别类,每一个类别写一段,比如: 第段:专业认识,以及其中吸引申请者的部分,谈谈为什么。 第段:在与这个专业相关的领域上都做了什么。(在申请者的学校申请表格当中还没有提到的) 第段:在校时期的工作经历。 第段:业余爱好以及个人能力。 第段:期望上贵校的决心及全文总结。 这仅仅是一个参考,怎么写作还是要取决于申请者自己。 最后一种办法就是,找一个申请者喜欢的个人陈述模板,然后直接用它的结构去写申请者的个人陈述,不过要非常当心,千万不要复制模板里的语言表述方式。 写个人陈述时的注意事项: 、个人陈述不宜过长 、避免目的不明确、结构不合理 、必须申请人原创。 【简历】 什么是简历?
Q1:伺服电机与普通电机有何区别? A1:伺服电机与普通电机最大的区别在于电机转子和反馈装置。伺服电机转子表面贴有强力磁钢片,因此可以通过定子线圈产生的磁场精确控制转子的位置,并且加减速特性远高于普通电机。反馈装置可以精确反馈电机转子位置到伺服驱动器,伺服电机常用的反馈装置有光学编码器、旋转变压器等。 Q2:伺服驱动器输入电源是否可接单相220V ? A2:台达伺服1.5KW(含)以下可接单相/三相220V电源,2.0KW(含)以上只能接三相220V电源。三相电源整流出来的直流波形质量更好,质量不好的直流电源会消耗母线上电容的能量,电机急加减速时电容会对母线充放电来保持母线电压稳定,因此三相电源输入比单相电源输入伺服的特性会好一些,三相电源输入提供的电流也更大。 Q3:伺服驱动器输出到电机的UVW三相是否可以互换? A3:不可以,伺服驱动器到电机UVW的接法是唯一的。普通异步电机输入电源UVW两相互换时电机会反转,事实上伺服电机UVW任意两相互换电机也会反转,但是伺服电机是有反馈装置的,这样就出现正反馈会导致电机飞车。伺服驱动器会检测并防止飞车,因此在UVW
接错线后我们看到的现象是电机以很快的速度转过一个角度然后报警过负载ALE06。 Q4:伺服电机为何要Servo on之后才可以动作? A4:伺服驱动器并不是在通电后就会输出电流到电机,因此电机是处于放松的状态(手可以转动电机轴)。伺服驱动器接收到Servo on信号后会输出电流到电机,让电机处于一种电气保持的状态,此时才可以接收指令去动作,没有收到指令时是不会动作的即使有外力介入(手转不动电机轴),这样伺服电机才能实现精确定位。
英国留学如何申请 去英国留学已然是现今许多学生的选择。英国优越教育专家表示,主要是因为英国大学的教育品质高、学校的国际声誉突出、学术的研究水平高、学位等级证书也受国际承认,其课程也比较短致使学费也相对少些,这些因素可以说都是中国学生把英国作为首选留学国家的原因。 英国留学既然这么受到这么多学生的关注,对于很多首次接触到英国留学申请的同学对整个申请的流程又不是十分了解。英国本地高端品牌机构优越教育借此机会将一些心得与大家分享,介绍留学英国申请整个过程所要经历的各阶段以及需要注意的一些问题,那么下面就来了解一下: 1. 递交学校申请阶段: 每年的9月份就进入了次年9月开学的高峰期,当然如果大家想尽早递交学校申请,就要提前准备CV、PS、在读证明及至少大学6个学期的成绩单及推荐信,当然如果大家有其他重要的荣誉证明或奖励或工作实习证明,都可以提交。 除此之外,有个别学校或个别专业会对IELTS及护照有要求,所以请大家在选择学校及专业时,一定要注意了,如果对IELTS或护照有要求,那就请大家尽早准备雅思的考试及办理护照。 去英国留学已然是现今许多学生的选择。作为英国留学高端品牌优的越教育专家表示,对于很多首次接触到英国留学申请的同学对整个申请的流程又不是十分了解。英国本地高端品牌机构优越教育借此机会将一些心得与大家分享,介绍留学英国申请整个过程所要经历的各阶段以及需要注意的一些问题,那么下面就来了解一下: 1. 递交学校申请阶段: 每年的9月份就进入了次年9月开学的高峰期,当然如果大家想尽早递交学校申请,就要提前准备CV、PS、在读证明及至少大学6个学期的成绩单及推荐信,当然如果大家有其他重要的荣誉证明或奖励或工作实习证明,都可以提交。
ASD伺服常见问题处理方式 1,伺服驱动器输出到电机的UVW三相是否可以互换? 不可以,伺服驱动器到电机UVW的接法是唯一的。普通异步电机输入电源UVW两相互换时电机会反转,事实上伺服电机UVW任意两相互换电机也会反转,但是伺服电机是有反馈装置的,这样就出现正反馈会导致电机飞车。伺服驱动器会检测并防止飞车,因此在UVW接错线后我们看到的现象是电机以很快的速度转过一个角度然后报警过负载ALE06。 2,伺服电机为何要Servo on之后才可以动作? 伺服驱动器并不是在通电后就会输出电流到电机,因此电机是处于放松的状态(手可以转动电机轴)。伺服驱动器接收到Servo on信号后会输出电流到电机,让电机处于一种电气保持的状态,此时才可以接收指令去动作,没有收到指令时是不会动作的即使有外力介入(手转不动电机轴),这样伺服电机才能实现精确定位。 3,伺服驱动器报警ALE01如何处理? 检查UVW线是否有短路。如果把UVW线与驱动器断开再通电仍然出现ALE01则是驱动器硬件故障。 4,ALE02过电压/ALE03低电压报警发生时如何处理? 首先使用万用表测量输入电压是否在允许范围内;再次是通过驱动器或伺服软件示波器监视“主回路电压”,这是直流母线电压,电压伏数应该是输入交流电压的1.414倍,正常来讲应该不会有太大的偏差。如果偏差很大需返厂重新校准。ALE02/ALE03报警是以“主回路电压”来判断的。 5,在高速运行时机台在中途有很明显的一钝,观察发现是中途有ALE03报警产生,但是一闪就消失了,如何解决这个问题? 在高速运行时会消耗很大能量,母线电压会下降,如果输入电压偏低此时就会出现ALE03报警。报警发生时伺服马上停止,母线电压恢复正常,报警自动消失,伺服会继续运行,因此看起来就是明显的一钝。这种情况多发生在使用单相电源供电时,建议主回路使用三相电源供电。参数P2-65 bit12置ON可使ALE03报警发生时,母线电压恢复后报警不会自动消失。 6,伺服驱动器报警ALE04如何处理? AB系列伺服驱动器配ECMA马达时功率不匹配上电会报警ALE04,除这种情况外刚一上电就报警ALE04就是电机编码器故障。如果在使用过程中出现ALE04报警是因为编码器信号被干扰,请查看编码器线是否是屏蔽双绞、驱动器与电机间地线是否连接,或者在编码器线上套磁环。通过ALE04.EXE软件可以监测每次Z脉冲位置AB脉冲计数是否变化,有变化则会报
英国留学奖学金最高的大学 奖学金是很多留学生都想拥有的,但是奖学金的名额是有限的,申请条件也是很严格的。英国大学对于奖学金的设置还是很慷慨的,今天就让索学网留学专家给大家解密英国留学奖学金最高的十所大学。 英国留学奖学金最高的十所大学: 1、伯明翰大学(Birmingham university ) 伯明翰大学是英国老牌名校之一,全球百强大学,英国名校联盟“罗素大学集团”和国际大学组织“Universitas 21”的创始成员,英国著名的6所“红砖大学”之一。留学专家说伯明翰大学以其优秀的教学质量与科研水平而在国际上享有较高声誉。英国首相内维尔·张伯伦和中国著名地质学家李四光等都是伯明翰大学的杰出校友。 2、中央兰开夏大学(university of central Lancashire) 中央兰开夏大学是一所英国百年学府,是英国第四大国立大学,曾被泰晤士报评为英国最现代化的大学,2013年获得泰晤士报高等教育奖和英国大学年度最佳科技创新奖。中央兰开夏大学的国际商务交流、传媒、时尚和法律等王牌专业在英国及欧洲享有一定声誉。 3、伯明翰城市大学(Birmingham city university) 伯明翰城市大学是英国最大的现代化,综合性高等学府之一,学校重视学生的社会实践能力,所开设课程具被极强的实践性和创新性,多项专业获得世界级领先水平,诸多专业被英国高等教育质量评估委员会(QAA) 评为优秀。留学老师说在2004年英国卫报大学综合排名中排名第39位。 4、波尔顿大学(university of Bolton) 波尔顿大学地处英格兰北部,近邻曼彻斯特和圣海伦斯。学院下属三个学院:艺术、科学和教育学院,波尔顿商学院,以及波尔顿技术学院。开设课程范围广泛,涉及艺术、教育、商业、科技等领域,其中以商业和计算机网络较为突出。 5、卡迪夫大学(Cardiff university) 卡迪夫大学是一所位于英国威尔士首府卡迪夫的顶尖大学。作为享誉全球的英国老牌名校,卡迪夫大学囊括了威尔士地区49%的科研经费,并拥有两位诺贝尔奖得主。留学老师说在最新的英国政府科研学术排名中,卡迪夫大学综合科研实力位列英国大学的前十名,其商学院更是欧洲最大的商学院之一。
何謂伺服的低頻擺振?當發生低頻擺振時如何處理? 若系統剛性不足,在定位命令結束後,即使馬達本身已經接近靜止,機械傳動端仍會出現持續擺動。低頻抑振功能可以用來減緩機械傳動端擺動的現象。低頻抑振的範圍為 1.0 ~ 100.0Hz。本功能提供手動設定與自動設定,但目前只有ASDA-A2系列機種支援此功能。 低頻抑振方式分為自動及手動方式: (1) 自動設定 若使用者難以直接知道頻率的發生點,可以開啟自動低頻抑振功能。此功能會自動尋找低頻擺動的頻率。若P1-29設定為1時,系統會先自動關閉低頻抑振濾波功能,並開始自動尋找低頻的擺動頻率。當自動偵測到的頻率維持固定後,P1-29會自動設回0,並會將第一擺動頻率設定在P1-25且P1-26設為1。第二擺動頻率設定在P1-27且將P1-28設為1。當P1-29自動設回零後,低頻擺動依然存在,請檢查低頻抑振P1-26或P1-28是否已被自動開啟。若P1-26與P1-28皆為零,代表沒有偵測到任何頻率,此時請減少低頻擺動檢測準位P1-30,並設定P1-29 = 1,重新尋找低頻的擺動頻率。 (2) 手動設定 低頻抑振有兩組低頻抑振濾波器,第一組為參數P1-25 ~ P1-26,第二組為參數P1-27 ~ P1-28。可以利用這兩組濾波器來減緩兩個不同頻率的低頻擺動。參數P1-25與P1-27用來設定低頻擺動所發生的頻率,低頻抑振功能唯有在低頻抑振頻率參數設定與真實的擺動頻率接近時,才會抑制低頻的機械傳動端的擺動。參數P1-26與P1-28用來設定經濾波處理後的響應,當P1-26與P1-28設定越大響應越好,但設太大容易使得馬達行走不順。參數P1-26與P1-28出廠值預設值為零,代表兩組濾波器的功能皆被關閉。 伺服煞車電阻使用時機為何? 當伺服驅動器搭配馬達運轉時,若驅動器面板出現ALE05(回生能量異常)時,代表馬達回生產生的能量超過驅動器內建回生電阻所能消耗的能量,此時必須安裝回生電阻,提高驅動器回生能量消耗速度。 ASDA-A2系列內建回生電阻規格:
去英国留学要注意什么 去英国留学要注意什么,什么时候去英国留学最佳,这个暑假和南京金阳光一起来了解一些英国留学的注意事项吧,作为热门的留学国家,英国制定了针对留学生的较为完善的打工政策。金融危机以来,英国移民局不断收紧移民留学政策,在留学生打工政策方面也作了一些调整。新政策规定,今年3月31日起,本科以下学生每周打工时间由20小时缩减到10个小时。 去英国留学要注意什么,英国留学和美国留学类似,下面是关于高中生留学前应具备的条件和注意事项: 一、高中留学生应具备何种素质和条件才可以到英国读书 1.去英国留学要注意什么,学生应具备很强的适应能力,走出国门,一定会经历一段“文化冲突期”或者“文化休克期”。特别对于高中生这样的低龄留学生,如调整得不好,学习效果可能尚不及在国内。 2.学生应具备开朗和勇于表现的性格,外国特别是西方国家校园环境都比较开放,鼓励学生敢于表现自己。因此过于孤僻、自我、内向的中国学生可能不适合西方教育。 3.去英国留学要注意什么,家庭经济条件是很好的经济基础。经济条件对于出国留学是个非常重要的因素。即使有奖学金,留学四年仍需一笔很大的花销。有些学生想靠打工维持生活,这是不现实的想法。想要有既轻松不影响学习又酬劳丰厚的工作更是不可能。所以计划出国留学,一定要作好充足的预算。 二、高中留学生家长应注意以下三点注意事项: 注意一:去英国留学要注意什么,既要尊重孩子的留学选择,但又不能完全顺从孩子的想法,更不能自作主张,包办代替。家长应在掌握大量留学信息的基础上,与孩子一起进行平等的沟通交流,了解孩子出国的真正动机,最好是能在出国留学的诸多问题上达成一致。普遍的情况是:一些家长以担心影响孩子学习为由,瞒着孩子来办理留学,如果不能达成双方共识,将会给孩子今后的留学生涯留下隐患。 注意二:去英国留学要注意什么,面对报纸上令人目不暇接的留学广告,家长们应保持清醒的头脑,南京金阳光强调首先应选择经国家教育部资格认定的合法留学机构办理留学,其次是应对各类留学信息作全面、客观的分析,不能以偏概全,道听途说,或使一些好的留学项目失之交臂,或认可了一些不可靠的留学项目,如认为俄语、韩语是小语种没有发展前途,国外的私立大学都没有公立大学好等等。 注意三:去英国留学要注意什么,家长们切不能盲目攀比,以留学的国家是否发达、留学的学校是否有名来达到心理上的平衡。殊不知没有最好的,只有最适合的留学项目,一切都应从家庭的经济情况,孩子的自主能力和学习成绩以及留学目的来作实际考虑。孩子的个人综合能力应是出国留学的最关键因素。一些家长往往以孩子高考分数的高低来作为出国留
台达伺服器异警处理 RLE01:过电流:主回路电流值超越电机瞬间最大电流值1.5倍时动作 1.驱动器输出短路:检查电机与驱动器接线状态或导线本体是否短路,排除短路状态,并防止金属导体外露 2. 电机接线异常:检查电机连接至驱动器的接线顺序,根据说明书的配线顺序重新配线 3. IGBT 异常:散热片温度异常,送回经销商或原厂检修 4. 控制参数设定异常:设定值是否远大于出厂预设值,回复至原出厂预设值,再逐量修正 5. 控制命令设定异常:检查控制输入命令是否变动过于剧烈,修正输入命令变动率或开启滤波功能 RLE02:过电压:主回路电压值高于规格值时动作 1.主回路输入电压高于额定容许电压值:用电压计测定主回路输入电压是否在额定容许电压值以内(参照11-1),使用正确电压源或串接稳压器 2. 电源输入错误(非正确电源系统):用电压计测定电源系统是否与规格定义相符,使用正确电压源或串接变压器 3. 驱动器硬件故障:当电压计测定主回路输入电压在额定容许电压值以内仍然发生此错误,送回经销商或原厂检修 RLE03:低电压:主回路电压值低于规格电压时动作 1.主回路输入电压低于额定容许电压值:检查主回路输入电压接线是否正常,重新确认电压接线 2. 主回路无输入电压源:用电压计测定是否主回路电压正常,重新确认电源开关 3. 电源输入错误(非正确电源系统):用电压计测定电源系统是否与规格定义相符,使用正确电压源或串接变压器 RLE04:RLE04:Z 脉冲所对应磁场角度异常 1.编码器损坏:编码器异常,更换电机 2. 编码器松脱:检视编码器接头,重新安装 RLE05:回生错误:回生控制作动异常时动作 1.回生电阻未接或过小:确认回生电阻的连接状况,重新连接回生电阻或计算回生电阻值 2. .回生用切换晶体管失效:检查回生用切换晶体管是否短路,送回经销商或原厂检修 3. 参数设定错误:确认回生电阻参数(P1-52)设定值与回生电阻容量参数(P1-53)设定,重新正确设定 RLE06:过负载:电机及驱动器过负载时动作 1.超过驱动器额定负载连续使用:可由驱动器状态显示P0-02设定为11后,监视平均转矩[%]是否持续一直超过100%以上,提高电机容量或降低负载 2. 控制系统参数设定不当:机械系统是否摆振、加减速设定常数过快,调整控制回路增益值、加减速设定时间减慢 3. 电机、编码器接线错误:检查U、V、W 及编码器接线是否准确 4. 电机的编码器不良:送回经销商或原厂检修 RLE07:过速度:电机控制速度超过正常速度过大时动作 1.速度输入命令变动过剧:用信号检测计检测输入的模拟电压信号是否异常,调整输入变信号动率或开启滤波功能 2. 过速度判定参数设定不当:检查过速度设定参数P2-34(过速度警告条件)是否太小,检查过速度设定参数P2-34(过速度警告条件)是否太小 RLE08:异常脉冲控制命令:脉冲命令的输入频率超过硬件界面容许值时动作 1.脉冲命令频率高于额定输入频率:用脉冲频率检测计检测输入频率是否超过额定输入频率,正确设定输入脉冲频率 RLE09:位置控制误差过大:位置控制误差量大于设定容许值时动作 1.最大位置误差参数设定过小:确认最大位置误差参数P2-35(位置控制误差过大警告条件)设定值,加大P2-35 (位置控制误差过大警告条件)设定值 2. 增益值设定过小:确认设定值是否适当,正确调整增益值 3. 扭矩限制过低:确认扭矩限制值,正确调整扭矩限制值 4. 外部负载过大:检查外部负载,减低外部负载或重新评估电机容量。更换摇床电机。 RLE10:芯片执行超时:芯片异常时动作 1.芯片动作异常:电源复位检测,复位仍异常时,送回经销商或原厂检修 RLE11:编码器异常:编码器产生脉冲信号异常时动作
三相機種的變頻器是否可以接單相入力電源? 台達變頻器為單相及三相機種,其最大的差異在於電容的配置。單相機種會配置比較大的電容,因此若三相機種只接單相入力,可能導致輸出電流不足,且會發生欠相的異常。為確保系統正常運行,請搭配使用正確的電源系統。 變頻器使用 在硬體上需加裝PG卡,在PG卡上的開關設置編碼器為Open-Collector或是 Line-Driver型式,並設置正確的電壓大小。在參數上,設定編碼器每轉的脈波數及輸入脈波型式。以台達VFD-VE系列變頻器為例,選用EMV-PG01X的PG卡,且編碼器一圈有1024個脈波,為Open-Collector 12V型,此時,PG卡需設置(如下圖) 在參數設定方面,需設定參數10-00每轉脈波數為1024。另外,在設定10-01之前,需先確定該編碼器的脈波型式為AB相、脈波加方向或單一脈波,再加以設定。 之後只要將參數00-04設為7,就可以在使用者顯示的內容看到馬達實際由編碼器回授的轉速。 無感測向量控制 a.優異開迴路速度控制,不必滑差補償 b.在低度時有高轉矩,不必提供過多之轉矩增強 c.更低損耗,更高效率 d.更高動力響應- 尤其是階梯式負載 e.大馬達有穩定之運轉 f.在電流限制,改善滑差控制有較好之表現 在台達交流馬達驅動器的輸入
電源輸入側電抗器 用於變頻器/驅動器輸入端,電抗器保護著靈敏電子設備使其免受變頻器產生的電力雜訊干擾(如電壓凹陷、脈衝、失真、諧波等),而藉由電抗器吸收電源上的突波,更能使變頻器受到良好的保護。 變頻器/驅動器輸出側電抗器 在長距離電纜接線應用中,使用IGBT保護型電抗器於馬達與變頻器之間,來減緩dv/dt值及降低馬達端的反射電壓。使用負載電抗器於輸出端,可抑制負載迅速變化所產生的突波電流,即使是負載短路亦可提供保護。 何謂控速比 可控速範圍是以馬達的額定轉速為基準,在定轉矩操作區中為維持額定轉矩,其額定轉速與最低轉速的比值,例如一典型交流伺服馬達的可控速範圍為1000:1,亦即若馬達的額定轉速為2000 rpm/min,其最低轉速為2 rpm/min;而且在此控速範圍內,由無載至額定負載時,其轉速誤差百分比值均能滿足所設定的控速精度,如+-0.01%。轉速誤差百分比值是由下式計算:(如下圖) 什麼是變頻器的失速防止功能? 如果給定的加速時間過短,變頻器的輸出頻率變化遠遠超過轉速的變化,變頻器將因流過過電流而跳機,而自由運轉停止,這就是失速。為了防止失速使馬達繼續運轉,就要檢出電流的大小進行頻率控制。當加速電流過大時,適當放慢加速速率。減速時也是如此。兩者結合起來就是失速防止功能。 變頻器的哪些模式可以調整馬達轉速? 變頻器上的轉速控制主要有以下: 1. 直接從變頻器面版上的可變電阻調整 2. 外接類比電壓或電流信號來調整 3. 利用變頻器的多功能輸入端子可達成多段速控制 4. 台達變頻器支援Modbus通訊,可利用上位控制器以通訊的方式改變變頻器轉速。 請問 可以,只要韌體版本為4.08版,即可運轉到2000Hz。 請問 不可以,因為EF輸入端子是數位端子,只有開及關的狀態而已,所以不能作為PTC的輸入端。 請問
英国大学留学条件 导读:本文是关于英国大学留学条件,如果觉得很不错,欢迎点评和分享! 【篇一:英国医科专业申请条件】 英国医科专业的申请条件介绍 每所大学的医学院对自己的定位各不相同,大多数医学院则以培养临床医生为主要目标,实践教学一般占一半以上。因此建议申请者们在准备时,不仅仅关注该校或该学院录取学生的一般标准,还应更深入地了解每门课程的录取标凖,以免错过机会。 1、专业 本科课程包括下列学科的学位课程:护理学、助产学、手足病学、理疗、放射学、执业治疗或与卫生保健相关的其他职业。 学位课程包含理论与实践两个方面,一般学制为三年至四年,牙科和医学学位则要五年的实践。 2、入学 英国并没有像我国及美国那样有全国统一的医学院入学考试(MCAT),只是高中毕业生们(包括外籍学生)均需通过UCAS(Universitiesand Colleges Admissions Service)向医学院申请入学,院方则根据学生的A-level(相当于我国的普通高中)成绩、推荐信、学业意向及面试表现来确定是否录取。 3、研究生课程
英国的医学、牙科、护理和所有与保健相关的职业都有完善的研究生学位课程供海外学生攻读。 其中护士专业的人才在欧美、澳洲等地奇缺,目前,护士在国外的薪水约为在中国的十几倍,对于想留学后留在国外的学生来说,护理专业无疑是一个很好的选择。 4、专科 实习合格者可向GMC申请limited registration(即practice medicine under supervision)作SHO(Senior House Officer,相当于我们的住院医师),接受Basic Specialist Training,通常为3年,各专业长短不一。 完成规定年限的训练后,可向以RCP(Royal Collegeof Physicians)为代表的各专业皇家学会申请会员考试(即成为某一专科的主治医师),如MRCP(Member of the Royal College of Physicians),MRCS(Membership of the Royal College of Surgeons)等等。 通过者可以接受Higher Specialist Training(年限仍然长短不一)作SpR(Specialist Registrar),pratise medicine without supervision。 再经过这一阶段的训练就可以成为Consultant(相当于主任医师)了,专科训练也就基本告以段落了,剩下的就是CME(Continuing Medical Education)了。 而在整个受训期间,也有人在中途重返医学院攻读
X1 Y0脉冲输出Y1正转/反转Y 脉冲清除 4DOP-A 人机 ASDA 伺服驱动器 【控制要求】 ● 由台达PLC 和台达伺服,台达人机组成一个简单的定位控制演示系统。通过PLC 发送脉冲控制伺服, 实现原点回归、相对定位和绝对定位功能的演示。 ● 下面是台达DOP-A 人机监控画面: 原点回归演示画面 相对定位演示画面
绝对定位演示画面【元件说明】
【PLC 与伺服驱动器硬件接线图】 台达伺服驱动器 码器 DO_COM SRDY ZSPD TPOS ALAM HOME
【ASD-A伺服驱动器参数必要设置】 当出现伺服因参数设置错乱而导致不能正常运行时,可先设置P2-08=10(回归出厂值),重新上电后再按照上表进行参数设置。 【控制程序】
M1002 MOV K200 D1343 Y7 Y10 Y11 M20 M21 M22 M23 M24 M1334 Y12 M1346 M11 X0 X1 X3 X4 X5 X6 X7 M12 M13 设置加减速时间为 200ms Y6 M10 伺服启动伺服异常复位M0M1M2M3M4M1029 DZRN DDRVI DDRVI DDRVA DDRVA ZRST K10000 K100000K-100000K400000K-50000K5000 K20000 K20000 K200000 K200000 X2 Y0 Y0 Y0 Y0 Y0 Y1 Y1 Y1 Y1 M1M0M0M0M0M2M2M1M1M1M3M3M3M2M2M4 M4 M4 M4 M3 M0 M4 原点回归 正转圈 10跑到绝对坐标,处400000跑到绝对坐标,处 -50000定位完成后自动关闭定位指令执行伺服计数寄存器清零使能 反转圈10伺服电机正转禁止伺服电机反转禁止PLC 暂停输出脉冲伺服紧急停止伺服启动准备完毕伺服启动零速度检出伺服原点回归完成伺服定位完成伺服异常报警
台达A系列伺服电机调试 步骤 The Standardization Office was revised on the afternoon of December 13, 2020
第七轴通过伺服电机运行的调试步骤 一、概述 此文档将介绍如何通过西门子PLC来控制伺服电机的正转、反转、以某一速度进行绝对位置的定位以及电机运行错误后如何复位,伺服驱动器如何设置参数等一些最基本的伺服电机的运行操作步骤。 二、需准备的材料 1、西门子S7-1200系列PLC一台(我们准备的S7-1200 CPU1215C DC/DC/DC) 2、台达伺服电机ECMA-L110 20RS一台 3、台达伺服控制器ASD-A2-2023-M一台 4、威纶通触摸屏MT-8012IE一台 5、博途V15设计软件 6、威纶通设计软件 三、调试步骤及简单说明 调试之前首先将所有设备按照安装说明书上控制接线部分的介绍正确的接入电源,所有设备中需要特别注意的是伺服控制器的进线是三项220V 的电压。建议先让伺服电机在无负载的作用下正常运作,之后再将负载接上以免造成不必要的危险,伺服驱动器的控制用CN1信号端口来接线控制(CN1端口如何接线将提供接线图来接线)。
1、伺服驱动器的参数设置 1)、伺服驱动器面板介绍 2)、启动电源面板将显示以下几种报警画面,根据需要将参数调整到位。 画面一:将参数P2-15、P2-16、P2-17三个参数设定为0
画面二:将参数P2-10~P2-17参数中没有一个设定为21 画面三:将参数P2-10~P2-17参数中没有一个设定为23
3)、以上步骤调整好之后可以利用JOG寸动方式来试转电机和驱动器,操作 步骤如下图
英国的研究生教育分为taught(授课型,包括MSc、MAcc等)和research (研究型,即MPhil)。一般而言,中国留学生申请的都是授课型研究生(我和彭定泉、孙睿都是),学制一年,学费较高,奖学金较少。研究型研究生侧重学术研究,申请时需要提交一份详细的研究计划,学制两年,奖学金较高,通常毕业后直接转为博士研究生。 申请英国学校的最早阶段应该是在本科阶段尽量提升自己:考试成绩要好(GPA绩点高),学生工作要经历,社团活动要参与。但是,申请英国学校时,成绩始终是硬实力,学生工作和社团活动只是软实力。有了硬实力,不需要软实力也能轻松申请名校;硬实力不足了,靠软实力也可能申请名校;完全没有硬实力,软实力帮忙也没用。另外,关于留学中介,我个人觉得作用不大。中介主要作用就是提供学校和专业的排名信息(自己可以在网上查),修改润色PS(自己英语好的话用不上),联系英国学校提交申请材料(自己上英国学校的网站就能完成),帮助准备资料办理签证(资料清单在英国使馆网站上有,非常清楚详细)。中介只能在PS环节包装申请者,不能改变申请者。如果想锻炼一下能力或者省钱,不找中介,自己申请英国学校不是难事。 申请英国学校大概有下面几个流程。 1.参加入门考试。入门考试包括语言考试和专业考试,最好在大四开学(9月) 前完成入门考试并取得较好成绩。英国学校的申请时间最早从9月开始,最晚截止于第二年5月。申请时间越早,名校的招生名额余额越多,要求相对宽松,申请成功率相对较高。语言考试方面,现在英国和美国都互相承认托福成绩和雅思成绩。但是,如果想申请英国顶尖学校的话,最好考雅思。不同学校、不同专业对语言成绩要求不同,具体的语言成绩要求需要在学校网页上查阅。一般而言,托福成绩上了100分(满分120分),除了牛津剑桥,英国的其他大学都能申请。专业考试方面,申请英国学校一般不需要考GRE (美国的研究生入学考试),GMAT(美国的商科研究生入学考试),LSAT(美国的法学研究生入学考试)。但是,如果参加了这些考试并取得了优异成绩,对申请英国学校的相关专业非常有帮助。 2.准备个人陈述(Personal Statement,简称PS)和推荐信(Reference)。PS 非常重要,是展示自己、包装自己的重要手段。留学中介最大的作用就是帮
众所周知,英国大学采取先到先得的原则,想申请英国留学要先下手为强,但是,并不意味着越早申请留学越好。有些学校可能还在忙着处理今年的工作,即使留学申请开放了,也没时间审核你的材料,有可能一不小心把你当成今年的留学申请给拒了。因此,不要着急,爆出各个学校的留学申请同步性即可,下面介绍下申请英国留学的程序。 1 、留学评估 英国留学肯定不是大家所想的那样,自己有钱想去哪儿留学就去哪儿留学,想进哪所学校就能进哪所学校的。越热门的留学国家的好大学,申请门槛越高,需要申请者注意的事情也越繁琐。你想成功留学,必须定下合适的申请目标,而定目标之前,咱们要先对自我进行留学评估,对自己的留学意向做一个衡量,考
虑自己基本成绩、学历、资金、年龄、工作经历、能力、资质等方面的综合评估,结合自己的兴趣和背景及留学国家风物人情等确定留学目标。 2 、英国留学院校选择 根据你的留学评估结果,去选择适合自己学习层次的学校,圈定申请目标范围后,就要开始着手收集这些院校的入学要求、课程设置等。这儿留学君要提醒一下,在选校时不要一味的追求院校排名,即使是很权威的机构或媒体排出来的院校排名也仅具有参考价值,你要根据自己的兴趣爱好跟留学实力选择适合自己的院校跟专业。 3 、相应的标准化考试成绩 第三步就是着手准备一些留学英国必须要过的考试项目了。依照所选学校的入学条件参加相应的考试,比如雅思,比如GRE 考试等,这些考试成绩是申请英国留学就读本科或研究生的必要条件,成绩优秀者才能进一步的获得留学资格或奖学金。 4 、提交英国留学申请材料 对于申请表格获取的方式: 1 、申请表可在各使馆的网页上直接下载或去使馆免费领取。 2 、通过信件、电子邮件、传真等方式向学校索要。 3 、用E-mail 向一些留学网站索取。
https://www.wendangku.net/doc/4f3558577.html, 英国留学个人简历在被列在很多英国大学的留学申请材料中,下面立思辰留学360就来简单介绍下英国留学个人简历写作地三种格式和内容以及应该有的八大内容: 英国留学个人简Resume的三种格式 Chronological: 这种格式强调过去的工作经验,将所有相关的工作经验按照时间先後(先排最近的)列出,以显示自己有足够的经验能胜任申请的工作或学位。 Functional: 主要在强调自己的特殊技能,这种格式较适合工作经验不足、或是想要跨领域,使得过去经验和未来想做的事关联较小的人使用。 Combination: 顾名思义这种格式综合了上述两种格式,采用的人很多。 个人简历该有哪些内容? 以下是一般resume中常见的项目: 一、Heading 包含姓名、住址和电话 二、Objective 这部分要写用来陈述「目的」的一两个句子。你可以指明申请学位或职位的名称,如: “Assistant Buyer for a major department store”, “Master degree in the deparmtment of Journalism”;也可以概括陈述你的目的,如: “An entry level position in public relations that will use my interpersonal and writing skills”。 三、Education 列出高中以上的学历,若成绩好,可加上GPA 四、Experience 按时间顺序列出所有的工作经验,以及从中得到的特殊技巧 五、Campus Activities 列出能突显你能力的课外活动 六、Special Skills
1.增量型伺服初次上电报警解决步骤: 报警代码涉及参数设定值 AL013 P2-15 0 AL014 P2-16 0 AL015 P2-17 0 更改完参数,需重新上电。 2.绝对值伺服初次上电报警解决步骤: 除了以上问题,还有绝对值伺服本身的设定参数。 绝对值伺服上电会报AL060 绝对值伺服设定步骤: 2-08 先设 30 再设 28(断电上电) 2-69 1 2-08 271 2-71 1 0-49 1 看0-51 0-52 3.测试过程中,出现报警及解决方法: 报警代码涉及参数(故障原因)设定值(或修改方法) AL006 启动短时间报警电机堵转, U V W 接错 AL011 位置检出器异常查看编码器线,或排除干扰 AL018 若是伴随 AL011 出现按 AL011 处理 AL009 P2-35 上限值检查负载或者电子齿轮比设 定 AL018 确认以下条件是否产生:正确设定参数 P1-76 与 P1-76< 电机转速与P1-46 : 1 46 4 19.8 10 P1-76> 电机转速与 6 1 46 4 19.8 10 60 6 电机转速P AL024 AL026
编码器初始磁场错误电机 接地端是否正常接 (磁场位置 UVW 错误地 2. 编码 器讯 号线, 是否 有 与电 源 或大 电流 的线 路分 开, 避 免干 扰源 的产 生 3. 位置 检出 器的 线材 是 否使 用隔 离线1. 电机接地端是否正常 1. 请将 UVW 接头的接 接地地端(绿
2.编码器讯号线,是否有色 )与驱动器的散热部分 与电源 或大电流的线路分开,避免干 扰源的产生 3. 位置检出器的线材连接 2. 请检查编码器讯号线,是否有 与电源或大电流的线路 确实的 分隔开 3. 请使用含隔离网的线材 4.当运行过程中电机出现明显的抖动或震动: 需手动调增益看看效果 手动模式调增益: 当P2-32 设定为 0 时,速度回路的比例增益( P2-04), 积分增益( P2-06), 和前馈增益( P2-07), 可自由设定。 比例增益:增加增益会提高速度回路响应带宽 积分增益:增加增益会提高速度回路低频刚度,并降低稳态误差。 前馈增益:降低相位落后误差 另外在排除干扰的过程中需要注意: 信号线归结在一起,电源线归结在一起。两者之间至少保持 30 公分距离,以减少在运行过程中强电对弱电造成信号上的干扰!
PS的写作应该是英国留学申请当中技术含量较高的一环,要到位地描述自己是一件很难的事情。 这套简易的教程主要是希望帮助到达家写好自我陈述,请仔细阅读,并按照这个步骤进行,你将能轻松度过这个写作关。 在进行PS写作之前,我们希望大家对专业及学校已经有了清晰的认识和明确的定位。 总体而言,英国的留学文书是非常具有针对性的,所以如果你决定转专业的话还需要重新再写PS。 以下的教程紧紧是一个指导和参考,同学们不要太死板地一步步套用,你可能有比任何教程都要到位的办法去自我营销,你可以有自己的行文结构以及自己的语言风格去表达自己,这一点当然童鞋们自己是比任何人都清楚的。 目录: 一、英国留学PS(personal statement)的主旨 二、标注自己的亮点 三、你和你申请的课程 四、阅读一些PS范文 五、你的ps原则是什么? 六、PS的语言表述 七、ps的结构 八、ps的正式写作 九、写作完了之后干什么? 十、常见问题解答。
一、英国留学PS(personal statement)的主旨(返回目录) 很多英国大学无需面试申请人,所以他们唯一认识你的地方就是UCAS form(英国大学网上申请表格)。大部分表格涵盖了你的个人信息,包括大学感兴趣的你的学术/语言成绩、推荐信以及PS(留学个人陈述)。 PS(留学个人陈述)是这些材料当中唯一一个由你来控制的,所以这个是你给大学招生办留下一个良好印象的机会,这个印象是用分数无法反映出来的。尤其是当你申请的学校竞争特别激烈,所有的申请者都有很好的成绩的时候,PS就是唯一一种能凸显你的与众不同的材料,所以同志们,一定要尽可能地把PS做到尽善尽美。 大学招生办和课程老师在看你的PS的时候,他们通常会问以下两个问题: 1、我们是否想要这个学生来学习这门课程? 2、我们是否想要这个学生来我们的学校学习? 这两个问题可以分解为以下几个小问题来解答: 1)这个学生是否适合他/她所申请的课程? 2)这个学生是否具备他/她所申请的课程需要的素质? 3)这个学生是否有足够的毅力、勤奋的品格以及不会轻易辍学? 4)这个学生是否会全力以赴地达到这门课程所要求的各项能力? 5)这个学生是否能在高压底下工作? 6)这个学生是否能很快得调整好自己融入到大学的新环境? 7)他们的交际能力如何? 8)他们是否热爱这个课程并且做了仔细的研究 9)他们对课程是否有真正的兴趣并且渴望去做更深入的学习? 这些问题就是需要你在PS当中去表述和解答,只不过你不能只是说YES和NO,你需要有足够的事实依据去证明你的说法,让你的观点言之有物。不过,招生办的老师们毕竟也是平凡人,他们有可能需要阅读成百上千的PS,所以即便你觉得已经对上述问题回答的很好了你还有可能被不幸地拒绝。 还有其他的一些技巧可以让你的PS脱颖而出给老师们留下深刻印象,但要记住老师们也都因人而异他们对于申请者的期望也都不完全相同,怎么把握当中玄机就看童鞋们自己拿捏了。
先了解英国大学的这5个等级再申请也不迟 如果你已经计划好要起英国留学,那么天道小编建议你先了解一下英国大学的level等级再说,英国大学的排名有很多,依据不同的种类和特点,把英国的院校划分为不同的等级。很多人认为第 一等级就一定是最好的,全部削尖了脑袋往里面挤,其实并不一定是最适合自己的,大家一定要明 白这些院校的强势专业和优点,这样才会对大家的英国留学选校具有指导意义。 第一类 英国顶级的牛校有5所,所谓英国的金砖五校。想必申请英国大学的同学们对G5都比较了解吧。其实这五个学校也是各有所长,但都是绝对的牛校。 1、牛津大学(OX)、剑桥大学(CAM) 分数:5.0 牛津、剑桥大学是英国两所世界超一流牛校,不论你是从“牛津词典”听说了牛津,还是从徐 志摩的“在那康河的柔波里”知道了剑桥,相信大家都会对这两所学校倾慕。 有些人就是喜欢牛津宫殿似的的贵族气质,或者就是喜欢拍摄哈利波特霍格沃茨大饭厅的ChristChurch的DiningHall,就选择了牛津。 有些人就是因为剑桥的安逸、静美,不像牛津那样喧嚣,有着独特的学术气息,就选择了剑桥。 不论是剑桥还是牛津,只要能被其中一所录取,就是莫大的荣幸了。因为没有在剑桥住过,对 剑桥的住宿不是很了解。 牛津的宿舍虽然古老,但不破烂,一人一间,很多有独立卫生间,有些则需要share。平常的 琐碎的事情都会有服务人员帮你打理好。基本没有厨房,但是,每个college有自己的饭厅,有固 定时间就餐,吃的还不错哦。 在大学里流传这样的说法,三件事情,学习、社交活动、睡觉,你只能选择两件做好,上次跟 一个学PPE的新加坡同学聊天,她淡定的表示睡眠时间很少,靠假期补觉。 个人感觉是,牛津偏文,剑桥偏理。两所英国的世界顶级牛校,从小在北大草坪上玩耍,在清 华露天泳池游泳的我见到牛津剑桥的感觉就是完全颠覆了我对大学的概念(不要误解,只是个人对大学的感觉)。 即使大家不能在牛津剑桥读书,也一定来深入参观一下(深入参观的最好时间就是openday,学 校官网可以找到,很多college都不收参观门票的),相信一定也会有一种比较震撼的感觉。 综上,两所大学的分数都是满分5.0。 2、帝国理工学院(IC)、伦敦政治经济学院(LSE)
英国大学留学申请中介费用 1、费用 办理英国留学申请的程序和费用预算: 英国每年的花费: 学费:13万~17万RMB 生活费:非伦敦地区600镑/月;伦敦地区800镑/月左右 硕士一年:20~25万RMB实际花费学费+生活费 资金担保:30~35万 RMB 2.国内费用 中介服务费:10000~20000之间 包括院校申请、签证申请、DHL快递、接机住宿安排等后续支持服务。 中介费用不包括以下第三方费用: 使馆签证费:3193RMB 此价格会有浮动加急多加100磅 护照: 体检: 机票: 雅思考试费用:2000 RMB UKVI类雅思。 第一,留学中介公司,多渠道收费,两头都赚钱! 绝大多数国内留学中介机构营利主要有两部分组成,一部分是海外院校返还的佣金,另外一部分是学生支付的服务费。留学中介机构一般和海外院校签有协议,成功介绍一个学生,留学中介可获得海外院校返还的佣金,通常是学生学费的一定比例,一般为10%-20%,每个国家会有不同。除了获得学校的佣金,留学中介还会对学生收取服务费,就是所谓的留学中介费,其中包括申请院校的费用和境外服务费。所以,我们首先要认清,没有留学中介机构是做慈善的,都是有营利性质的。而且一些留学中介机构给学生推荐的国外院校,本身就可以给他们返还高额的佣金!
第二,我们必须要认清很多中介机构的品牌包装与实际实力差距很远,收取的费用跟 服务质量不相符。 很多中介机构会打出很好的招牌,比如:专业顾问,由具有多年海外学习经验,充分 熟悉国外教育系统,并保证客户的申请流程在信息资源的使用上不会有任何的缺陷;强大 的留学文书团队,由世界名校的毕业生组成的文书写作团队,能够提供为客户规划完善的 留学方案;专业的服务,由外国教授团队为学生的申请文书做最后把关,保证您的文书无 论在语言上还是思维模式上均没有任何漏洞。 其实要知道这个中介机构到底“有没有货”很简单,让他们把相关的成功案例拿出来,把相关的优秀文书拿出来,把相关顾问的从事经验拿出来。一句话,不要被表面的品 牌包装所迷惑! 第三,必须认清很多机构巧取名目,包装所谓的VIP服务,收取不合理的高额费用! 留学顾问的工作是有销售性质的,VIP服务的推荐说白了首先是留学顾问对你经济水 平的评价。他们不会对一个他们认为的中等收入客户推荐五六万甚至是十万以上的所谓 VIP服务,专属服务,超级留学服务等等; 也不可能对一个他们认为是“土豪”的客户推 广最普通的留学服务。 最后,合同隐性条款多,容易让同学们跌入“零退款”的陷阱。 在很多留学中介公司的合同条款里,有很多委托人也就是学生本身毁约的陷阱,一旦 毁约,服务费是不可能退回的。比如说,有一些合同条款会说明,受托人在什么时间前把 入学申请全部材料提供给中介机构,如果学生在固定时间内没有提供,就等于毁约;一些 合同规定申请人不能制造或者提供虚假文件材料或信息, 不然就等于毁约,然而这个虚假文件材料或信息到底如此定义呢,难道成绩单上一 个小错误或者推荐人信息上的小错误也是属于虚假材料或者信息?但是很多中介机构会抓 住此把柄尽可能把责任归咎于客户本身。 1、选择学校 在做出自费留学的决定后,以你所期望达到的留学目标拿一个什么样的文凭、读什么 课程,结合自己现有的文凭水平和学习能力,找到能够接受你的一所学校。这部分工作主 要是查询留学信息,即根据个人的基本情况和设想,进行留学信息的收集整理。 一旦找到了比较理想的学校,你就可以用写信或者发电子邮件的方式和他们取得联系,简明扼要地告诉对方你的基本条件,包括:年龄,性别,所在国家,已经或者正在读什么 课程;你希望学习他们的什么课程。继而,你就可以向学校索取该专业的入学条件和申请 资料。国外每一所招收留学生的学校都有专门的人员负责解答此类咨询信函,所以,不用 担心你的咨询没有回音。当然,有时候报名和咨询的人太多,老师会忙不过来,所以,一 旦你的咨询在合理的时间内没人理睬的话,就应该马上补发信函,或者干脆换个收信人。 2、留学方案设计