文档库

最新最全的文档下载
当前位置:文档库 > 数字逻辑复习题

数字逻辑复习题

《数字逻辑》复习资料

一.选择题:

1.下列数码均代表十进制数6,其中按余3码编码的是()。

A)0110 B)1100 C)1001 D)0101

2.已知逻辑函数Y=AB+A?B+?A?B,则Y的最简与或表达式为()。

A)A B)A+?A?B C)A+?B D)A+B

3.对于J-K触发器,若J=K,则可完成()触发器的逻辑功能。

A)R-S B)D C)T;D)J-K

4.下列四个数中,最大的数是()。

A)(AF)16 B)(001010000010)8421BCD

C)(10100000)2 D)(198)10

5.逻辑变量的取值1和0可以表示()。

A)开关的闭合、断开B)电位的高、低

C)真与假D)电流的有、无

6.在何种输入情况下,“或非”运算的结果是逻辑0。()

A)全部输入是0 B)全部输入是1

C)任一输入为0,其他输入为1 D)任一输入为1

7.对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输入T=()。

A)0 B)1 C)Q D)不确定

8.下列触发器中,克服了空翻现象的有()。

A)边沿D触发器B)]主从RS触发器;

C)同步RS触发器D)主从JK触发器;

9.卡诺图上变量的取值顺序是采用()的形式,以便能够用几何上的相邻关系

表示逻辑上的相邻。

A)二进制码B)循环码C)ASCII码D)十进制码

10.表示任意两位无符号十进制数需要()二进制数。

A)6 B)7 C)8 D)9

11.余3码10001000对应的2421码为()。

A)01010101 B)10000101 C)10111011 D)11101011

12.补码1.1000的真值是()。

A)+1.0111 B)-1.0111 C)-0.1001 D)-0. 1000

13.标准或-与式是由()构成的逻辑表达式。

A)与项相或B)最小项相或C)最大项相与D)或项相与

14.下列四种类型的逻辑门中,可以用()实现三种基本运算。

A)与门B)或门C)非门D)与非门

15.实现两个四位二进制数相乘的组合电路,应有()个输出函数。

A)8 B)9 C)10 D)11

16.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为()。

A)JK=00 B)JK=01 C)JK=10 D)JK=11

17.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要()个异

或门。

A)2 B)3 C)4 D)5

18. 根据反演规则, 的反函数为( )。

A )E )]E D (C C [A F ?++=

B )E )E D (

C C A F ?++=

C )E )E

D C C A (F ?++= D )

E )(D A

F ?++=E C C

19. 将D 触发器改造成T 触发器,如图所示电路中的虚线框内应是( )。

数字逻辑复习题

A )或非门

B )与非门

C )异或门

D )同或门

20. 根据最小项与最大项的性质,任意两个不同的最小项之积为( ),任意两个不同

的最大项之和为 ( )。 A )0 B )1 C )m D )不确定 21. F = A(A+B)+B(B+C+D)=( )。

A )

B B )A+B

C )1

D )AB 22. (10000011)8421BCD 的二进制码为( )。

A )( 10000011)2

B )(10100100)2

C .)(1010011)2

D ) (11001011)2 23. N 个触发器可以构成能寄存( )位二进制数码的寄存器。

A )N

B )2N

C )2N

D ) N 2 24. 同步时序电路和异步时序电路比较,其差异在于后者( )。

A )没有稳定状态

B )没有统一的时钟脉冲控制

C )输入数据是异步的

D )输出数据是异步的 25. 时序电路中对于自启动能力的描述是( )。

A )无效状态自动进入有效循环,称为具有自启动能力。

B )无效状态在时钟脉冲作用下进入有效循环,称为具有自启动能力。

C )有效状态在时钟脉冲作用下进入有效循环,称为具有自启动能力。

D )有效状态自动进入有效循环,称为具有自启动能力。 26. 在四变量卡诺图中,逻辑上不相邻的一组最小项为:( )

A )m 1 与m 3

B )m 4 与m 6

C )m 5 与m 13

D )m 2 与m 8 27. L=AB+C 的对偶式为:( )

A )A+BC

B )(A+B)

C C )A+B+C

D )ABC 28.

二. 填空题:

1. 十进制数(97.5)10转换成十六进制数是( ),转换成二进制数是

( ),转换成八进制数是( ),转换成8421BCD 码为( )。

2. 将二进制0100110转换成余3码为( ),转换成格雷码为( )。

3. 设真值X= -0110,则X 的原码为( ),反码为( ),补码为( )。

4. 描述一个时序逻辑电路的功能,必须使用三个方程式,他们是输出方程、

( )、( )。 5. 函数L=AC+ABC 的对偶式为:( )。

6. AB+AC+BC 化成最小项的形式为( )。

7. 为了把时序电路的逻辑功能直观、形象的显示出来,有时还需要把由输出方程、状

态方程和激励方程表示的逻辑关系表示成( )、( )或时间波形图的形式。

8. (20.57)8 =( )16 9. (63.25) 10=( )2 10. (FF)16= ( )10

11. [X]原=1.1101,真值X=( ),[X]补 = ( )。 12. 时序逻辑电路的输出不仅取决于当时的( )输入( ),还取决于

电路的状态( )。

13. 逻辑代数的基本运算有三种,它们是( )、( )、( )。 14. 1⊕⊕=B A F ,其最小项之和形式为( )。 15. RS 触发器的状态方程为( ),约束条件为( )。 16. 已知AB B A F +=1、B A B A F +=2,则两式之间的逻辑关系为( )。 17. 触发器的CP 时钟端不连接在一起的时序逻辑电路称之为( )步时序逻辑电路。 18. (842)10=( )2=( )16

19. (30.7)10 =( )余三BCD =( )8421BCD 20. D C B A F +=,则它的非函数是( )。

21. 组合逻辑电路中的的竞争冒险是指当逻辑门有( )输入信号同时向

( )状态变化时,输出端可能产生( )现象。

22. 组合逻辑电路的逻辑特点是,任意时刻的输出状态仅取决于该时刻的( )

输入状态,而与信号作用前的电路( )。

23. 对于JK 触发器,若J =K ,则可完成( )触发器的逻辑功能;若 ,则

可完成( )触发器的逻辑功能。

24. 有两个与非门构成的基本RS 触发器的特征方程是Q n+1 = ( ),约束方

程是( )。

25. (10110010.1011)2=( )8=( )16

26. 逻辑函数Y A B C =+的两种标准形式分别为( )、

( )。

27. 将2004个“1”异或起来得到的结果是( )。

28. 任意两个最小项之积为( ),任意两个最大项之和为( )。 29. 对于逻辑函数BC C A AB F ++=,为了化简,利用逻辑代数的基本定理,可表示为

C A AB F +=,但这可能引起( )型险象,因为在B=1、C=1时,化简前逻辑函数的值恒为1,但化简后逻辑函数的值为A A +。

30. 一个触发器有Q 和Q 两个互补的输出引脚,通常所说的触发器的输出端是指

( ),所谓置位就是将输出端置成( )电平,复位就是将输出端置成( )电平。

31. 对于JK 触发器,若J =K ,则可完成( )触发器的逻辑功能;若 ,则可完成

( )触发器的逻辑功能。

32. 任何有限的逻辑关系,不管多么复杂,其逻辑函数都可通过逻辑变量的与、或、非

三种运算符加以实现,但逻辑函数的一般表达式( )唯一的,而其标准表达式唯一的。

33. 一个 JK 触发器有( ) 个稳态,它可存储( )位二进制数。 三. 判断题:

1. ( )8421码1001比0001大。

2. ( )数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

3. ( )若两个函数具有相同的真值表,则两个逻辑函数必然相等。

4. ( )因为逻辑表达式A+B+AB=A+B 成立,所以AB=0成立。

5. ( )D 触发器的特性方程为Q n+1=D ,与Q n 无关,所以它没有记忆功能。

6. ( )在同步时序电路的设计中,若最简状态表中的状态数为2N ,而又是用N

级触发器来实现其电路,则不需检查电路的自启动性。

7. ( )原码和补码均可实现将减法运算转化为加法运算。

8. ( )化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。 9. ( )原码和补码均可实现将减法运算转化为加法运算。

10. ( )逻辑函数7),M(1,3,4,6,

C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。 四.

化简题:

1. Y 1=A ?B ?C+?A ?B+?AD+C+BD (用公式法)

2. Y 2=AB ?C+AB ?D+?ABC+AC ?D (?B ?C+?BD=0)

3. Y 3(A ,B ,C ,D )=∑ m (2,3,7,8,11,14)+∑ d (0,5,10,15)

4. )(B A B A ABC B A F +++=

5. )DE C B A (*)E D )(C B A (F ++++++=

6. 用代数法求函数B A C B AC AB ?+?++=C)B,F(A, 的最简“与-或”表达式。 F(A ,B ,C ,D)=∑m(2,3,9,11,12)+∑d(5,6,7,8, 10,13)

求出最简“与-或”表达式和最简“或-与”表达式。

数字逻辑复习题

7. F 2 ( A,B,C,D )=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)(卡诺图法)

五. 分析题:

1. 分析以下电路,说明电路功能。

数字逻辑复习题

2. 请分析并回答下图的时序逻辑电路的功能。

数字逻辑复习题

3. 分析下图所示电路的逻辑功能(写出表达式,列真值表描述功能)。

数字逻辑复习题

4. 写出下图所示逻辑图的逻辑关系式:

数字逻辑复习题

5. 分析如图所示电路,写出其真值表和最简表达式。

A

B C

Y1

Y2

数字逻辑复习题

6.分析如图所示电路的功能,写出驱动方程、状态方程,写出状态表或状态转换图。

数字逻辑复习题

7.试判断F=(A + B) (A + C)有无竞争冒险,如有请予以消除。

六.设计题:

1.请用与非门组成全加器,画出逻辑图。

2.用D触发器设计一个“111”序列检测器,要求连续输入3个或3个以上“1”时输

出为“1”,否则输出为“0”。

3.设计一个能判断某同学是否结业的逻辑电路,参加四门考试,规定如下:

☆政治及格得1 分不及格得0 分

☆理化及格得2 分不及格得0 分

☆英语及格得3 分不及格得0 分

☆数学及格得4 分不及格得0 分

若总得分为6 分以上(包括6 分)就可结业。要求:

(1)定义输入和输出逻辑变量;

(2)列出真值表;

(3)根据卡诺图写出输出最简“与或”表达式;

(4)用适当门电路设计该电路。

4.设计一个可控计数器,由JK触发器构成,如果输入控制线X=1,则状态按000、

011、110、000变化,如果控制线X=0,状态按000、101、100、110、000变化。

5.设计一检测电路,检测四位二进制数中“1”的个数是否为偶数,是则输出为“1”,

否则输出为“0”。

6.设计一个1011 序列检测器(序列不重叠),X 为输入信号,Z为输出信号。

(1)画状态转移图;

(2)确定最少用几个D 触发器;

(3)写状态转移表;

(4)写状态方程、激励方程、输出方程。

7.设8421BCD码对应的十进制数为X,当X ≤2,或X ≥7时电路输出F为高电平,

否则为低电平。试设计该电路,并用与非门实现。

8.用D触发器设计一个同步四进制减法计数器。

9.用D触发器设计一个0110序列检测器,X为序列输入,Z为检测输出,其关系如下。

X:1011010110110

Z:0000100001000

10.设计一个将一位十进制数的余3码转换成二进制数的组合电路,电路框

图如图所示。

数字逻辑复习题

要求:

(1)填写表1所示真值表;

数字逻辑复习题

ABCD WXYZ ABCD WXYZ

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

(2)利用如图所示卡诺图,求出输出函数最简与-或表达式;

(3)画出逻辑电路图。

11.某同步时序逻辑电路如图所示。

数字逻辑复习题

(1) 写出该电路激励函数和输出函数;

数字逻辑复习题

输入

X

现态

Q

2

Q

1

激励函数

J

2

K

2

J

1

K

1

次态

Q

2

(n+1)Q

1

(n+1)

Z

(3) 填写表中所示电路状态表;

现态次态Q

2

(n+1)Q

1

(n+1)输出

Q 2Q 1X=0X=1Z

00

01

10

11

(4)设各触发器的初态均为0,试画出图中Q

1

、Q

2

和Z的输出波形。

(5)改用T触发器作为存储元件,填写图中激励函数T

2

、T

1

卡诺图,求出最简表达式。

数字逻辑复习题

12.分别画出JK和D触发器的电路符号图,并分别画出将JK触发器转换成D触发器以

及将D触发器转换成JK触发器的电路连接图。

13.请设计一个两位二进制比较电路(进行比较的两个两位二进制数分别为A1、A0和

B1、B0)。

14.用J-K触发器设计一个七进制可逆计数器,要求当X=1时,进行加1计数;当X=0

时,进行减1计数,并判定它们能否自启动。

15.试设计一个码检验电路,当输入的四位二进制数A、B、C、D为8421BCD码时,输

出Y为1,否则Y为0。(要求写出设计步骤并画电路图)

16.三个人在做翻手掌游戏,当有一位出掌信息(掌心、掌背)与其他两位不同时,该

位出局。请按组合逻辑电路设计的步骤,写出表示所有出局可能的函数表达式,并画出其电路图。

17.设计“一位十进制数”的四舍五入电路(采用8421BCD码)。要求只设定一个输出,

并画出用最少“与非门”实现的逻辑电路图。

18.采用JK触发器设计具有自启动特性的同步五进制计数器。已知状态转移过程的编

码是110→011→100→001→101→110,请画出计数器的逻辑图。

19.同步单稳触发器如图所示,设主从J-K触发器初始状态Q0=Q1=0,试画出在图中所示

CP和M作用下Q0,Q1和Y的波形

数字逻辑复习题