当前位置：文档库 › The General Situation of AT89C51

The General Situation of AT89C51

Chapter 1 The application of AT89C51 Microcontrollers are used in a multitude of commercial applications such as modems, motor-control systems, air conditioner control systems, automotive engine and among others. The high processing speed and enhanced peripheral set of these microcontrollers make them suitable for such high-speed event-based applications. However, these critical application domains also require that these microcontrollers are highly reliable. The high reliability and low market risks can be ensured by a robust testing process and a proper tools environment for the validation of these microcontrollers both at the component and at the system level. Intel Plaform Engineering department developed an object-oriented multi-threaded test environment for the validation of its AT89C51 automotive microcontrollers. The goals of thisenvironment was not only to provide a robust testing environment for the AT89C51 automotive microcontrollers, but to develop an environment which can be easily extended and reused for the validation of several other future microcontrollers. The environment was developed in conjunction with Microsoft Foundation Classes (AT89C51). The paper describes the design and mechanism of this test environment, its interactions with various hardware/software environmental components, and how to use AT89C51.

1.1 Introduction

The 8-bit AT89C51 CHMOS microcontrollers are designed to handle high-speedcalculations and fast input/output operations. MCS 51 microcontrollers are typically used for high-speed event control systems. Commercial applications include modems,motor-control systems, printers, photocopiers, air conditioner control systems, disk drives,and medical instruments. The automotive industry use MCS 51 microcontrollers in engine-control systems, airbags, suspension systems, and antilock braking systems (ABS). The AT89C51 is especially well suited to applications that benefit from its processing speed and enhanced on-chip peripheral functions set, such as automotive power-train control, vehicle dynamic suspension, antilock braking, and stability control applications. Because of these critical applications, the market requires a reliable cost-effective controller with a low interrupt latency response, ability to service the high number of time and event driven integrated peripherals needed in real time applications, and a CPU with above average processing power in a

single package. The financial and legal risk of having devices that operate unpredictably is very high. Once in the market, particularly in mission criticalapplications such as an autopilot or anti-lock braking system, mistakes are financiallyprohibitive. Redesign costs can run as high as a $500K, much more if the fix means 2 back annotating it across a product family that share the same core and/or peripheral design flaw. In addition, field replacements of components is extremely expensive, as the devices are typically sealed in modules with a total value several times that of the component. To mitigate these problems, it is essential that comprehensive testing of the controllers be carried out at both the component level and system level under worst case environmental and voltage conditions.This complete and thorough validation necessitates not only a well-defined process but also a proper environment and tools to facilitate and execute the mission successfully.Intel Chandler Platform Engineering group provides post silicon system validation (SV) of various micro-controllers and processors. The system validation process can be broken into three major parts.The type of the device and its application requirements determine which types of testing are performed on the device.

1.2 The AT89C51 provides the following standard features:

4Kbytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bittimer/counters, a five vector two-level interrupt architecture,a full duple ser -ial port, on-chip oscillator and clock circuitry.In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters,serial port and interrupt sys -tem to continue functioning. The Power-down Mode saves the RAM contents but freezes the oscil –lator disabling all other chip functions until the next hardware reset.

1-3Pin Description

VCC Supply voltage.

GND Ground.

Port 0：Port 0 is an 8-bit open-drain bi-directional I/O port. As an output port, each pin cansink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as highimpedance inputs.Port 0 may also be configured to be the multiplexed loworder address/data busduring accesses to external program and data memory. In this mode P0 has internalpullups.Port 0 also receives the code bytes during Flash programming,and outputs the codebytes during program verification. External pullups are required during programverification.

Port 1：Port 1 is an 8-bit bi-directional I/O port with internal pullups.The Port 1 output buffers can sink/so -urce four TTL inputs.When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pullups.Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2：Port 2 is an 8-bit bi-directional I/O port with internal pullups.The Port 2 outputbuffers can sink/source four TTL inputs.When 1s are written to Port 2 pins they arepulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL) because of the internal pullups. Port 2 emits the high-order address byte during fetches from external program memory and during accesses to Port 2 pins that are externally being pulled low will source current (IIL) because of the internal pullups.Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX@DPTR). In this application, it uses strong internal pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.Port 2 also receives the high-order address bits and some control signals durin Flash programming and verification.

Port 3：Port 3 is an 8-bit bi-directional I/O port with internal pullups.The Port 3 outputbuffers can sink/sou -rce four TTL inputs.When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs,Port 3 pins that are externally being pulled low will source current (IIL) because of the pullups.

Port 3 also serves the functions of various special featuresof the AT89C51 as listed below:

RST：Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG：Address Latch Enable output pulse for latching the low byte of the address duringaccesses to external memory.This pin is also the program pulse input (PROG) during Flash programming.In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency,and may be used for external timing or clocking purposes. Note, however, that one ALEpulse is skipped duri -ng each access to external DataMemory.If desired, ALE operationcan be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active onlyduring a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Settingthe ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN：Program Store Enable is the read strobe to external program memory. When theAT89C51 is executing code from external program memory, PSEN is activated twiceeach machine cycle, except that two PSEN activations are skipped during each access toexternal data memory.

EA/VPP：External Access Enable. EA must be strapped to GND in order to enable the deviceto fetch code from external program memory locations starting at 0000H up to FFFFH.Note, however, that if lock bit 1 is programmed, EA will be internally latched onreset.EA should be strapped to VCC for internal program executions. This pin alsreceives the 12-volt programming enable voltage (VPP) during Flash programming, forparts that require 12-volt VPP.

XTAL1：Input to the inverting oscillator amplifier and input to the internal clock operatingcircuit.

XTAL2 ：Output from the inverting oscillator amplifier.Oscillator CharacteristicsXTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifierwhich can be configured for use as an on-chip oscillator, as shown in Figure 1. Either aquartz crystal or ceramic resonator may be used. To drive the device from an externalclock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2.There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed. Idle Mode In idle mode, the CPU puts itself to sleep while all the onchip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a

hardware reset. It should be noted that when idle is terminated by a hard ware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.

Power-down Mode

In the power-down mode, the oscillator is stopped, and the instruction that invokes power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power-down mode is terminated. The only exit from power-down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.The AT89C51 code memory array is programmed byte-bybyte in either programming mode. To program any nonblank byte in the on-chip Flash Memory, the entire memory must be erased using the Chip Erase Mode.

中文译文

AT89C51的概述

第一章 AT89C51的应用

单片机在商界上已广泛应用：例如调制解调器，电动机控制系统，空调控制系统，汽车发动机和其他的领域。单片机的处理速度的快速和增强型外围器件的集成使得它们适合应用于这种需要高速要求的应用场合。但是，这些关键应用领域也要求这些单片机可靠性非常高。稳定的测试环境和用于验证这些无论在元部件层次还是系统级别的单片机的合适的工具环境保证了可靠性非常高和市场风险非常低。Intel 平台工程部门开发了一种面向对象的应用于验证它的AT89C51 汽车单片机多线性测试环境。这种环境的目标不仅是为AT89C51 汽车单片机提供一种稳定的检测环境，而且是为了开发一种能够容易扩展并重复用来验证其他几种未来的单片机。开发的这种环境是在连接AT89C51的基础之上的。本文讨论了这种测试环境的设计和原理，以及它和各种硬件、软件环境器件的交互性，以及如何应用AT89C51。

1.1 介绍

8 位AT89C51 CHMOS 工艺单片机被设计用于处理高速运算和快速的输入/输出。MCS51 单片机典型的应用是处理高速事件的控制系统。商业应用包括调制解调器，电动机控制系统，打印机，影印机，空调控制系统，磁盘驱动器和医疗设备。汽车制造业把MCS51 单片机用于发动机控制系统，悬挂系统和反锁制动系统。AT89C51 应用范围广泛得益于它的处理速度和增强型片上外围功能集，诸如：汽车动力控制，车辆动态悬挂，反锁制动和稳定性控制应用。由于这些关键应用，市场需要一种可靠的具有低干扰潜伏响应的费用-效能控制器，服务大量时间和事件驱动的在实时应用需要的集成外围的能力，具有在单一程序包中高出平均处理功率的中央处理器。拥有操作不可预测的设备的经济和法律风险是很高的。一旦进入市场，尤其任务决定性应用诸如自动驾驶仪或反锁制动系统，错误将是财力上所禁止的。重新设计的费用可以高达500K 美元，如果产品族享有同样内核或外围设计缺陷的话，费用会更高。另外，部件的替代品领域是极其昂贵的，因为设备要用来把模块典型地焊接成一个总体的价值比各个部件高几倍。为了缓和这些问题，在最坏的环境和电压条件下对这些单片机进行无论在部件级别还是系统级别上的综合测试是必需的。Intel Chandler 平台工程组提供

了各种单片机和处理器的系统验证。这种系统的验证处理可以被分解为三个主要部分。系统的类型和应用需求决定了能够在设备上执行的测试类型。

1.2 AT89C51提供以下标准功能：

4k 字节FLASH 闪速存储器，128 字节内部RAM，32 个I/O 口线，2 个16 位定时/计数器，一个5 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51 降至0Hz 的静态逻辑操作，并支持两种可选的节电工作模式。空闲方式体制CPU 的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM 中的内容，但振荡器体制工作并禁止其他所有不见工作直到下一个硬件复位。

1.3引脚功能说明

·Vcc：电源电压

·GND：地

·P0 口：P0 口是一组8 位漏极开路型双向I/O 口，也即地址/数据总线复用。作为输出口用时，每位能吸收电流的方式驱动8 个TTL 逻辑门电路，对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash 编程时，P0 口接受指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

·P1 口：P1 是一个带内部上拉电阻的8 位双向I/O 口，P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。Flash 编程和程序校验期间，P1 接受低8 位地址。

·P2 口：P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。在访问外部程序存储器或16 位四肢的外部数据存储器（例如执行MOVX @DPTR指令）时，P2 口送出高8 位地址数据，在访问8 位地址的外部数据存储器（例如执行MOVX @ RI 指令）时，P2 口线上的内容（也即特殊功能寄存器（SFR）区中R2 寄存器的内容），在整个访问期间不改变。Flash 编程和程序校验时，P2 也接收高位地址和其他控制信号。

·P3 口：P3 是一个带有内部上拉电阻的8 位双向I/O 口，P3 的输出缓冲

级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。P3 口还接收一些用于Flash 闪速存储器编程和程序校验的控制信号。

·RST：复位输入。当振荡器工作时，RST 引脚出现两个机器周期以上高电平将使单片机复位。

·ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字节。即使不访问外部存储器，ALE 仍以时钟振荡频率的1/6 输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是，每当访问外部数据存储器时将跳过一个ALE 脉冲。对Flash 存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元D0 位置位，可禁止ALE 操作。该位置位后，只有一条MOVX 和MOVC 指令ALE 才会被激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE 无效。

·PSEN：程序存储允许输出是外部程序存储器的读选通型号，当89C51 由外部存储器取指令（或数据）时，每个机器周期两次PSEN 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，这两次有效的PSEN 信号不出现。

·EA/VPP：外部访问允许。欲使CPU 仅访问外部程序存储器（地址为

0000H—FFFFH），EA 端必须保持低电平（接地）。需注意的是：如果加密位LB1 被编程，复位时内部会锁存EA 端状态。如EA 端为高电平（接Vcc 端），CPU 则执行内部程序存储器中的指令。Flash 存储器编程时，该引脚加上+12v 的编程允许电源Vpp，当然这必须是该器件使用12v 编程电压Vpp。

·XTAL1：振荡器反相放大器及内部时钟发生器的输入端。

·XTAL2：振荡器反相放大器的输出端。89C51 中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1 和XTAL2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图5。外接石英晶体或陶瓷谐振器及电容C1、C2 接在放大器的反馈回路中构成并联振荡电路。对电容C1、C2 虽没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程度及温度稳定性，如果使用石英晶体，我们推荐电容使用30Pf±10 Pf，而如使用陶瓷谐振器建议选择40Pf±10Pf。用户也可以采用外部时钟。这种情况下，外部时钟脉冲接到XTAL1 端，即内部时钟发生器的输入端XTAL2 则悬空。

·掉电模式：

在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内RAM 和特殊功能寄存器的内容在终止掉电模式前被冻结。推出掉电

模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变RAM 中的内容，在Vcc 恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重启动并稳定工作。89C51 的程序存储器阵列是采用字节写入方式编程的，每次写入一个字符，要对整个芯片的EPROM 程序存储器写入一个非空字节，必须使用片擦除的方法将整个存储器的内容清楚。

AT89C51单片机C实现简易计算器

AT89C51单片机简易计算器的设计一、总体设计根据功能和指标要求，本系统选用MCS-51系列单片机为主控机。通过扩展必要的外围接口电路，实现对计算器的设计。具体设计如下：（1）由于要设计的是简单的计算器，可以进行四则运算，为了得到较好的显示效果，采用LCD 显示数据和结果。（2）另外键盘包括数字键（0～9）、符号键（+、-、×、÷）、清除键和等号键，故只需要16 个按键即可，设计中采用集成的计算键盘。（3）执行过程：开机显示零，等待键入数值，当键入数字，通过LCD显示出来，当键入+、-、*、/运算符，计算器在内部执行数值转换和存储，并等待再次键入数值，当再键入数值后将显示键入的数值，按等号就会在LCD上输出运算结果。（4）错误提示：当计算器执行过程中有错误时，会在LCD上显示相应的提示,如：当输入的数值或计算得到的结果大于计算器的表示范围时，计算器会在LCD上提示溢出；当除数为0时，计算器会在LCD 上提示错误。系统模块图：

二、硬件设计（一）、总体硬件设计本设计选用AT89C51单片机为主控单元。显示部分：采用LCD 静态显示。按键部分：采用4*4键盘；利用MM74C922为4*4的键盘扫描IC，读取输入的键值。总体设计效果如下图：

（二）、键盘接口电路计算器输入数字和其他功能按键要用到很多按键，如果采用独立按键的方式，在这种情况下，编程会很简单，但是会占用大量的I/O 口资源，因此在很多情况下都不采用这种方式，而是采用矩阵键盘的方案。矩阵键盘采用四条I/O 线作为行线，四条I/O 线作为列线组成键盘，在行线和列线的每个交叉点上设置一个按键。这样键盘上按键的个数就为4×4个。这种行列式键盘结构能有效地提高单片机系统中I/O 口的利用率。矩阵键盘的工作原理：计算器的键盘布局如图2所示：一般有16个键组成，在单片机中正好可以用一个P口实现16个按键功能，这种形式在单片机系统中也最常用。图 2 矩阵键盘布局图矩阵键盘内部电路图如图3所示：

AT89C51单片机的概述

AT89C51单片机的概述（1）AT89C51单片机的结构 AT89C51单片机是美国Atmel公司生产低电压，高性能CMOS 8位单片机，片内含4k bytes 的可反复擦写的只读程序存储器（EPROM）和128 bytes的随机存取数据存储器(RAM)，器件采用Atmel公司的高密度、非易失性存取技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash 存储单元，功能强大[3]。AT89C51单片机可提供许多高性价比的应用场合，可灵活应用于各种控制领域。上图为AT89C51单片机的基本组成功能方块图。由图可见，在这一块芯片上，集成了一台微型计算机的主要组成部分，其中包括CPU、存储器、可编程I/O口、定时器/计数器、串行口等，各部分通过内部总线相连。下面介绍几个主要部分。外中断控制并行口串行通信 AT89C51 功能方块图（2）AT89C51的管脚说明 ATMEL公司的AT89C51是一种高效微控制器。采用40引脚双列直插封装形式。AT89C51单片机是高性能单片机，因为受引脚数目的限制，所以有不少引脚具有第二功能。 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管

脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0 口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL 门电流，当P2口被写1时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址1时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入1后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： P3口管脚备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 INT0（外部中断0） P3.3 INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 WR（外部数据存储器写选通） P3.7 RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许端的输出电平用于锁存地址的地址字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE 的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令时ALE才起作用。 PSEN：外部程序存储器的选通信号端。在由外部程序存储器取指期间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

数字万年历的制作

数字万年历的制作数字显示万年历，它采用一枚专用软封装的时钟芯片，驱动15只红色共阳极数码管，可同时显示公历年、月、日、时、分、星期，以及农历月、日，还有秒点显示和整点报时、定时闹钟功能，使用220V市电供电，预留有备用电池座，外形尺寸为长21cm×宽14.5cm×厚3cm，最厚处6cm，适合放置在办公桌面上使用，具有很好的实用性。成品外观如图1所示。图1 图2 原理简介电路原理图如图2所示,为了读图方便，连线稍作了简化。从图中可以看出，IC1是一枚专用时钟芯片，Y1是32768Hz的晶振，为芯片提供时基频率信号，经过芯片内部处理后，输出各显示位的驱动信号，经过PNP（8550）型三极管做功率放大后驱动各数码管显示。芯片采用了动态扫描的输出

方式，由于人眼存在视觉暂留现象，且扫描速度比较快，因此看上去所有数码管都是在显示的。这种方式可以有效减少芯片的输出引脚数量，简化了线路，降低了功耗。在电源部分中，整流二极管VD1～VD4组成了桥式整流电路，将变压器输出的交流电转换为直流电，经C6滤波后，送至三端稳压块7805，输出5V直流稳压电源，为电路供电。VD3和VD8组成互相隔离的供电电路，目的是在市电停电时，后备纽扣电池通过VD3，自动为芯片IC1提供后备电源，保证芯片计时数据不中断。同时由于VD8、VD9的存在，后备电池将不再向数码管供电，以节约后备电池的耗电量。由于芯片自身耗电较低，因此靠纽扣电池也可以维持芯片在很长时间里，内部计时不中断。当市电恢复后，7805输出经过VD8、VD9分别向芯片和数码管供电，由于DV3的存在，且纽扣电池电压为3V，低于7805输出的5V，因此纽扣电池将自动停止供电，7805输出也不会对纽扣电池充电。 VT9是唯一一只NPN（8050）型三极管，用于驱动喇叭，做为整点报时和定闹发声。LED10、LED14是用于秒点显示的发光二极管，LED11和LED12分别是整点报时显示和定闹显示的发光二极管，均为红色。图3是万年历的全套散件的照片。表1是元器件清单。图3 表1 元器件清单序号元件名称参数元件数量序号元件名称参数元件数量 1 电阻10Ω 1 21 三极管8050 1 2 电阻33Ω8 22 三端稳压块7805 1 3 电阻47Ω 3 23 晶振32768Hz 1 4 电阻75Ω7 24 IC1软封装芯片 1 5 电阻100Ω 1 25 0.5’数码管红11 6 电阻150Ω8 26 0.8’数码管红 4

AT89C51单片机温度控制系统

毕业设计（论文）论文题目：AT89C51单片机温度控制系统所属系部：电子工程系指导老师：职称：学生姓名：班级、学号: 专业：应用电子技术 2012 年05 月15 日

毕业设计（论文）任务书题目：AT89C51单片机温度控制系统任务与要求：设计并制作一个能够控制1KW电炉的温度控制系统，控制温度恒定在37--38度之间。时间：年月日至年月日所属系部：电子工程系学生姓名：学号：专业：应用电子技术指导单位或教研室：测控技术教研室指导教师：职称：年月日

摘要本设计是以一个1KW电炉为控制对象，以AT89C51为控制系统核心，通过单片机系统设计实现对保电炉温度的显示和控制功能。本温度控制系统是一个闭环反馈调节系统，由温度传感器DS18B20对保炉内温度进行检测，经过调理电路得到合适的电压信号。经A/D转换芯片得到相应的温度值，将所得的温度值与设定温度值相比较得到偏差。通过对偏差信号的处理获得控制信号，去调节加热器的通断，从而实现对保温箱温度的显示和控制。本文主要介绍了电炉温度控制系统的工作原理和设计方法，论文主要由三部分构成。①系统整体方案设计。②硬件设计，主要包括温度检测电路、A/D转换电路、显示电路、键盘设计和控制电路。③系统软件设计，软件的设计采用模块化设计，主要包括A/D转换模块、显示模块等。关键词：单片机传感器温度控制

目录绪论 (1) 第一章温度控制系统设计和思路 (2) 1.1温度控制系统设计思路 (2) 1.2 系统框图 (2) 第二章 AT89C51单片机 (3) 2.1 AT89C51单片机的简介 (3) 2.2 AT89C51单片机的主要特性 (3) 2.3 AT89C51单片机管脚说明 (4) 第三章温度控制的硬件设备 (6) 3.1温度传感器简介 (6) 3.2 DS18B20工作原理 (7) 3.3 DS18B20使用中注意事项 (8) 第四章系统硬件设计 (9) 4.1温度采集电路 (9) 4.2 数码管温度显示电路 (9) 4.2.1 数码管的分类 (9) 4.2.2 数码管的驱动方式 (10) 4.2.3 恒流驱动与非恒流驱动对数码管的影响 (11) 4.3 单片机接口电路 (12) 4.3.1 P0口的上拉电阻原理 (12) 4.3.2 上拉电阻的选择 (14) 4.4 单片机电源及下载线电路 (14) 4.5 温度控制电路 (15) 第五章温度控制的软件设计 (17) 5.1 数码管动态显示 (17) 5.2 DS18B20初始化 (17) 5.3 系统流程图 (19) 谢辞 (20) 参考文献 (21) 附录 (22)

万年历电子钟设计报告

课程设计报告课程设计名称 SOPC原理及应用专业电子科学与技术班级电子13-1班学号姓名郑航指导教师冯丽成绩

2016年1月13日

目录一、设计目的 (1) 二、设计内容要求 (1) 三、系统软、硬件需求分析 (1) 1. 硬件系统组成规划 (1) 2. 软件系统规划 (2) 四、设计步骤 (3) 3. 新建工程“count_binary” (3) 4. 添加ip核 (4) 5. 添加SDRAM Controller (5) 6. 添加flash (6) 7. 添加外部RAM总线（Avalon三态桥） (7) 8. 添加pio核 (7) 9. 添加cpu核 (8) 10. 添加LCD核 (9) 11. 自动分配基地址并生成系统 (9) 12. 设置顶层模块图 (10) 13. 管脚分配并编译 (11) 14. 启动Nios II IDE，新建工程 (12)

15. 导入设计程序 (12) 16. 编译工程并烧录 (13) 五、设计结果 (14) 六、源程序 (16) 1. 程序......................................... 错误!未定义书签。 2. 程序......................................... 错误!未定义书签。 3. 程序......................................... 错误!未定义书签。 4. 程序 (16) 七、实验心得 (28)

项目基于NiosII系统的电子钟设计一、设计目的 1.掌握基本的开发流程。 2.熟悉QUARTUS II软件的使用。 3.熟悉NIOS II软件的使用。 4.掌握SOPC硬件系统的搭建和NIOSII软件编程方法。 5.掌握SOPC系统设计方法。 6.进一步了解简单的设置及其编程。二、设计内容要求 NiosII系统的硬件设计，软件设计，该系统能实现一个电子钟功能。三、系统软、硬件需求分析 1.硬件系统组成规划根据系统要实现的功能和开发板配置，本项目中需要用到的Cyclone II开发板上的外围器件有： LCD：电子钟显示屏幕按钮：电子钟设置功能键 Flash存储器：存储软、硬件程序 SRAM存储器：程序运行时将其导入SRAM 根据所用到的外设和器件特性，在SOPC Builder中建立系统要添加的模块包括：NiosII CPU定时器，按键PIO，LCD，外部RAM总线（Avalon三态桥），

AT89C51的引脚功能

—VCC：供电电压。 —GND：接地。 —P0口：P0口为一个8位漏级开路双向I/O口，每个管脚可吸收8TTL门电流。当P1口的管脚写“1”时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部电位必须被拉高。 —P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入“1”后，电位被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH 编程和校验时，P1口作为第八位地址接收。 —P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚电位被内部上拉电阻拉高，且作为输入。作为输入时，P2口的管脚电位被外部拉低，将输出电流，这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉的优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 —P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL

门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入时，由于外部下拉为低电平，P3口将输出电流(ILL)，也是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下所示： P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 0 INT(外部中断0) P3.3 1 INT(外部中断1) P3.4 T0(记时器0外部输入) P3.5 T1(记时器1外部输入) P3.6 W R(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通) P3口同时为闪烁编程和编程校验接收一些控制信号。 —RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/：当访问外部存储器时，地址锁存允许的输出电平用于锁存—PROG 地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE 只有在执行MOVX，MOVC指令时ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 —PSEN：外部程序存储器的选通信号。在由外部程序存储器取址期间，每个机器周期PSEN两次有效。但在访问外部数据存储器时，这两次有效的PSEN 信号将不出现。 EA/：当EA保持低电平时，访问外部ROM；注意加密方式1时，EA将—VPP 内部锁定为RESET；当EA端保持高电平时，访问内部ROM。在FLASH编程期间，此

基于51单片机电子万年历设计

基于51单片机电子万年历设计专业：机电设备维修与管理姓名：杜洪浦指导老师：摘要电子万年历是一种非常广泛日常计时工具，对现代社会越来越流行。它可以对年、月、日、周日、时、分和秒进行计时，还具有闰年补偿等多种功能，而且DS1302的使用寿命长，误差小。对于数字电子万年历采用直观的数字显示，可以同时显示年、月、日、周日、时、分、秒等信息，还具有时间校准等功能。该电路采用AT89S52单片机作为核心，功耗小，能在3V的低压工作，电压可选用3到5V电压供电。万年历的设计过程在硬件与软件方面进行同步设计。硬件部分主要由AT89C52单片机，液晶显示电路，复位电路，时钟电路，稳压电路电路以及串口下载电路等组成。在单片机的选择上使用了AT89C52单片机，该单片机适合于许多较为复杂控制应用场合。显示器使用液晶LCD1602。软件方面主要包括日历程序、液晶驱动程序，显示程序等。程序采用汇编语言编写。所有程序编写完成后，在Keil C51软件中进行调试，确定没有问题后，在Proteus软件中嵌入单片机内进行仿真。关键词时钟电钟，DS1302，液晶LCD1602，单片机目录 1设计要求与方案论证 (2) 1.1 设计要求 (2) 1.2 系统基本方案选择和论证 (2) 1.2.1单片机芯片的选择方案和论证 (2) 1.2.2 显示模块选择方案和论证 (3) 1.2.3时钟芯片的选择方案和论证： (3) 1.3 电路设计最终方案决定 (3) 2系统的硬件设计与实现 (3) 2.1 电路设计框图 (4) 2.2 系统硬件概述 (4) 2.3 主要单元电路的设计 (4) 2.3.1单片机主控制模块的设计 (4)

c引脚图及功能中文资料

89c51引脚图及功能 89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器，89C2051是它的一种精简版本。89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 1．主要特性： ·与MCS-51 兼容 ·4K字节可编程闪烁存储器寿命：1000写/擦循环数据保留时间：10年 ·全静态工作：0Hz-24Hz ·三级程序存储器锁定 ·128*8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路

2．管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

单片机课程设计-万年历、数字时钟

单片机课程设计-万年历、数字时钟采用MAX7221可以极大的节省I/O口线，同时DS1302时钟芯片可以提供精确的时间信息汇编语言程序编写 DSRST BIT P1.0 DSCLK BIT P1.1 DSIO BIT P2.2 DIN BIT P2.5 CS BIT P2.6 CLK BIT P2.7 D158 EQU 30H D70 EQU 31H ADDRESS EQU 32h CONTENT EQU 33h COMMAND EQU 34h SECOND equ 35h MINITE equ 36h HOUR equ 37h ORG 0000H LJMP MAIN ORG 0030H MAIN: LCALL INTI7221 LCALL INTI1302

LOOP: LCALL READ1302 LCALL CONVERT LCALL DELAY LCALL DISPLAY LCALL DELAY SJMP LOOP ;DS1302初始化 INTI1302:MOV ADDRESS, #8EH MOV CONTENT, #00H LCALL SENT_BYTE MOV ADDRESS, #90H MOV CONTENT, #0A7H ;慢充电寄存器LCALL SENT_BYTE READ1302: MOV ADDRESS, #81h LCALL REV_BYTE MOV SECOND, A MOV ADDRESS, #83h LCALL REV_BYTE MOV MINITE, A MOV ADDRESS, #85h LCALL REV_BYTE MOV HOUR, A RET SENT_BYTE: CLR DSRST CLR C NOP CLR DSCLK NOP SETB DSRST MOV A, ADDRESS MOV R3, #2 MOV R2, #8 LOOP0: RRC A MOV DSIO, C SETB DSCLK NOP CLR DSCLK DJNZ R2, LOOP0 MOV A, CONTENT MOV R2, #8 DJNZ R3, LOOP0 CLR DSRST RET

AT89C51的引脚功能

—VCC：供电电压。：接地。—GND 口为P0P0口：—位漏级开路双8一个每个管脚可口，向I/O门电流。当8TTL 吸收时，1”“P1口的管脚写被定义为高阻输入。能够用于外部程序P0数据存储器，它可以地址被定义为数据/FLASH的第八位。在外部输出原码，此时P0口作为原码输入口，当FLASH进行校验时，P0编程时，P0 电位必须被拉高。口缓冲器能接收P1I/O8位双向口，—P1口：P1口是一个内部提供上拉电阻的”后，电位被内部上拉为高，可用作输入，1门电流。P1口管脚写入“输出4TTLFLASH 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在P1 口作为第八位地址接收。编程和校验时，P1输口缓冲器可接收，口，P2P2口为一个内部上拉电阻的8位双向I/O—P2口：”时，其管脚电位被内部上拉电阻拉高，且作口被写“1个4TTL门电流，当P2出口的管脚电位被外部拉低，将输出电流，这是由于内部为输入。作为输入时，P2位地址外部数据存储器进行存取口当用于外部程序存储器或16上拉的缘故。P2”时，它利用内部上拉的优势，当1P2 时，口输出地址的高八位。在给出地址“P2口输出其特殊功能寄存器的内容。对外部八位地址数据存储器进行读写时，P2 编程和校验时接收高八位地址信号和控制信号。口在FLASHTTL4个8个带内部上拉电阻的双向I/O口，可接收输出 P3 —P3口：口管脚是”后，它们被内部上拉为高电平，并用作输入。作为输1 门电流。当P3口写入“ (ILL)，也是由于上拉的缘故。口将输出电流入时，由于外部下拉为低电平， P3 . . . .

基于AT89C51单片机的电子万年历的设计_课程设计报告

课程设计报告设计名称：电子万年历设计专业班级：自动化10101班完成时间：2013年6月9日报告成绩：

摘要本文介绍了基于AT89C51单片机的多功能电子万年历的硬件结构和软硬件设计方法。系统以AT89C51单片机为控制器，以串行时钟日历芯片DS1302记录日历和时间，它可以对年、月、日、时、分、秒进行计时，还具有闰年补偿等多种功能。万年历采用直观的数字显示，可以在LED上同时显示年、月、日、周日、时、分、秒，还具有时间校准等功能。此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，具有广阔的市场前景。关键字AT89C51；电子万年历； DS1302

1 绪论 1.1 课题研究的背景随着科技的快速发展，时间的流逝,从观太阳、摆钟到现在电子钟，人类不断研究，不断创新纪录。它可以对年、月、日、时、分、秒进行计时，还具有闰年补偿等多种功能，而且DS1302的使用寿命长，误差小。对于数字电子万年历采用直观的数字显示，可以同时显示年、月、日、时、分、秒和温度等信息，还具有时间校准等功能。该电路采用AT89C51单片机作为核心，功耗小，能在3V 的低压工作，电压可选用3~5V电压供电。此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的市场前景。 1.2课题的研究目的与意义二十一世纪是数字化技术高速发展的时代，而单片机在数字化高速发展的时代扮演着极为重要的角色。电子万年历的开发与研究在信息化时代的今天亦是当务之急，因为它应用在学校、机关、企业、部队等单位礼堂、训练场地、教学室、公共场地等场合，可以说遍及人们生活的每一个角落。所以说电子万年历的开发是国家之所需，社会之所需，人民之所需。由于社会对信息交换不断提高的要求及高新技术的逐步发展，促使电子万年历发展并且投入市场得到广泛应用。 1.3课题解决的主要内容本课题所研究的电子万年历是单片机控制技术的一个具体应用，主要研究内容包括以下几个方面：（1）选用电子万年历芯片时，应重点考虑功能实在、使用方便、单片存储、低功耗、抗断电的器件。（2）根据选用的电子万年历芯片设计外围电路和单片机的接口电路。（3）在硬件设计时，结构要尽量简单实用、易于实现，使系统电路尽量简单。（4）根据设计的硬件电路，编写控制AT89C51芯片的单片机程序。（5）通过编程、编译、调试，把程序下载到单片机上运行，并实现本设计的功能。（6）在硬件电路和软件程序设计时，主要考虑提高人机界面的友好性，方便用户操作等因素。（7）软件设计时必须要有完善的思路，要做到程序简单，调试方便。

数字万年历毕业设计

数字万年历毕业设计目录第一章数字万年历需求分析 (1) §1-1万年历的概念 (1) §1-2需求分析 (1) 第二章系统的硬件设计与实现 (2) §2-1系统电路示意图 (2) §2-2驱动电路 (2) §2-3时钟控制电路 (3) §2-4所需主要器件 (4) §2-5系统硬件概述 (4) 第三章系统的软件设计 (17) §3-1程序流程框图 (17) §3-2程序设计 (19) 第四章安装与调试 (25) §4-1安装 (25) §4-2调试 (25) §4-3软、硬件测试 (26) 4-3-1硬件测试 (26) 4-3-2软件测试 (26) §4-4测试结果分析与结论 (27) 4-4-1测试结果分析 (27) 4-4-2测试结论 (27) 第五章总结 (27) 致谢 (28) 参考文献 (29)

第一章数字万年历需求分析 §1-1万年历的概念万年历我国古代传说中最古老的一部太阳历。为纪念历法编撰者万年功绩，便将这部历法命名为“万年历”。而现在所使用的万年历，实际上就是记录一定时间范围内（比如100年或更多）的具体阳历或阴历的日期的年历，方便有需要的人查询使用，与原始历法并无直接联系。万年历只是一种象征，表示时间跨度大。 §1-2需求分析在当代繁忙的工作与生活中，时间与我们每一个人都有非常密切的关系，每个人都受到时间的影响。为了更好的利用我们自己的时间，我们必须对时间有一个度量，因此产生了钟表。钟表的发展是非常迅速的，从刚开始的机械式钟表到现在普遍用到的数字式钟表，即使现在钟表千奇百怪，但是它们都只是完成一种功能——计时功能，只是工作原理不同而已，在人们的使用过程中，逐渐发现了钟表的功能太单一，没有更大程度上的满足人们的需求。因此在这里，我想能不能把一些辅助功能加入钟表中去。在此设计中所设计的钟表不但具有普通钟表的功能，它还能实现额外的功能：世界时间、农历显示。改革开放30年来，中国电子万年历市场从无到有，从小到大、从总量快速扩张到结构明显升级，逐步形成了有中国特色的多样化、多层次的消费市场。电子万年历市场规模比改革初期扩大了几倍乃至几十倍，其发展成就令世人瞩目。同时随着数字技术网络技术飞速发展，今天数字万年历也得到了迅猛的发展。万年历早超越了单纯的钟表只显视时间的结构，它已经了发展成为一套完整的系统。它在日常生活发挥着巨大的作用人们对它需求也越来越高。本系统采用了以广泛使用的单片机技术为核心，软硬件结合，使硬件部分大为简化，提高了系统稳定性，并采用LED显示电路、键盘电路，使人机交互简便易行，此外结合音乐闹铃电路、看门狗和供电电路。本方案设计出的万年历可以显示日期时间、世界时、农历，设置闹铃功能。

AT89C51引脚图及功能

AT89C51引脚图及功能电子元件知识2010-03-04 23:12:41 阅读1759 评论1 字号：大中小订阅

89C51外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便）; ┏━┓┏━┓ ; P1.0 ┫1 ┗┛40┣Vcc

; P1.1 ┫2 39┣P0.0 ; P1.2 ┫3 38┣P0.1 ; P1.3 ┫4 37┣P0.2 ; P1.4 ┫5 36┣P0.3 ; P1.5 ┫6 35┣P0.4 ; P1.6 ┫7 34┣P0.5 ; P1.7 ┫8 33┣P0.6 ; RST/Vpd ┫9 32┣P0.7 ; RXD P3.0 ┫10 31┣-EA/Vpp（内1/外0 程序地址选择） ; TXD P3.1 ┫11 30┣ALE/-P （地址锁存输出） ; -INT0 P3.2 ┫12 29┣-PSEN （外部程序读选通输出） ; -INT1 P3.3 ┫13 28┣P2.7 ; T0 P3.4 ┫14 27┣P2.6 ; T1 P3.5 ┫15 26┣P2.5 ; -WR P3.6 ┫16 25┣P2.4 ; -RD P3.7 ┫17 24┣P2.3 ; X2 ┫18 23┣P2.2 ; X1 ┫19 22┣P2.1 ; GND ┫20 21┣P2.0 ; ┗━━━━┛ 引脚说明： ①电源引脚 Vcc（40脚）：典型值＋5V。 Vss（20脚）：接低电平。 ②外部晶振 X1、X2分别与晶体两端相连接。当采用外部时钟信号时，X2接振荡信号，X1接地。 ③输入输出口引脚： P0口：I/O双向口。作输入口时，应先软件置“ 1”。 P1口：I/O双向口。作输入口时，应先软件置“ 1”。 P2口：I/O双向口。作输入口时，应先软件置“ 1”。 P3口：I/O双向口。作输入口时，应先软件置“ 1”。 ④控制引脚： RST/Vpd、ALE/-PROG、-PSEN、-EA/Vpp组成了MSC-51的控制总线。 RST/Vpd（9脚）：复位信号输入端（高电平有效）。

电子万年历设计

课程论文论文题目基于单片机的电子万年历设计课程名称单片机原理及接口技术专业年级 2014级自动化3班学生姓名孙宏远贾腾飞学号 2016年12 月3 日

摘要：本文介绍了基于AT89C51单片机的多功能电子万年历的硬件结构和软硬件设计方法。系统以AT89C51单片机为控制器，以串行时钟日历芯片DS1302记录日历和时间，它可以对年、月、日、时、分、秒进行计时，还具有闰年补偿等多种功能。万年历采用直观的数字显示，可以在LED上同时显示年、月、日、周日、时、分、秒，还具有时间校准等功能。此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，具有广阔的市场前景。。关键词：AT89C51单片机，DS1602时钟芯片，LCD1602显示屏。串口通信。一：引言本设计的基于单片机控制的电子万年历，具有年、月、日、星期、时、分、秒的显示等功能，实现过程就是由主控制发送信息给DS1302时钟芯片再由时钟芯片反馈给单片机，再由主控制器传送给LCD1602显示屏显示信息。并且可以在键盘设置模块输入修改时间，当键盘设置时间、日期时，单片机主控制根据输入信息，通过串口通信传送给DS1302时钟芯片，DS1302芯片读取当前新信息产生反馈传送给单片机，然后单片机根据控制最后输送显示信息到LCD1602液晶显示屏模块上显示。二：硬件设计: 2.0.硬件的设计总框图 2.1 DS1032时钟电路 DS1302的引脚排列,其中Vcc1为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1＋0.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz晶振。芯片如图。 DS1302的内部主要由移位寄存器、指令和控制逻辑、振荡分频电路、实时时钟以及RAM组成。每次操作时，必须首先把CE置为高电平。再把提供地址和命令信息的8位装入移位寄存器。数据在SCLK的上升沿串行输入。无论是读周期还是写周期发生，也无论传送方式是单字节还是多字节，开始8位将指定内部何处被进行访问。在开始 8个时钟周期把含有地址信息的命令字装入移位寄存器之后。紧随其后的时钟在读操作时输出数据。 2.2 LCD1602与AT89C52的引脚接线 LCD1602采用总线式与单片机相连，AT89c52的P1口直接与液晶模块的数据总线D0~D7相连；P2 口的0，1，2脚分别与液晶模块的RS、RW、E脚相连。滑动变阻器用于调整液晶显示的亮度。电路如图

用DS1302与LCD1602可调数字万年历课程设计

数字开发与实践课程设计题目：用DS1302与LCD1602 设计可调式电子日历时钟班级：姓名：学号：学院：二Ｏ一二年六月五日

用DS1302与LCD1602设计的可调式电子日历时钟一、总体设计 1.1、设计目的为巩固所学的单片机知识，把所学理论运用到实践中，用LCD1602与DS1302 设计可调式电子日历时钟。 1.2、设计要求（1）显示：年、月、日、时、分、秒和星期；（2）设置年、月、日、时、分、秒和星期的初始状态；（3）能够用4个按键调整日历时钟的年、月、日、时、分、秒和星期；完成可调式电子日历时钟的硬件和软件的设计，包括单片机的相关内容；日历时钟模块的设计，液晶显示模块的设计，按键模块的设计。控制程序的编写等。备注：本程序另外添加了每到上午8:10和下午2:10的闹钟提醒功能。 1.3、系统基本方案选择和论证 1.3.1、单片机芯片的选择方案方案一：采用89C51芯片作为硬件核心，采用Flash ROM，内部具有4KB ROM 存储空间,能于3V的超低压工作,而且与MCS-51系列单片机完全兼容。方案二：采用STC12C5A60S2系列单片机是宏晶科技生产的单时钟/机器周期(1T)的单片机，是高速/低功耗/超强抗干扰的新一代8051单片机，指令代码完全

兼容传统8051,但速度快8-12倍。内部集成MAX810专用复位电路,2路PWM,8路高速10位A/D转换(250K/S),针对电机控制，强干扰场合。但造价较高。 1.3.2 、显示模块选择方案和论证：方案一：采用点阵式数码管显示，点阵式数码管是由八行八列的发光二极管组成，对于显示文字比较适合,如采用显示数字显得太浪费,且价格也相对较高。所以不用此种作为显示。方案二：采用LED数码管动态扫描,虽然LED数码管价格适中,但要显示多个数字所需要的个数偏多，功耗较大，显示出来的只是拼音，而不是汉字。所以也不用此种作为显示。方案三：采用LCD液晶显示屏,液晶显示屏的显示功能强大,可显示大量字符，且视觉效果较好，外形美观。LCD1602可实现显示2行十六个字符。 1.3.3、时钟芯片的选择方案和论证：方案一：直接采用单片机定时计数器提供秒信号，使用程序实现年、月、日、星期、时、分、秒计数。采用此种方案虽然减少芯片的使用，节约成本，但是，实现的时间误差较大。所以不采用此方案。方案二：采用DS1302时钟芯片实现时钟，DS1302芯片是一种高性能的时钟芯片，可自动对秒、分、时、日、星期、月、年以及闰年补偿的年进行计数，而且精度高,31*8位的RAM做为数据暂存区，工作电压范围为2.5V～5.5V，2.5V时耗电小于300nA。 1.3.4、电路设计最终方案决定综上各方案所述，对此次作品的方案选定：采用80C51作为主控制系统；DS1302提供时钟；LCD1602液晶带汉字库显示屏作为显示部分。

at89c51引脚图及功能

at89c51引脚图及功能 AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含4k bytes的可反复擦写的只读程序存储器（PEROM）和128 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大AT89C51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。主要性能参数： ·与MCS-51产品指令系统完全兼容·4k字节可重擦写Flash闪速存储器·1000次擦写周期 ·全静态操作：0Hz－24MHz ·三级加密程序存储器·128×8字节内部RAM ·32个可编程I／O口线·2个16位定时／计数器·6个中断源 ·可编程串行UART通道·低功耗空闲和掉电模式功能特性概述： AT89C51提供以下标准功能：4k字节Flash闪速存储器，128字节内部RAM，32个I／O口线，两个16位定时／计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 ·P0口：P0口是一组8位漏极开路型双向I／O口，也即地址／数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在FIash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 ·P1口：P1是一个带内部上拉电阻的8位双向I／O口，P1的输出缓冲级可驱

The General Situation of AT89C51

AT89C51单片机C实现简易计算器

推荐-电子万年历的设计与制作课程设计 精品

AT89C51单片机的概述

数字万年历的制作

AT89C51单片机温度控制系统

万年历电子钟设计报告

AT89C51的引脚功能

基于51单片机电子万年历设计

c引脚图及功能中文资料

单片机课程设计-万年历、数字时钟

AT89C51的引脚功能

基于AT89C51单片机的电子万年历的设计_课程设计报告

数字万年历毕业设计

AT89C51引脚图及功能

电子万年历设计

用DS1302与LCD1602可调数字万年历课程设计

at89c51引脚图及功能

推荐-电子万年历的设计与制作课程设计精品