基于玻璃模版的PDMS微透镜阵列制作
第12卷 第2期 2009年6月
Vol. 12. No. 2
June. 2009成都电子机械高等专科学校学报
Journal of Chendu Electromechanical College
基于玻璃模版的PDMS微透镜阵列制作
吴 非刘刚利 胡晓明
（成都电子机械高等专科学校四川成都 610031）
摘 要：提高量子效率是解决OLED器件寿命问题的关键所在。利用微透镜提高器件的外量子效率可以取得明显的效果。本文介绍了高分子聚合物材料Poly(dimethylsiloxan)
的特性，并以玻璃作为模板制作PDMS微透镜阵列。
关键字：OLED；PDMS；量子效率
中图分类号：TN405 文献标识码：A 文章编号：008-5440(2009)02-0024-05
1 PDMS介绍
PDMS是一种新型高分子聚合物材料，全称为聚二甲基硅氧烷，英文全拼为Poly(dimethylsiloxan)。聚二甲基硅氧烷作为有机硅材料中的一种，由于其特殊结构和优异的性能(电绝缘性、耐候性、耐热性、耐老化性、生理惰性等)，在建筑、汽车、电子电气、航空航天等领域得到了广泛的研究与应用。用其制作微透镜阵列的优势在于：比硅片和玻璃价格低廉，可模压制作而不需刻蚀，密封可采取热密封或贴附的方式。
虽然PDMS是制作微光学系统的优良材料，但仍存在一些限制，如大多有机溶液会使PDMS溶胀。虽然PDMS可高保真地复制图形，但有些几何图形不易脱模。另外其热导率低和气体通透性高，可能会对某些微系统造成不利因素，如低热导率可能导致在电泳过程中电阻热引起的温度升高。PDMS的开发和应用还处于起步阶段，相信PDMS将会成为最有前景的材料之一。
2 制作玻璃模板
由于本次实验采用图形转移的方法制作PDMS微透镜阵列，所以制作好模具相当重要的基础[1]。
首先是玻璃的尺寸问题。因为在微透镜对光的增强作用中，其形状对效果的影响是很大的。而且，玻璃的尺寸还直接影响到实验的最后一步——脱膜的难易程度。本次实验中所用的玻璃尺寸为20mm×20 mm。
其次是玻璃的清洁度问题。因为清洁的基板表面能使光刻胶有更好的粘附效果。同时这还会影响到制成的微透镜表面的平整度和形状。
2.1镀有ITO/Cr玻璃的清洗
清洗步骤如下：
投稿日期：2009-03-13
作者简介：吴非（1981.12- ），男，汉族，河北定州人，电子与电气工程系教师，硕士，主要研究方向：光学工程。
吴 非 刘刚利 胡晓明：基于玻璃模版的PDMS微透镜阵列制作
2009年第2期
（1）用丙酮超声清洗5分钟；
（2）用酒精超声清洗5分钟；
（3）金属洗衣粉中浸泡15-30分钟，软布擦洗；
（4）40-50 ℃热水中冲洗数遍；
（5）在稀释的碱液中超声清洗5分钟；
（6）去离子水超声清洗10分钟；
（7）用乙醇冲洗，然后放在烘箱中烘干，温度在120℃以上。
经过上述步骤清洗之后的玻璃基板能满足制作工艺的要求。如果想得到更好的效果，可将基片在清洗前在10%以上的 NaOH 溶液中浸泡 24 小时以上，以达到更好的去处油脂污垢的目的。
2.2涂胶、前烘
本实验采用的是BP212正性光刻胶，整个操作过程在SJT-1型匀胶台上完成。
先将真空泵打开，然后启动匀胶台，将准备好的玻璃基板置于载物台上，并进行“吸片”操作，将基板固定在载物台上。然后将BP212胶滴到玻璃基板上，之后就可以匀胶了。
匀胶时，同样要控制转速和时间。本实验采用的转速是：2000转/分；时间为15秒。操作之后，便可将光刻胶均匀地涂到玻璃基板上。
光刻胶的主要作用，是在后面的腐蚀步骤中为Cr做保护层。
涂布好的光刻胶薄膜中，常常含有很多溶剂。为消除光刻胶中的溶剂，增强胶膜与基片之间的粘附性，必须对涂好光刻胶的基片在一定的温度下进行烘焙，即前烘。对于前烘最为重要的是确定适当的温度和时间，这需要综合考虑各种因素才能选择得到最佳温度和时间。本实验中前烘温度为 80℃，时间为90秒。
2.3曝光
曝光是用一定波长和强度的光波透过掩模，选择性地照射感光胶膜，使基片上受照射部分的光刻胶发生光化反应，经显影后就可在基片上获得与掩模相应的光刻胶图案[2]。
曝光的方式主要有接触式曝光、接近式曝光、等倍投影曝光、缩小投影曝光和等倍全反射式投影曝光等。接触式曝光是使用的最早和最广泛的曝光方式。该方法设备简单、生产效率高。这种方法的最大缺点是掩模和胶面的直接接触造成对胶面和掩模的损伤和玷污，降低了掩模的使用寿命。制作多位相光学元件时，接触式曝光需要操作人员在显微镜下观察和套准并使基片和掩模紧贴，曝光精度受到曝光系统和操作者熟练程度的影响。
光刻胶的种类、配方组成和材料的结构不同，其感光特性也不同。根据不同光刻胶的感光特性，以及涂胶膜厚薄、掩模板厚薄和曝光面积等，理论上就可以确定光刻胶的感光条件，确定曝光时间。但由于工艺操作和系统等的偏差，还必须通过实验严格确定最佳曝光时间。如果曝光时间过短，光刻胶的光化学反应不充分，显影后胶膜的抗刻蚀能力差；反之，如果曝光时间过长，会导致图形边缘部分微弱感光，角膜会起皱，图形的分辨率和精度下降[3]。
本实验采用的非接触式曝光，曝光时间为3秒，光刻工艺在Kari suss MA-6光刻机上完成。其主要难度在于对曝光模式的选择和参数的设定。其次，在操作中主要用注意仪器的使用条件和安全，开机前一定要确保压缩空气和氮气已经开启，以免造成安全事故的发生。
2.4显影、坚膜
显影就是把经过曝光的基片置于特定的显影液中，把发生光化学反应的光刻胶溶解去除[4]。显影方法分为浸入法和喷淋法。光刻胶显影的工艺条件由其显影特性决定，显影工艺条件中最基本的是选择合适的显影温度和显影时间。显影溶液可以采用 0.5%的 NaOH 溶液或光刻胶配套显影液，NaOH 溶液的
成都电子机械高等专科学校学报 第12卷2009年6月
成本远低于光刻胶配套显影液，但性能略差些，可在原理性实验中使用，其他精密情况下应使用光刻胶配套显影液。本实验采用的浸入法，显影液为RZX-3038，显影时间为30秒。
将显影后的基片在一定的温度下进行烘焙以去除水分和残存的溶剂，使胶膜致密坚固，并通过热致交联，从而进一步提高胶膜与表面的粘附能力和抗刻蚀的能力，这个过程叫做坚膜[5]。坚膜的温度和时间要选择适当。若坚膜时间不足，胶膜不够致密和坚固，抗刻蚀能力差；若坚膜时间过长，会使胶膜发脆；而且坚膜的温度过高，光刻胶会因热分解而失去抗刻蚀的能力。坚膜一般在烘箱中进行，因而烘箱内温度分布的均匀性也对坚膜质量有影响。本试验烘烤温度为90℃，时间为100秒。
2.5刻蚀
刻蚀是完成光刻胶膜的图像向基片表面转移的过程。该工艺的基本要求是：图形边缘整齐，线条清晰，图形失真小，光刻胶保护的表面无损伤等。
刻蚀的方式分为湿法刻蚀和干法刻蚀。湿法刻蚀使用一定配比的腐蚀液来完成刻蚀的过程。根据刻蚀表面的材料的不同，选用的腐蚀液和刻蚀条件也不同。在刻蚀过程中，控制刻蚀的速度以保持刻蚀速率不变是非常重要的。这不仅与基底表面的性质有关，而且与腐蚀液的配比和刻蚀温度密切相关。
干法刻蚀包括等离子体刻蚀、离子刻蚀、和反应离子刻蚀。离子束刻蚀技术是指用具有能量单色性很强及一定密度的大面积、准直均匀离子束发射到材料表面，通过离子撞击表面原子与材料原子间的级联碰撞过程，离子将其携带的动量（能量）转移给材料原子，打破原子间的结合并产生活化原子的动量矢量反转，形成材料原子的物理溅射，从而使材料被蚀去一定的厚度的过程。它们的最大优点是可以使刻蚀具有很强的方向性，而且通过实验的研究发现，基底面形对局部区域的刻蚀速率具有很大的影响，从而导致了刻蚀面形的变化。反应离子刻蚀法，是在刻蚀过程中加入反应气体，通过控制气体与石英基片及光刻胶的反应来达到相同的刻蚀速率。
本实验采用的是湿法刻蚀。需要刻蚀的有3层，从上至下依次为：Cr，ITO以及玻璃，如图1所示。
对Cr层的腐蚀相对来说比较简单，本实验采用的腐蚀液是CE-02B。操作时，将腐蚀液倒入表面皿内，然后将基板放入其中，轻轻搅拌，待到基板表面的金属铬慢慢脱落即可。
腐蚀ITO则相对复杂一些，主要是腐蚀液的选取对腐蚀过程有很大的影响，而温度的不同也使腐蚀速度的快慢截然不同，这就使对腐蚀效果的控制难度增加。本实验的采用的ITO腐蚀为体积比为5∶1∶5的盐酸∶硝酸∶水的混合溶液。其中盐酸的浓度为36%，硝酸的浓度为68% 。
a.清洗和匀胶
b.曝光和显影
c.铬膜刻蚀
d.ITO刻蚀
e.玻璃刻蚀
图1刻蚀过程
腐蚀的环境条件也是比较重要的，在实验中，将腐蚀液加热至50℃左右，然后将基板放入其中，腐蚀时间为2分钟。
在对ITO的腐蚀过程中，有几个问题是需要注意的：
吴 非 刘刚利 胡晓明：基于玻璃模版的PDMS微透镜阵列制作
2009年第2期
（1）一定要在通风或者空气循环环境下进行，因为硝酸是高浓度的“发烟”硝酸，且对人体有一定程度的伤害；
（2）由于硝酸的强腐蚀性，所以搅拌时注意不能用金属仪器，以免产生反应而改变腐蚀液，对腐蚀效果产生影响。
玻璃腐蚀相对来说，是三个腐蚀中最难的部分，主要还是牵涉到腐蚀的安全性问题和腐蚀条件的控制。腐蚀玻璃主要是利用腐蚀液中的氢氟酸与玻璃中的主要成分二氧化硅发生反应。
腐蚀玻璃是相对研究已经成熟的领域，同时腐蚀的组成和配比也有许多不同的种类。本实验采用的腐蚀液：
HF∶HCL∶H2O=15∶4∶6
其中，硫酸浓度为 98%，氢氟酸浓度为 40%，盐酸浓度为37%。
腐蚀的过程是这样的：将腐蚀液加热到50℃左右，然后将待腐蚀的基板竖直放入腐蚀液中，搅拌（搅拌速度为30转/分），时间为2×2分钟，腐蚀深度为0.2mm左右。在正确操作下，腐蚀效果满足要求的玻璃基板如图2所示。
此外，还有一个问题要注意：将基板从腐蚀液中取出之后，应马上用水冲洗掉残留在其表面的腐蚀液，如果让腐蚀液残留时间过长再冲洗，基板表面会产生“发毛”现象。
图2刻蚀时间为4分钟时刻蚀的玻璃表面情况
3 PDMS微透镜阵列制作
本次实验所用原料为聚二甲基硅氧烷（PDMS）：Sylgard184有机硅弹性体。主剂和固化剂的比例为10∶1，所以在配制时要注意成分的比例关系，如果比例不当会影响固化效果。如果需要，可以借助电子天平达到要求。将PDMS的主剂与固化剂按10∶1的体积比充分混合，在空气中放置30min，而后放置在真空干燥箱中排除混合过程中的气泡，真空度0.08MPa。另外，也可以用磁力棒搅拌均匀，这样能达到更好的固化效果。等到目测PDMS 预聚物中没有气泡后取出并浇铸在玻璃模板上。固化时，将基板放置于烤箱内，使温度恒定在100℃，时间为15—20分钟即可。另外需要注意，PDMS固化过程是在催化剂的作用下进行，所以在固化过程中要避免使用某些金属，防止催化剂中毒，影响固化效果。
脱膜是本实验中最关键的一步，主要是由于高分子聚合物PDMS对玻璃有很强的黏附性，固化成膜之后就和玻璃基板粘在一起，很难剥离。所以在固化前对剥离基板进行预处理，比如涂覆一层氟化物等防粘剂。此法特点是工艺简单，误差很小。
成都电子机械高等专科学校学报 第12卷2009年6月
图3在显微镜从不同角度看实验制成的柱形微透镜
4 结论
从图3中可以看到，微透镜阵列中的柱体形状比较规范，同时边缘比较整齐，说明PDMS膜揭下得比较完整，但也可以看到，在大范围内，还是有一些不平整的地方，原因是对于玻璃基板的处理不是很完善，需要改进。另外通过对比微透镜和玻璃模板的图片可以发现，PDMS微透镜的平滑度明显好于玻璃模板，这是由PDMS的物理性质决定的。所以在对玻璃进行刻蚀时，只要没有太大的缺陷都可以作为模板来转移图形。整体刻蚀较均匀的玻璃模板就可以得到效果很好的PDMS微透镜阵列。
参考文献：
[1] 李光.OLED外量子效率的研究[D]. 成都：电子科技大学学报，2006.
[2]F. H. Dill,. W.P. Hornberger, P. S. Hauge et al. Characteristics of positive photoresist . IEEE Trans. Electr. Dev[J], 1975, 22(7): 445-452.
[3] K. L. Konnerth, F. H. Dill. IN-situ measurement of electric thickness during etching or developing process. IEEE Trans. Electr. Dev[J], 1975, 22(7): 452-456
[4] F. H. Dill. A. R.Neureuthe, J. A. Tuttle et al. Modeling projection printing of positive photoresists. IEEE Trans. Electr. Dev[J], 1975, 22(7)456-646
[5] B. de A. Mello, I. F. da Costa et al.Developed profile of holographically exposed photoresist gratings. Appl. Opt[J] 1995, 34(4):597-603
The Fabrication of PDMS Microlens
Arrays Based on Glass Template
Wu Fei Liu Gang-li Hu Xiao-ming
(Chengdu Electromecahnical College, Chengdu 610031, China)
Abstract：The improvement of external quantum efficiency is a key to prolong the working time of https://www.wendangku.net/doc/419963360.html,ing microlens to improve the external quantum efficiency of a device can get an obvious effect. The paper introduces the features of Poly(dimethylsiloxan) and the fabrication of PDMS microlens arrays based on glass template. Keywords：OLED；PDMS；quantum efficiency
芯片制造流程
裸芯片制造流程 晶圆制造工序（序） 半导体的产品很多，应用的场合非常广泛，图一是常见的几种半导体组件外型。半导体组件一般是以接脚形式或外型来划分类别，图一中不同类别的英文缩写名称原文为PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 虽然半导体组件的外型种类很多，在电路板上常用的组装方式有二种，一种是插入电路板的焊孔或脚座，如PDIP、PGA，另一种是贴附在电路板表面的焊垫上，如SOP、SOJ、PLCC、QFP、BGA。 从半导体组件的外观，只看到从包覆的胶体或陶瓷中伸出的接脚，而半导体组件真正的核心，是包覆在胶体或陶瓷内一片非常小的芯片，透过伸出的接脚与外部做信息传输。 图二是一片EPROM组件，从上方的玻璃窗可看到内部的芯片， 图三是以显微镜将内部的芯片放大，可以看到芯片以多条焊线连接四周的接脚，这些接脚向外延伸并穿出胶体，成为芯片与外界通讯的道路。请注意图三中有一条焊线从中断裂，那是使用不当引发过电流而烧毁，致使芯片失去功能，这也是一般芯片遭到损毁而失效的原因之一。 图四是常见的LED，也就是发光二极管，其内部也是一颗芯片， 图五是以显微镜正视LED的顶端，可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线，若以LED二支接脚的极性来做分别，芯片是贴附在负极的脚上，经由焊线连接正极的脚。当LED通过正向电流时，芯片会发光而使LED发亮，如图六所示。 半导体组件的制作分成两段的制造程序，前一段是先制造组件的核心─芯片，称为晶圆制造；后一段是将晶片加以封装成最后产品，称为IC封装制程，又可细分成晶圆切割、黏晶、焊线、封胶、印字、剪切成型等加工步骤，在本章节中将简介这两段的制造程序。 须经过下列主要制程才能制造出一片可用的芯片，以下是各制程的介绍： （１）长晶（CRYSTAL GROWTH）： 长晶是从硅沙中(二氧化硅)提炼成单晶硅，制造过程是将硅石(Silica)或硅酸盐 (Silicate) 如同冶金一样，放入炉中熔解提炼，形成冶金级硅。冶金级硅中尚含有杂质，接下来用分馏及还原的方法将其纯化，形成电子级硅。虽然电子级硅所含的硅的纯度很高，可达 99.9999 99999 %，但是结晶方式杂乱，又称为多晶硅，必需重排成单晶结构，因此将电子级硅置入坩埚内加温融化，先将温度降低至设定点，再以一块单晶硅为晶种，置入坩埚内，让融化的硅沾附在晶种上，再将晶种以边拉边旋转方式抽离坩埚，而沾附在晶种上的硅亦随之冷凝，形成与晶种相同排列的结晶。随着晶种的旋转上升，沾附的硅愈多，并且被拉引成表面粗糙的圆柱状结晶棒。拉引及旋转的速度愈慢则沾附的硅结晶时间愈久，结晶棒的直径愈大，反之则愈小。 （２）切片（SLICING）： 从坩埚中拉出的晶柱，表面并不平整，经过工业级钻石磨具的加工，磨成平滑的圆柱，并切除头尾两端锥状段，形成标准的圆柱，被切除或磨削的部份则回收重新冶炼。接着以以高硬度锯片或线锯将圆柱切成片状的晶圆(Wafer) (摘自中德公司目录)。 （３）边缘研磨（EDGE－GRINDING）：
芯片设计和生产流程
芯片设计和生产流程 大家都是电子行业的人，对芯片，对各种封装都了解不少，但是你 知道一个芯片是怎样设计出来的么？你又知道设计出来的芯片是 怎么生产出来的么？看完这篇文章你就有大概的了解。 复杂繁琐的芯片设计流程 芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的IC芯片（这些会在后面介绍）。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。但是IC设计中的建筑师究竟是谁呢？本文接下来要针对IC设计做介绍。 在IC生产流程中，IC多由专业IC设计公司进行规划、设计，像是联发科、高通、Intel等知名大厂，都自行设计各自的IC芯片，提供不同规格、效能的芯片给下游厂商选择。因为IC是由各厂自行设计，所以IC设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗IC芯片时，究竟有那些步骤？设计流程可以简单分成如下。
设计第一步，订定目标 在IC设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。 规格制定的第一步便是确定IC的目的、效能为何，对大方向做设定。接着是察看有哪些协定要符合，像无线网卡的芯片就需要符合IEEE802.11等规範， 不然，这芯片将无法和市面上的产品相容，使它无法和其他设备连线。最后则是
确立这颗IC的实作方法，将不同功能分配成不同的单元，并确立不同单元间连结的方法，如此便完成规格的制定。 设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在IC芯片中，便是使用硬体描述语言（HDL）将电路描写出来。常使用的HDL有Verilog、VHDL等，藉由程式码便可轻易地将一颗IC地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满足期望的功能为止。 ▲32bits加法器的Verilog范例。 有了电脑，事情都变得容易 有了完整规画后，接下来便是画出平面的设计蓝图。在IC设计中，逻辑合成这个步骤便是将确定无误的HDL code，放入电子设计自动化工具（EDA tool），让电脑将HDL code转换成逻辑电路，产生如下的电路图。之后，反
图像传感器集成微透镜阵列设计
1绪论 1.1、CCD 的发展现状 自从 1970 年美国贝尔实验室研制成功第一只电荷耦合器件(CCD)以来，依靠业已成熟的 MOS 集成电路工艺，CCD 技术得以迅速发展【2】。CCD 图像传感器作为一种新型光电转换器现已被广泛应用于摄像、图像采集、扫描仪以及工业测量等领域。作为摄像器件，与摄像管相比，CCD 图像传感器有体积小、重量轻、分辨率高、灵敏度高、动态范围宽、光敏元的几何精度高、光谱响应范围宽、工作电压低、功耗小、寿命长、抗震性和抗冲击性好、不受电磁场干扰和可靠性高等一系列优点【5】。其应用领域也极其广泛，涉及到航天、航空、遥感、卫星侦察、天文观测、通讯等众多领域。 CCD 图像传感器经过近 30 年的发展，目前已经成熟并实现了商品化。CCD 图像传感器从最初简单的 8 像元移位寄存器发展至今，已具有数百万至上千万像元【12】。由于CCD 图像传感器具有很大的潜在市场和广阔的应用前景，因此，近年来国际上在这方面的研究工作进行得相当活跃，美国、日本、英国、荷兰、德国、加拿大、俄罗斯、南韩等国家均投入了大量的人力、物力和财力，并在 CCD 图像传感器的研究和应用方面取得了令人瞩目的成果【1】。美国和日本的器件和整机系统已进入了商品化阶段。 CCD 的发展趋势是高分辨率、高速度和微型化。从 1993 年德州仪器公司报道1024×1024 像元 CCD 开始，目前 CCD 像元数已从 100 万像元提高到 2000 万像元以上。福特空间公司还推出了 2048×2048、4096×4096 像元帧转移 CCD。在摄像机方面，日电公司制成了 4096×5200 像元的超高分辨率 CCD 数字摄像机，分辨率高达1000×1000 条 TV 线。加拿大达尔萨(Dalsa)公司报道了 5120×5120 像元帧转移 CCD【10】。荷兰菲利浦成像技术公司研制成功了7000×9000像元CCD。1997年美国EG＆G·Retion研制出 6144×6144、8192×8192 像元高分辨率 CCD 图像传感器。亚利桑那大学报道了9126×9126 像元 CCD，1999 年欧洲南部天文开发成功 8184×8196 像元多光谱、宽视场 CCD 摄像器件，并计划在 2001 年开发出 16000×16000 像元的 CCD。1998 年日本采用拼接技术开发成功了 16384×12288 像元即(4096×3072)×4 像元的 CCD 图像传感器【8-9】。目前美国、日本、德国和法国的部分公司已
芯片制作流程样本
芯片制作全过程 芯片的制造过程可概分为晶圆处理工序( Wafer Fabrication) 、晶圆针测工序( Wafer Probe) 、构装工序( Packaging) 、测试工序( Initial Test and Final Test) 等几个步骤。其中晶圆处理工序和晶圆针测工序为前段( Front End) 工序, 而构装工序、测试工序为后段( Back End) 工序。 1、晶圆处理工序: 本工序的主要工作是在晶圆上制作电路及电子元件( 如晶体管、电容、逻辑开关等) , 其处理程序一般与产品种类和所使用的技术有关, 但一般基本步骤是先将晶圆适当清洗, 再在其表面进行氧化及化学气相沉积, 然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等重复步骤, 最终在晶圆上完成数层电路及元件加工与制作。 2、晶圆针测工序: 经过上道工序后, 晶圆上就形成了一个个的
小格, 即晶粒, 一般情况下, 为便于测试, 提高效率, 同一片晶圆上制作同一品种、规格的产品; 但也可根据需要制作几种不同品种、规格的产品。在用针测( Probe) 仪对每个晶粒检测其电气特性, 并将不合格的晶粒标上记号后, 将晶圆切开, 分割成一颗颗单独的晶粒, 再按其电气特性分类, 装入不同的托盘中, 不合格的晶粒则舍弃。 3、构装工序: 就是将单个的晶粒固定在塑胶或陶瓷制的芯片基座上, 并把晶粒上蚀刻出的一些引接线端与基座底部伸出的插脚连接, 以作为与外界电路板连接之用, 最后盖上塑胶盖板, 用胶水封死。其目的是用以保护晶粒避免受到机械刮伤或高温破坏。到此才算制成了一块集成电路芯片( 即我们在电脑里能够看到的那些黑色或褐色, 两边或四边带有许多插脚或引线的矩形小块) 。 4、测试工序: 芯片制造的最后一道工序为测试, 其又可分为一般测试和特殊测试, 前者是将封装后的芯片置于各种环境下测试其电气特性, 如消耗功率、运行速度、耐压度等。经测试后的芯片, 依其电气特性划分为不同等级。而特殊测试则是根据客户特殊需求的技术参数, 从相近参数规格、品种中拿出部分芯片, 做有针对性的专门测试, 看是否能满足客户的特殊需求, 以决定是否须为客户设计专用芯片。经一般测试合格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后即可出厂。而未经过测试的芯片则视其达到的参数情况定作降级品或废品。 制造芯片的基本原料
【半导体芯片制造】芯片生产工艺流程
芯片生产工艺流程 现今世界上超大规模集成电路厂（台湾称之为晶圆厂，为叙述简便，本文以下也采用这种称谓）主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区，其中台湾地区占有举足轻重的地位。 晶圆厂所生产的产品实际上包括两大部分：晶圆切片（也简称为晶圆）和超大规模集成电路芯片（可简称为芯片）。前者只是一片像镜子一样的光滑圆形薄片，从严格的意义上来讲，并没有什么直接实际应用价值，只不过是供其后芯片生产工序深加工的原材料。而后者才是直接应用在计算机、电子、通讯等许多行业上的最终产品，它可以包括CPU、内存单元和其它各种专业应用芯片。 一、芯片生产工艺流程： 芯片的制造过程可概分为晶圆处理工序（WaferFabrication）、晶圆针测工序（WaferProbe）、构装工序（Packaging）、测试工序（InitialTestandFinalTest）等几个步骤。其中晶圆处理 1
工序和晶圆针测工序为前段（FrontEnd）工序，而构装工序、测试工序为后段（BackEnd）工序。 1、晶圆处理工序：本工序的主要工作是在晶圆上制作电路及电子元件（如晶体管、电容、逻辑开关等），其处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作。 2、晶圆针测工序：经过上道工序后，晶圆上就形成了一个个的小格，即晶粒，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。在用针测（Probe）仪对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒，再按其电气特性分类，装入不同的托盘中，不合格的晶粒则舍弃。 2
芯片制作工艺流程
芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 à SiO2(固) 湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1 常压CVD (Normal Pressure CVD) NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反
芯片的制作过程
芯片的制作过程 芯片制作过程首次分享者：芯片的制造过程可概分为晶圆处理工序（Wafer Fabrication）、晶圆针测工序（Wafer Probe）、构装工序（Packaging）、测试工序（Initial Test and Final Test）等几个步骤。其中晶圆处理工序和晶圆针测工序为前段（Front End）工序，而构装工序、测试工序为后段（Back End）工序。 1、晶圆处理工序：本工序的主要工作是在晶圆上制作电路及电子元件（如晶体管、电容、逻辑开关等），其处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作。 2、晶圆针测工序：经过上道工序后，晶圆上就形成了一个个的小格，即晶粒，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。在用针测（Probe）仪对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒，再按其电气特性分类，装入不同的托盘中，不合格的晶粒则舍弃。 3、构装工序：就是将单个的晶粒固定在塑胶或陶瓷制的芯片基座上，并把晶粒上蚀刻出的一些引接线端与基座底部伸出的插脚连接，以作为与外界电路板连接之用，最后盖上塑胶盖板，用胶水封死。其目的是用以保护晶粒避免受到机械刮伤或高温破坏。到此才算制成了一块集成电路芯片（即我们在电脑里可以看到的那些黑色或褐色，两边或四边带有许多插脚或引线的矩形小块）。
芯片制作工艺流程
工艺流程 1)表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2)初次氧化 有热氧化法生成SiO2缓冲层，用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化Si(固)+O2àSiO2(固) 湿法氧化Si(固)+2H2OàSiO2(固)+2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2)/(d ox)=(n ox)/(n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10--10E+11/cm–2.e V-1数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 3)CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1常压CVD(Normal Pressure CVD) NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉；(4)反应后的气体回收装置等所构成。其中中心部分为反应炉，炉的形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应气体的流动与基板位置上用心改进。当为水平时，则基板倾斜；当为纵型时，着反应气体由中心吹出，且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时，在基板的上游加有混和气体使成乱流的
芯片设计流程详解
芯片设计流程详解 芯片，指的是内含集成电路的硅片，所以芯片又被称集成电路，可能只有2.5厘米见方大小，但是却包含几千万个晶体管，而较简单的处理器可能在几毫米见方的芯片上刻有几千个晶体管。芯片是电子设备中最重要的部分，承担着运算和存储的功能。 高大上的芯片设计流程 一颗芯片的诞生，可以分为设计与制造两个环节。芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出想要的IC 芯片，然而，没有设计图，拥有再强大的制造能力也无济于事。 在IC 生产流程中，IC 多由专业IC 设计公司进行规划、设计，像是联发科、高通、Intel 等知名大厂，都自行设计各自的IC 芯片，提供不同规格、效能的芯片给下游厂商选择。所以，IC设计是整个芯片成型最重要的一环。 先看看复杂繁琐的芯片设计流程： 芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的IC 芯片（这些会在后面介绍）。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。 但是IC 设计中的建筑师究竟是谁呢？接下来要针对IC 设计做介绍： 在IC 生产流程中，IC 多由专业IC 设计公司进行规划、设计，像是联发科、高通、Intel 等知名大厂，都自行设计各自的IC 芯片，提供不同规格、效能的芯片给下游厂商选择。因为IC 是由各厂自行设计，所以IC 设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗IC 芯片时，究竟有那些步骤？设计流程可以简单分成如下。 设计第一步，定目标 在IC 设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计，这样才
集成电路工艺流程
集成电路中双极性和CMOS工艺流程 摘要：本文首先介绍了集成电路的发展，对集成电路制作过程中的主要操作进行了简要讲述。双极性电路和MOS电路时集成电路发展的基础，双极型集成电路器件具有速度高、驱动能力强、模拟精度高的特点，但是随着集成电路发展到系统级的集成，其规模越来越大，却要求电路的功耗减少，而双极型器件在功耗和集成度方面无法满足这些方面的要求。CMOS电路具有功耗低、集成度高和抗干扰能力强的特点。文章主要介绍了双极性电路和CMOS电路的主要工艺流程，最后对集成电路发展过程中出现的新技术新工艺以及一些阻 碍集成电路发展的因素做了阐述。 关键词：集成电路，双极性工艺，CMOS工艺 ABSTRACT This paper first introduces the development of integrated circuits,mainly operating in the process of production for integrated circuits were briefly reviewed.Bipolar and MOS circuit Sas the basis for the development of integrated circuit.Bipolar integrated circuits with high speed, driving ability,simulated the characteristics of high precision,but with the development of integrated circuit to the system level integration,its scale is more and more big.So,reducing the power consumption of the circuit is in need,but bipolar devices in power consumption and integration can't meet these requirements.CMOS circuit with low power consumption,high integration and the characteristics of strong anti-interference ability.This paper mainly introduces the bipolar circuit and CMOS circuit the main technological process.finally,the integrated circuit appeared in the process of development of new technology and new technology as well as some factors hindering the development of the integrated circuit are done in this paper. KEY WORDS integrated circuit,Bipolar process,CMOS process
芯片制造工艺流程
芯片制造工艺流程 芯片制作完整过程包括芯片设计、晶片制作、封装制作、成本测试等几个环节，其中晶片片制作过程尤为的复杂。下面图示让我们共同来了解一下芯片制作的过程，尤其是晶片制作部分。 首先是芯片设计，根据设计的需求，生成的“图样” 1，芯片的原料晶圆 晶圆的成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，将其切片就是芯片制作具体需要的晶圆。 晶圆越薄，成产的成本越低，但对工艺就要求的越高。 2，晶圆涂膜
晶圆涂膜能抵抗氧化以及耐温能力，其材料为光阻的一种， 3，晶圆光刻显影、蚀刻 该过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这是可以用上第一份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其冲走。这样剩下的部分就与遮光物的形状一样了，而这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。 4、搀加杂质
将晶圆中植入离子，生成相应的P、N类半导体。 具体工艺是是从硅片上暴露的区域开始，放入化学离子混合液中。这一工艺将改变搀杂区的导电方式，使每个晶体管可以通、断、或携带数据。简单的芯片可以只用一层，但复杂的芯片通常有很多层，这时候将这一流程不断的重复，不同层可通过开启窗口联接起来。这一点类似所层PCB板的制作制作原理。更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。 5、晶圆测试 经过上面的几道工艺之后，晶圆上就形成了一个个格状的晶粒。通过针测的方式对每个晶粒进行电气特性检测。一般每个芯片的拥有的晶粒数量是庞大的，组织一次针测试模式是非常复杂的过程，这要求了在生产的时候尽量是同等芯片规格构造的型号的大批量的生产。数量越大相对成本就会越低，这也是为什么主流芯片器件造价低的一个因素。