PLD第8章 有限状态机的设计

?Current State Register

?Next State Logic：NS ＝f( PS, I ) ?Output Logic

8.2 有限状态机的几种描述方式

clk rst

else begin next_state=S1; ; out=1’b0; end

module exp(out, datain, clk, rst);S1 : begin